JP3509354B2 - 画像形成装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像データに基づ
いて所望の画像形成を行う複写機、プリンタ等の画像形
成装置に関するものであり、特に、両面プリントを行う
のに適した画像形成装置に関するものである。

【０００２】

【従来の技術】従来の技術としては、画像入力装置から
の高階調画像データ（例えば２５６階調）を、低階調画
像データ（例えば１６階調）に変換し、複数ビット（例
えば８ビット）からなる１転送単位に複数画素分の画像
データをパッキングして、画像出力装置に転送する技術
が知られている（特開平７ー５８９６３号）。この従来
技術によれば、転送速度を大きくすることができるとい
う利点がある。

【０００３】

【発明が解決しようとする課題】しかしながら、転送速
度を向上するために、かかる従来技術を画像入力装置か
ら取り込んだ画像データを記憶する記憶手段と画像出力
手段との間における画像データの転送に採用すると、前
記記憶手段に格納されている画像データによって形成さ
れる画像の天地を変換した画像を記録紙に形成した場合
に、適切な天地変換画像を得ることができないという問
題が生ずる。これは、天地を変換した画像を記録紙に形
成する場合は、上記記憶手段に格納された画像データの
うち最終画素を、記録紙の画像形成すべき先頭位置に記
録し、ここらから１画素ずつ順に上記記憶手段における
画像データの先頭画素まで記録する必要があるにもかか
わらず、１転送単位で複数画素分を転送するため、記録
紙上の各画素の記録位置がずれることになるからであ
る。

【０００４】この点を図９に基づいて具体的に説明す
る。図９（ａ）は転送単位を１画素とした場合の天地変
換の様子を示すものである。１転送単位が１画素であれ
ば、記憶手段に格納された画像データのうち、第ｎ画素
から順に転送することによって、記録紙上の画素は、第
ｎ画素 → 第ｎ−１画素 → 第ｎ−２画素 → 第
ｎ−３画素 →・・・・→ 第２画素 →第１画素と、
記憶手段に格納されている画素の順とは逆の順番に記録
紙上に整列する。従って、適切な天地変換画像を得るこ
とができる。

【０００５】ところが、図９（ｂ）に示すように、例え
ば、１転送単位を２画素として転送する場合には、１回
目の転送でｎ画素とｎ−１画素の位置が逆転し、２回目
の転送で、ｎ−２画素と、ｎ−３画素の位置が逆転して
いる。この２回目までの転送で、本来、第ｎ画素 →
第ｎ−１画素 → 第ｎ−２画素 → 第ｎ−３画素と
すべきところが、第ｎ−１画素 → 第ｎ画素 → 第
ｎ−３画素 → 第ｎ−２画素 というように画素の位
置ずれが生じてしまう。このような画素の位置ずれが記
憶装置に格納された画像データの全体について順に生ず
ることとなる。従って、上記従来技術を採用した場合に
は、画素の位置ずれにより、適切な天地変換画像が得ら
れないという問題が生ずる。

【０００６】特に、記録紙を縦送りし、該記録紙の表面
にプリントした後に裏面にもプリント行う両面プリント
においては、表面に形成される画像と裏面に形成される
画像の天地（＝上下＝向き）をそろえる必要から、裏面
の画像形成に際し、記憶装置に格納された画像データを
天地変換して画像出力装置に転送する必要があり、上記
問題点はより重大なものとなる。

【０００７】本発明は、以上の問題点に鑑みてなされた
ものであり、本発明の目的とするところは、１転送単位
で複数画素分の画像データを転送し、転送速度を向上さ
せるような画像形成装置においても、記憶装置に格納さ
れた画像データを天地変換して読み出し、これを記録装
置上に画像形成する際に、画素の位置ずれの生じない良
好な画像を得ることのできる画像形成装置を提供するこ
とである。

【０００８】

【課題を解決するための手段】上記問題点を解決するた
めに、請求項１の画像形成装置は、画像入力手段からの
データを画像データに変換して記憶手段に格納し、記録
媒体に記録される画素の記録順が前記記憶手段に格納さ
れた画像データによって形成される画像の画素の並び順
と逆順になるように、該記憶手段に格納された画像デー
タを画像出力手段に転送し、該記録媒体上に複数の階調
の画像形成を行う画像形成装置において、前記記憶手段
と前記画像出力手段との間に設けられ、複数ビットを１
転送単位とし、該１転送単位で複数画素分の画像データ
を転送可能な転送手段と、画像形成される画像の階調を
表す階調設定信号に基づいて前記１転送単位における画
素数を変更し、前記記録媒体に記録される画素の記録順
が前記記憶手段に格納された画像データによって形成さ
れる画像の画素の並び順と逆順になるように、前記１転
送単位における前記複数画素のビット割当を変更するビ
ット割当変更手段とを備えたことを特徴とするものであ
る。

【０００９】請求項１の画像形成装置においては、画像
入力手段からの画像を天地変換して記録紙上に画像形成
する場合に、１転送単位で複数画素分の画像データを転
送する際、最終的に記録媒体上に形成される画像の先頭
画素からの各画素の順番が、記憶手段に格納されている
画像データによって形成される画像の画素の並び順と逆
順に並ぶように、１転送単位内の複数画素のビット割当
を変更する。具体的には、１転送単位内の最上位ビット
から最下位ビットまで所定ビットずつ順に割り当てられ
た複数画素の並びが逆順になるように、１転送単位内の
各画素に対するビット割当を変更する。しかも、画像の
階調によって、１画素を表現するビット数が異なり、１
転送単位を構成する画素数も異なることに鑑み、前記ビ
ット割当変更手段に設定された階調に応じて１転送単位
のビット割当の変更の仕方を変える。具体的には、画像
形成される画像の階調を表す階調設定信号に基づいて前
記１転送単位における画素数を変更する。

【００１０】

【００１１】

【００１２】特に、請求項２の画像形成装置は、請求項
１の画像形成装置において、前記ビット割当変更手段に
よるビット割当の変更を、記録媒体の両面に画像を形成
する場合の裏面の画像形成に際して行うことを特徴とす
るものである。

【００１３】請求項３の画像形成装置においては、裏面
プリント時にビット割当変更手段によるビット割当の変
更を行う。

【００１４】

【発明の実施の形態】以下、本発明に係る画像形成装置
の一実施形態について説明する。図１は、一実施形態に
かかる画像形成装置としてのプリンタにおけるプリンタ
コントローラの構成ブロック図である。プリンタコント
ローラ１は、画像入力手段としてのホスト装置２からの
文字コード、制御コマンド等をＩ／Ｏコントローラ４を
介して受け取る。Ｉ／Ｏコントローラ４を介して受け取
った上記文字コード、制御コマンド等はＣＰＵ（中央処
理装置）３によって解釈され、ビットイメージに展開さ
れた後、メインメモリ５の作業領域に格納される。この
メインメモリ５は、ＣＰＵ３が、補助記憶装置６に格納
されているアプリケーションプログラムやＩＣカード８
に格納されているフォント情報をロードして実行するた
めにも使用される。

【００１５】上記メインメモリ５の作業領域に格納され
たビットイメージは、画像制御部１６に渡され、記憶装
置であるフレームメモリ１７の連続領域に画像データと
して格納される。上記フレームメモリ１７は、ＤＲＡＭ
（ダイナミック・ランダム・アクセス・メモリ）で構成
されている。また、本実施形態にかかるプリンタは、カ
ラープリンタであるため、上記フレームメモリ１７に
は、シアン（Ｃｙａｎ）、マゼンタ（Ｍａｇｅｎｔ
ａ）、イエロー（Ｙｅｌｌｏｗ）、黒（Ｂｌａｃｋ）の
各色の画像データがそれぞれ連続した領域にマッピング
され、格納される。

【００１６】上記フレームメモリ１７に格納された画像
データは、転送手段であるＳＣＳＩ（スカジー）バス１
９を介して、ＤＭＡ（ダイレクト・メモリ・アクセス）
転送により、画像出力手段としてのプリンタエンジン１
８に送られる。上記ＤＭＡ転送は、ＳＣＳＩコントロー
ラ１４によって制御される。このＳＣＳＩコントローラ
１４は、ＳＣＳＩバス１９の状態遷移等も制御する。上
記プリンタエンジン１８においては、転送されてきた上
記画像データに基づいて、記録媒体としての記録紙上へ
の所望の画像形成が行われる。

【００１７】符号１１は、プログラムＲＯＭであり、プ
リンタに電源を投入した際の立ち上げ時に使用される初
期化プログラムやＣＰＵ３がハードウエアを制御するた
めのプログラムなどを格納する。プリンタを使用するユ
ーザの操作情報は、タッチパネル９を介して入力され、
タッチパネル９はタッチパネルコントローラ１０によっ
て制御される。プリンタの状態情報やアプリケーション
プログラムに関する所定の情報は、表示装置１２を介し
てユーザに告知され、表示装置１２は、表示コントロー
ラ１３によって制御される。従って、タッチパネル９と
これを制御するタッチパネルコントローラ１０、及び表
示装置１２とこれを制御する表示コントローラ１３は、
プリンタとこれを使用するユーザとの間におけるユーザ
インターフェースとして機能する。

【００１８】符号１５は、不揮発性メモリであり、本実
施形態にかかるプリンタ特有の情報、例えば、プリント
枚数であるとか、プリンタエンジン１８のガンマ補正値
（入出力特性補正値）といった情報を格納するためのも
のである。

【００１９】図２は、画像制御部１６の構成ブロック図
である。ホスト装置２からＩ／Ｏコントローラ４を介し
て受け取られた、文字コード、制御コマンド等は、ＣＰ
Ｕ（中央処理装置）３によって解釈され、１画素につき
８ビットのビットイメージに変換された後、メインメモ
リ５の作業領域を経由して、記録紙上の各画素の座標位
置を示すＸ座標及びＹ座標とともに、画像制御部１６に
渡される。この１画素につき８ビットのビットイメージ
は、シアン（以下、「Ｃ」と略す。）、マゼンタ（以
下、「Ｍ」と略す。）、イエロー（以下、「Ｙ」と略
す。）、黒（以下、「Ｋ」と略す。）の各色毎に存在す
る。

【００２０】上記１画素につき８ビットで構成されたビ
ットイメージは、画像制御部１６内の画像処理回路２７
に渡され、ここで、ガンマ補正及びディザ処理が施され
ることにより、１画素につき４ビットの画像データに変
換される。この画像処理回路１６は、再現しようとする
画像の階調に応じて、上記ガンマ補正、及びディザ処理
の内容を変更することが可能であり、１画素につき８ビ
ットで構成されたビットイメージを１画素４ビットの画
像データのみならず、１画素２ビットの画像データ、又
は１画素１ビットの画像データに変換することも可能で
ある。

【００２１】一方、上記Ｘ座標及びＹ座標からなる各画
素の２次元アドレス（図３参照）は、アドレス制御回路
２５によって、一次元アドレスに変換される。この一次
元アドレスは実メモリ上の物理アドレスに相当する。そ
の後、この一次元アドレスは、ＤＲＡＭコントローラ回
路２６によって、フレームメモリ１７の所定アドレスに
上記画像データを書き込むためのメモリアドレスに変換
される。

【００２２】そして、ＤＲＡＭコントローラは、リード
・モディファイ・ライト処理により、上記メモリアドレ
スで指定されたフレームメモリの各アドレスに対して、
上記１画素につき４ビットの画像データを書き込む。こ
こで、リード・モディファイ・ライト処理とは、新たに
書き込むデータの書き込み先となっているアドレスに既
に格納されているデータを一度読み出し、この既に書き
込まれているデータと新たに書き込むデータの論理和演
算を行い、その結果得られたデータを前記書き込み先の
アドレスに書き込む処理をいう。

【００２３】このようにして、１画素につき４ビットの
画像データを書き込んだ後のフレームメモリ１７の様子
を概念的に示したのが図４である。図４からも明らかな
ように、フレームメモリのアドレスｘ０００００００ｈ
からｘ０ＥＢＣ０Ｃ０ｈまでの連続領域に、第１画素か
ら第ｎ画素についてのＹ色の画像データが格納され、ア
ドレスｘ１００００００ｈからｘ１ＥＢＣ０Ｃ０ｈまで
の連続領域に、第１画素から第ｎ画素についてのＭ色の
画像データが格納され、アドレスｘ２００００００ｈか
らｘ２ＥＢＣ０Ｃ０ｈまでの連続領域に、第１画素から
第ｎ画素についてのＣ色の画像データが格納され、ま
た、アドレスｘ３００００００ｈからｘ３ＥＢＣ０Ｃ０
ｈまでの連続領域に、第１画素から第ｎ画素についての
Ｋ色の画像データが格納されている。更に、各画素は、
０番目から３番目までの４ビットで表現され、１つのア
ドレスには、２画素分の８ビット（１バイト）の画像デ
ータが格納されている。

【００２４】ここで、図４中の表記において、色を表す
Ｙ、Ｍ、Ｃ、Ｋの左側の添字は画素番号を示し、右側の
添字は当該画素を表現する画像データのうち何ビットめ
かを示している。例えば、１Ｙ３とは、Ｙ色の第１画素
の第３ビットを表している。

【００２５】上記フレームメモリ１７に格納された画像
データは、ＤＭＡ転送によって、ＳＣＳＩバスを介して
プリンタエンジン１８に転送される。このＤＭＡ転送の
制御は、ＳＣＳＩコントローラ１４によって行われる。
この点につき詳細に説明する。ＣＰＵ３は、ＳＣＳＩコ
ントローラ１４及びアドレス制御回路２５に対して、Ｄ
ＭＡ転送する各色ごとの画像データの先頭アドレスと総
転送バイト数を設定する。これにより、ＳＣＳＩコント
ローラ１４は、ＤＲＡＭコントローラ２６に対し、ＤＭ
Ａ転送要求を発する。

【００２６】この後、以下の（１）（２）（３）の動作
をＤＭＡ転送すべき先頭アドレスから最終アドレスまで
繰り返すことにより、フレームメモリ１７からプリンタ
エンジン１８へのＤＭＡ転送を達成する。 （１）ＤＲＡＭコントローラ２６は、アドレス制御回路
２５で指定されたＤＭＡ転送すべきフレームメモリ１７
上のアドレスからＦＩＦＯ（先入れ先出しメモリ）２２
の１ライン分のデータを読み出し、ビット割当変更手段
２３を介して、ＦＩＦＯ２２に書き込む。 （２）ＳＣＳＩコントローラ１４は、該ＦＩＦＯ２２に
書き込まれた画像データを、ＦＩＦＯコントローラ２１
が生成するリードクロックにしたがい読み出し、ＣＰＵ
バス２０を経由して、ＳＣＳＩバス１９を介してプリン
タエンジン１８に転送する。 （３）アドレス制御回路２５は、アドレスを１つインク
リメントし、ＤＲＡＭコントローラ２６に与える。

【００２７】尚、上記最終アドレスは、ＣＰＵ３によっ
て、アドレス制御回路２５に設定された、先頭アドレス
と、総転送バイト数から、アドレス制御回路２５が計算
する。

【００２８】こうして、フレームメモリ１７上の画像デ
ータが、プリンタエンジン１８にＤＭＡ転送されると、
プリンタエンジン１８における画像形成動作により、転
送された画像データに基づく記録紙上への所望の画像形
成が行われる。尚、上記画像形成動作に関しては、従来
より周知のレーザプリンタによって行われている画像形
成動作と同様であるため、説明を省略する。

【００２９】図５は、ＳＣＳＩバス１９上のデータフォ
ーマットの概念図である。ここで、「ＳＣＳＩ」とは、
Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ ＳｙｓｔｅｍＩｎｔｅ
ｒｆａｃｅを意味するものである。ＳＣＳＩバス１９
は、並列伝送バスであり、１転送単位は８ビット（１バ
イト）である。図５から明らかなように、例えば、Ｙ色
の第１画素から第ｎ画素の１画素につき４ビットの画像
データをＳＣＳＩバスにて転送する場合には、まず、第
１画素についての４ビットと第２画素の４ビットを１転
送単位である８ビットにして並列に転送し、これに続け
て、第３画素と第４画素の８ビットを並列に転送する。
同様にして、第ｎ−１画素と第ｎ画素の８ビットまでの
転送を順次行う。

【００３０】尚、図５中のＭＳＢは、Ｍｏｓｔ Ｓｉｇ
ｎｉｆｉｃａｎｔ Ｂｉｔの略であり、最上位ビットを
意味する。また、ＬＳＢは、Ｌｅａｓｔ Ｓｉｇｎｉｆ
ｉｃａｎｔ Ｂｉｔの略であり、最下位ビットを意味す
る。以下で説明する図７、図８についても同様である。

【００３１】図６は、ビット割当変更手段２３の構成ブ
ロック図である。上記ビット割当変更手段２３は、フレ
ームメモリ１７に格納された画像データを天地変換して
プリンタエンジン１８に転送する際に、ＳＣＳＩバスの
１転送単位における各画素に対するビット割当を変更す
るものである。ここで、フレームメモリ１７に格納され
た画像データを天地変換してプリンタエンジン１８に転
送する場合の具体例としては、記録紙の両面に画像形成
する両面プリントにおける表面のプリント終了後の裏面
プリントの際の転送が考えられる。

【００３２】図１０にて、この点を詳述する。両面プリ
ントの際、作像部における表面の画像形成（図１０
（ａ））が終了すると、記録紙１０１は、スイッチバッ
クして、反転搬送路１０２に入り（（ｂ）、（ｃ））、
作像部１００に再び記録紙１０１が戻ったときには、記
録紙の表裏は反転している（ｄ）。この際、表面の天地
が逆になるため、裏面の画像の天地を表面の天地と一致
させるためには、裏面を天地変換して作像する必要があ
る。このために、フレームメモリ１７に格納された画像
データを天地変換して読み出すのである。即ち、第１画
素を先頭画素とし、かつ第ｎ画素を最終画素としてフレ
ームメモリ１７に格納された画像データを第ｎ画素を先
頭画素とし、かつ第１画素を最終画素として、読み出す
のである。 （以下、余白）

【００３３】しかしながら、本実施形態においては、フ
レームメモリ１７には、１画素を４ビットで表現して格
納しており、一方、ＳＣＳＩバス１９は、８ビットを１
転送単位として、画像データを転送するものであるか
ら、１転送単位に２画素分の画像データが含まれること
になる。従って、第ｎ画素から第１画素まで、２画素分
の画像データを順にプリンタエンジンに転送したので
は、「発明の解決しようとする課題」の項において、図
９（ｂ）を用いて、説明したように、画素の位置ずれが
発生し、適切な天地変換画像を得ることができない。

【００３４】そこで、本実施形態においては、フレーム
メモリ１７から画像データを天地変換してプリンタエン
ジン１８に転送する際には、ビット割当変更手段２３に
より、各画素に対応するＳＣＳＩバスの１転送単位にお
けるビット割当を変更する。

【００３５】図６にもどり、ビット割当変更手段２３の
詳細を説明する。ビット割当変更手段２３は、メモリデ
ータバス３１に接続された第１バスバッファ４９と、上
記第１バスバッファ４９から延びる８ビット幅のＭＤバ
ス５０と、上記ＭＤバス５０に接続された複数の第１〜
第８セレクタ４１〜４８と、上記第１〜第８セレクタ４
１〜４８のそれぞれの出力に接続された８ビット幅のＤ
バス５１と、Ｄバス５１上ののデータを一時蓄えるため
の第２バスバッファ５２と、上記第１〜第８セレクタ４
１〜４８に対し、階調データを与えるための２本の階調
設定信号線ＳＥＬ１及びＳＥＬ２とからなる。上記第１
〜第８セレクタ４１〜４８は、それぞれ４ラインから１
ラインを選択するセレクタである。又、上記メモリデー
タバス３１は、フレームメモリ１７に格納された画像デ
ータを出力するバスである。

【００３６】８ビット幅のメモリデータバス３１上に現
れた画像データは、第１バスバッファを介して、８ビッ
ト幅のＭＤバス５０にビットの上位、下位の関係をその
ままに出力される。ＭＤバス５０の最上位ビットライン
はＭＤ７であり、ＭＤ６、ＭＤ５、ＭＤ４・・・の順に
下位ビットラインとなり、最下位ビットラインは、ＭＤ
０である。

【００３７】上記ＭＤバス５０のＭＤ７ラインは、第１
セレクタ４１のＣ０入力、第５セレクタ４５のＣ１入
力、第７セレクタ４７のＣ２入力、及び、第８セレクタ
４８のＣ３入力に接続される。ＭＤバス５０のＭＤ６ラ
インは、第２セレクタ４２のＣ０入力、第６セレクタ４
６のＣ１入力、第７セレクタ４７のＣ３入力、及び、第
８セレクタ４８のＣ２入力に接続される。ＭＤバス５０
のＭＤ５ラインは、第３セレクタ４３のＣ０入力、第５
セレクタ４５のＣ２入力、第６セレクタ４６のＣ１入
力、及び、第７セレクタ４７のＣ１入力に接続される。
ＭＤバス５０のＭＤ４ラインは、第４セレクタ４４のＣ
０入力、第５セレクタ４５のＣ３入力、第６セレクタ４
６のＣ２入力、及び、第８セレクタ４７のＣ１入力に接
続される。

【００３８】ＭＤバス５０のＭＤ３ラインは、第１セレ
クタ４１のＣ１入力、第３セレクタ４３のＣ２入力、第
４セレクタ４４のＣ３入力、及び、第５セレクタ４５の
Ｃ０入力に接続される。ＭＤバス５０のＭＤ２ライン
は、第２セレクタ４２のＣ１入力、第３セレクタ４３の
Ｃ３入力、第４セレクタ４４のＣ２入力、及び、第６セ
レクタ４６のＣ０入力に接続される。ＭＤバス５０のＭ
Ｄ１ラインは、第１セレクタ４１のＣ２入力、第２セレ
クタ４２のＣ３入力、第３セレクタ４３のＣ１入力、及
び、第７セレクタ４７のＣ０入力に接続される。ＭＤバ
ス５０のＭＤ０ラインは、第１セレクタ４１のＣ３入
力、第２セレクタ４２のＣ２入力、第４セレクタ４４の
Ｃ１入力、及び、第８セレクタ４８のＣ０入力に接続さ
れる。

【００３９】上記第１〜第８セレクタ４１〜４８の各出
力Ｑ０〜Ｑ７はＤバスに接続されている。Ｄバス５１の
最上位ビットラインはＤ７であり、Ｄ６、Ｄ５、Ｄ４・
・・の順に下位ビットラインとなり、最下位ビットライ
ンは、Ｄ０である。具体的には、第１セレクタ４１の出
力Ｑ０はＤバス５１のＤ７ラインに接続され、第２セレ
クタ４２の出力Ｑ１はＤバス５１のＤ６ラインに接続さ
れ、第３セレクタ４３の出力Ｑ２は、Ｄバス５１のＤ５
ラインに接続され、第４セレクタ４４の出力Ｑ３はＤバ
ス５１のＤ４ラインに接続され、第５セレクタ４５の出
力Ｑ４はＤバス５１のＤ３ラインに接続され、第６セレ
クタ４６の出力Ｑ５はＤバス５１のＤ２ラインに接続さ
れ、第７セレクタ４７の出力Ｑ６はＤバス５１のＤ１ラ
インに接続され、又、第８セレクタ４８の出力Ｑ７はＤ
バス５１のＤ７ラインに接続される。

【００４０】本実施形態においては、ビット割当変更手
段２３に階調設定信号を入力することにより、記録紙上
に再現する画像の階調に応じて、ビット割当変更手段に
よるビット割当の変更の仕方を異ならせている。これ
は、再現する画像の階調が異なれば、１画素を表現する
ビット数が異なるため、ビット割当変更手段によるビッ
ト割当の変更を一律にすると、再現する画像の階調によ
って画素の位置ずれが生ずることになるからである。

【００４１】以下、階調設定信号とビット割当の変更の
関係を場合を分けて説明する。 ［１６階調で再現する場合（１画素を４ビットで表現す
る場合）］１６階調、即ち、１画素を４ビットで表現す
る場合は、階調設定信号線ＳＥＬ１にＨ（ｈｉｇｈ）レ
ベルが設定され、かつＳＥＬ２にＬ（ｌｏｗ）レベルの
信号が設定される。すると、第１〜第８セレクタ４１〜
４８の各セレクタはそれぞれ、Ｃ１に入力されている信
号を選択し、Ｄバス５１上に出力する。この結果、ＭＤ
バス５０のＭＤ７〜ＭＤ０ラインと、Ｄバス５１のＤ７
〜Ｄ０ラインのデータの関係は次のようになる。 ＭＤ７ → Ｄ３ ＭＤ６ → Ｄ２ ＭＤ５ → Ｄ１ ＭＤ４ → Ｄ０ ＭＤ３ → Ｄ７ ＭＤ２ → Ｄ６ ＭＤ１ → Ｄ５ ＭＤ０ → Ｄ４

【００４２】ここで、ＭＤバス上の各ビットは、ＭＤ０
〜ＭＤ３のビットで１つの画素を表現し、ＭＤ４〜ＭＤ
７のでもう１つの画素を表現している。以上のように、
ＭＤバス５０のＭＤ７〜ＭＤ４までの上位４ビットのデ
ータは、Ｄバス５１のＤ３〜Ｄ０の下位４ビットに出力
され、ＭＤバス５０のＭＤ３〜ＭＤ０までの下位４ビッ
トのデータは、Ｄバス５１のＤ７〜Ｄ４の下位４ビット
に出力される。

【００４３】この結果を、メモリデータバス３１上に、
フレームメモリ１７のアドレスｘ０ＥＢＣ０Ｃ０ｈに格
納されているＹ色の第ｎ−１画素と第ｎ画素（図６参
照）が出力された場合を例として説明すれば、メモリデ
ータバス８０の上位４ビットには、第ｎ−１画素を表現
する４ビットのデータが存在し、下位４ビットには第ｎ
画素を表現する４ビットのデータがあるが、Ｄバス５１
上では、上位４ビットで第ｎ画素を表現し、下位４ビッ
トで第ｎ−１画素を表現していることになる。

【００４４】図７は、こうして、順次ビット割当の変更
をした場合のＤバス５１上における画像データフォーマ
ットの概念図である。前述した、第ｎ画素と、第ｎ−１
画素の関係は図７のＡで示した部分である。

【００４５】［４階調で再現する場合（１画素を２ビッ
トで表現する場合）］４階調、即ち、１画素を２ビット
で表現する場合は、階調設定信号線ＳＥＬ１にＬ（ｌｏ
ｗ）レベルの信号が設定され、かつＳＥＬ２にＨ（ｈｉ
ｇｈ）レベルの信号が設定される。すると、第１〜第８
セレクタ４１〜４８の各セレクタはそれぞれ、Ｃ２に入
力されている信号を選択し、Ｄバス５１上に出力する。
この結果、ＭＤバス５０のＭＤ７〜ＭＤ０ラインと、Ｄ
バス５１のＤ７〜Ｄ０ラインのデータの関係は次のよう
になる。 ＭＤ７ → Ｄ１ ＭＤ６ → Ｄ０ ＭＤ５ → Ｄ３ ＭＤ４ → Ｄ２ ＭＤ３ → Ｄ５ ＭＤ２ → Ｄ４ ＭＤ１ → Ｄ７ ＭＤ０ → Ｄ６

【００４６】ここで、ＭＤバス５０の各ビットは、ＭＤ
０及びＭＤ１の２ビットにより１画素を表現し、同様
に、ＭＤ２及びＭＤ３、ＭＤ４及びＭＤ５、ＭＤ６及び
ＭＤ７の２ビットでそれぞれ１画素を表現している。こ
れは、記録紙に４階調で再現する場合は、前述の画像処
理回路１６におけるガンマ補正及びディザ処理によっ
て、フレームメモリ１７に格納されている画像データ
が、１画素２ビットのデータとなっており、この画像デ
ータが、メモリデータバス３１を介して、ＭＤバス５０
上に出力されているからである。

【００４７】以上のように、ＭＤバス５０上の画像デー
タは、ＭＤバス５０上の各画素に対応する２つのビット
の位置関係をそのままにしつつ、ＭＤバス上の上位ビッ
トから２ビットづつ順に割り当てられた各画素の並びと
逆の順番で並ぶようにビットの割当が変更されて、Ｄバ
ス５１上に出力される。４階調、即ち、１画素を２ビッ
トで表現する場合におけるビット割当の変更の具体例を
図８（ａ）に示す。

【００４８】［２階調で再現する場合（１画素を１ビッ
トで表現する場合）］ ２階調、即ち、１画素を１ビットで表現する場合は、階
調設定信号線ＳＥＬ１にＨ（ｈｉｇｈ）レベルの信号が
設定され、かつＳＥＬ２にもＨ（ｈｉｇｈ）レベルの信
号が設定される。すると、第１〜第８セレクタ４１〜４
８の各セレクタはそれぞれ、Ｃ３に入力されている信号
を選択し、Ｄバス５１上に出力する。この結果、ＭＤバ
ス５０のＭＤ７〜ＭＤ０ラインと、Ｄバス５１のＤ７〜
Ｄ０ラインのデータの関係は次のようになる。 ＭＤ７ → Ｄ０ ＭＤ６ → Ｄ１ ＭＤ５ → Ｄ２ ＭＤ４ → Ｄ３ ＭＤ３ → Ｄ４ ＭＤ２ → Ｄ５ ＭＤ１ → Ｄ６ ＭＤ０ → Ｄ７

【００４９】ここで、ＭＤバス５０の各ビットは、それ
ぞれ１画素を表現している。これは、記録紙に２階調で
再現する場合は、前述の画像処理回路１６におけるガン
マ補正及びディザ処理によって、フレームメモリ１７に
格納されている画像データが、１画素１ビットのデータ
となっており、この画像データが、メモリデータバス３
１を介して、ＭＤバス５０上に出力されているからであ
る。

【００５０】以上のように、ＭＤバス５０上の画像デー
タは、ＭＤバス５０上の各画素に対応する１ビットづつ
の上位と下位の関係が逆順になるようにビットの割当が
変更されて、Ｄバス５１上に出力される。２階調、即
ち、１画素を１ビットで表現する場合におけるビット割
当の変更の具体例を図８（ｂ）に示す。

【００５１】尚、両面プリントの際の表面プリントの場
合ように、フレームメモリ１７に格納された画像データ
を天地変換して転送する必要がない場合は、ＳＥＬ１及
びＳＥＬ２の両方を、ともにＬ（ｌｏｗ）とし、ビット
割当を変更しないようにしている。

【００５２】各階調と、ＳＥＬ１及びＳＥＬ２の状態
と、セレクタの出力との関係をまとめると表１のように
なる。

【表１】

【００５３】ここで、フレームメモリ１７上の画像デー
タを天地変換して、プリンタエンジンに転送する際も、
ＤＭＡ転送によって行われるが、この場合は、アドレス
制御回路２５は、ＣＰＵによって設定された転送開始の
先頭アドレスから、アドレスを順次ディクリメントす
る。他の点では、上述した、天地変換しない場合のＤＭ
Ａ転送と同様である。

【００５４】本実施形態においては、ビット割当変更手
段２３による、ビット割当の変更の指示は、プリンタへ
の両面プリントの指定（具体的には、裏面プリントの指
示）に基づき行われる。かかる、両面プリントの指定
は、タッチパネル９の操作キーにより指定することも可
能であるし、ホスト装置２からのコマンドにより指定し
てもよい。

【００５５】尚、本実施形態においては、フレームメモ
リ１７に格納された画像データの天地変換を両面プリン
における裏面プリントの際に行っているが、上記天地変
換を必要とする場合であればこれに限られるものではな
い。例えば、本発明をいわゆる電子ソートに利用するこ
とも可能である。より具体的には、プリンタの同一の排
紙口に排出する記録紙を仕訳したい場合に、所定部数を
天地変換せずに画像形成して排出し、所定部数を天地変
換して画像形成して排出すれば、所定部数ごとに、画像
の天地（向き）が逆となり、所定部数毎の境界が明確に
なるため、同一排紙口に排出された記録紙の仕訳作業が
容易なものとなる。また、フレームメモリ１７上に格納
された画像データの一部分のみのビット割当を変更する
ことにより、記録紙に形成する画像の一部分のみを天地
変換することも可能である。

【００５６】本実施形態においては、ビット割当変更手
段２３をフレームメモリ１７の後段に設け、フレームメ
モリ１７から画像データを読み出す際にビットの割当を
変更しているが、上記ビット割当変更手段をフレームメ
モリ１７の前段に設け、予めビット割当を変更した画像
デーとしてフレームメモリ１７上に格納し、フレームメ
モリ１７から画像データを読み出す際には、ビット割当
を変更せずに読み出すようにしても良い。

【００５７】また、本実施形態においては、画像入力手
段としてホスト装置を用いているが、これに限らず、ス
キャナ装置等の画像読み取り装置を画像入力手段とする
ことも可能である。

【００５８】さらに、本実施形態においては、プリンタ
エンジン１８への画像データの転送を並列伝送バスであ
るＳＣＳＩバスも用いたが、本発明は、これに限らず、
例えば、直列伝送バスを用いて、複数画素分の画像デー
タを一つのパケットとして転送するような場合にも適用
できる。

【００５９】

【発明の効果】請求項１及び２の画像形成装置によれ
ば、１転送単位で複数画素分の画像データを記憶装置か
ら画像出力手段に転送する際に、各画素に対応する１転
送単位内のビットの割当を変更することができるので、
画素の位置ずれのない良好な画像を得ることが可能とな
るという優れた効果を有するとともに、階調に応じた適
切なビット割当を行うことができるので、天地変換して
出力する際に、元のデータを種々の階調に変換しても画
素の位置ずれのない良好な画像を得ることができるとい
う優れた効果を有する。

【００６０】

【００６１】特に、請求項２の画像形成装置によれば、
画像データを天地変換して読み出し、裏面プリントする
際にも画素の位置ずれのない良好な画像を得ることがで
きるという優れた効果を有する。

【図面の簡単な説明】

【図１】図１は、一実施形態にかかる画像形成装置とし
てのプリンタにおけるプリンタコントローラの構成ブロ
ック図。

【図２】図２は、画像制御部の構成ブロック図。

【図３】図３は、記録紙上の２次元アドレスの様子を示
す概念図。

【図４】図４は、１画素につき４ビットの画像データを
書き込んだ後のフレームメモリの様子をを示す概念図。

【図５】図５は、ＳＣＳＩバス上のデータフォーマット
の概念図。

【図６】図６は、ビット割当変更手段の構成ブロック
図。

【図７】図７は、天地変換時におけるＤバス上における
画像データフォーマットの概念図。

【図８】図８（ａ）及び（ｂ）は、ビット割当の変更の
具体例を示す図。

【図９】図９は、発明が解決しようとする課題を説明す
るための説明図。

【図１０】図１０は、両面プリントにおける表面と裏面
の天地の関係を説明する説明図。

【符号の説明】

１ プリンタコントローラ ２ ホスト装置 ３ ＣＰＵ ４ Ｉ／Ｏコントローラ ５ メインメモリ ６ 補助記憶装置 ７ 補助記憶装置コントローラ ８ Ｉ／Ｃカード ９ タッチパネル １０ タッチパネルコントローラ １１ プログラムＲＯＭ １２ 表示装置 １３ 表示コントローラ １４ ＳＣＳＩコントローラ １５ 不揮発性メモリ １６ 画像制御部 １７ フレームメモリ １８ プリンタエンジン １９ ＳＣＳＩバス ２０ ＣＰＵバス ２１ ＦＩＦＯコントローラ ２２ ＦＩＦＯ ２３ ビット割当変更手段 ２４ バスバッファ回路 ２５ アドレス制御回路 ２６ ＤＲＡＭコントローラ ２７ 画像処理回路 ２８ データバス ２９ アドレスバス ３０ メモリアドレスバス ３１ メモリデータバス ４１ 第１セレクタ ４２ 第２セレクタ ４３ 第３セレクタ ４４ 第４セレクタ ４５ 第５セレクタ ４６ 第６１セレクタ ４７ 第７セレクタ ４８ 第８セレクタ ４９ 第１バスバッファ ５０ ＭＤバス ５１ Ｄバス ５２ 第２バスバッファ １００ 作像部 １０１ 記録紙 １０２ 反転搬送路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】画像入力手段からのデータを画像データに
   変換して記憶手段に格納し、記録媒体に記録される画素
   の記録順が前記記憶手段に格納された画像データによっ
   て形成される画像の画素の並び順と逆順になるように、
   該記憶手段に格納された画像データを画像出力手段に転
   送し、該記録媒体上に複数の階調の画像形成を行う画像
   形成装置において、 前記記憶手段と前記画像出力手段との間に設けられ、複
   数ビットを１転送単位とし、該１転送単位で複数画素分
   の画像データを転送可能な転送手段と、画像形成される画像の階調を表す階調設定信号に基づい
   て前記１転送単位における画素数を変更し、 前記記録媒
   体に記録される画素の記録順が前記記憶手段に格納され
   た画像データによって形成される画像の画素の並び順と
   逆順になるように、前記１転送単位における前記複数画
   素のビット割当を変更するビット割当変更手段とを備え
   たことを特徴とする画像形成装置。
2. 【請求項２】請求項１の画像形成装置において、前 記ビット割当変更手段によるビット割当の変更を、記
   録媒体の両面に画像を形成する場合の裏面の画像形成に
   際して行うことを特徴とする画像形成装置。