JPS5981962A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、編集機能を有するファクシミリ、走査形複写
機、画像データを扱えるワードプロセッサなど、大容量
の画イ象メモリを有する画像処理装置に関するものであ
る。

今日、半導体技術の発達により、ＣＰＵその他周辺デバ
イスのＬＳＩが安価に入手できるようになり、様様な装
置にＣＰＵが使用されるようになった。ファクシミリや
複写機においても例外ではなく、ＣＰＵその他周辺デバ
イスが頻繁に使用されている。またＣＰＵの使用により
多機能化が可能で文書や画像の拡大、縮小、回転あるい
は編集機能付のファクシミリや走査形複写機などが出現
している。

従来、画像の拡大、縮小、回転、あるいは編集等の処理
を行なうには、第１図に示すように、画像処理の対象た
る原画像のデータをストアする原画像メモリ１と処理さ
れた後の処理画像のデータをストアする処理画像メモリ
２とを必要としている。すなわち、画像処理回路３は、
原画像メモリ１から原画像データ４を取得し、拡大、縮
小等の画像処理を行なった後、処理されたデータを画像
処理データ５として処理画像メモリ２に送る。

ところで、両峰データは非常に多くの情報量を有してお
り、例えばＡ４サイズの１ペ一ジ分の画像な１．２ドツ
）　／　ｔｎｍの２値化データとした場合、約１０Ｍビ
ットのデータとなる。対話型の処理を行う場合、高速の
処理が要求され、画像メモリはアクセス時間の短い半導
体メモリとすることが望ましいが、このような大容量の
半導体メモリはまだまだ高価である。

従って、画像の拡大、縮小等の画像処理を行なうにあた
って今日まで必要とされていた高価な大容量の半導体メ
モリの数を減らして製品のコストダウンを図ることが望
まれている。

本発明は以上の如き事情に鑑みて成されたものであり、
その目的は、画像メモリにストアされている原画像を１
ラインずつ順次処理し、処理後の画はデータを同一の画
像メモリに再びストアすることを順次くり返すことによ
り、高速性を損うことなく高価な大容量の半導体画像メ
モリを半減した画像処理装置を提供することにある。

以下、本発明を実施例を用いて明らかにする。

第２図は本発明の概略を示したものである。８は画像デ
ータの１ライン分を記憶できるラインバッファであり画
像処理回路δの中に設けられている。画像処理回路３は
、ラインバッファ８を介して画像メモリ６から原画像デ
ータΦを取得する。

取得した原画塚データー２所定の拡大、縮小等の処理を
した画像処理回路３は、ジインバッファ８を介して再び
元の画像メモリ６に処理画像データ５を戻す。このよう
に、原画像データ生と画像処理データ５とは同一の画像
メモリ６にストアされるので、画像用のメモリの数を半
減できる。ただし、本実施例に用いる画像メモリ６と従
来用いられていた原画像メモリ１、処理画像メモリ２と
は同等の容量でなければ、本発明の目的を達成すること
はできない。たとえメモリの数を減らしたとしても、そ
れ分メモリの容量を増やすのであれば、結局、価格的に
は変わらなくなってしまうからである。又、原画像デー
タと処理画像データとを同一メモリにストアするために
画像処理装置が取扱う情報の絶対数（原画像の情報量）
が減少したのでは性能が低下して不都合である。従って
、画像メモリ６の記憶界ＩＵ：は、従来の原画像メモＩ
Ｊ　１や処理画像メモリ２の記憶容量と同等であり、か
つ、その同等の記憶容量内に原画像データと処理画像デ
ータとをストアしなければならない。これを実現する方
法については後で詳細に説明する。

第３図に本発明の画像処理装置のブロック図を示す。画
像メモリ６は前述したように、従来の原画１象メモリ１
や処理画像メモリ２と同等の容量を有する半導体メモリ
である。７は中央処理共（０１′Ｕ）、９はアドレスバ
ス、１０はデータノ（ス、１１はコントロールバスであ
る。画像処理回路δは、画１象メモリ６の主走査方向（
第５図矢印ｒｎ　）の１ライン分の画像データを処理す
る機能を有する。ＣＰ　ｔＪ　７は、画１象メモリＧ上
の処理領域のアドレスをアドレスバス９を介して制御し
、画像データを、画像メモリ６と画像処理回路δとの間
でデータバス１０を介して高速転送側脚し、画像処理回
路３の処理の起動をコントロールノ（ス１，１を介して
制御する等、装置内のバス制御権を有している。

ＣＩ）　Ｕは、処理を開始する場合、まずコントロール
バス１１を介して、画像処理回路３に処理方法の情報を
送出し、画像処理回路δを起動する。

次に画１象メモリ６にストアされている処理されるべき
原画律の主走査方向（第５図矢印ｍ）の適当な１ライン
分のデータをデータノくス１０を介して画像処理回路３
に高速で転送する（一般にＤＭＡ転送）。画像処理回路
３は１ライン分の処理が終了すると処理終了状態となる
。ＣＰＵは常時、画像処理回路δの状態を監視しており
、処理終了状態を認１．１３すると、１ライン分の処理
データを画像メモリ６に再び転送する。

以下、上記した転送・処Ｊｌ動作を第４図を利用して説
明する。８はトグル構成された画像データの１ライン分
を記憶できるラインバッファである。

１２は拡大、縮小等の画像処理を何なう処理部である。

図中、実線はＯＮ状態、破線は０ドＦ状態な示す。

今、処理部１２は、ラインバッファｉ：ａに転送された
１ライン分の画１家データを処理しているものとする。

この時、ラインバッファｉ：ｂには次に処理すべき画像
データが転送され（ｉ）、同時に、前の段階で処理され
、ラインバッファＯ：ｂにストアされていた処理データ
は、画像メモリ６に再び転送される。処理部１２でのラ
インバッファｉ：ａの画像データの処理が終了すると、
スイツチが切れ替わり、図中の実線と破線の状態が逆転
する。スイッチが切り替わると、画像メモリ６からライ
ンバッファｉ：ｂＫ転送されていた画像データの処理が
行なわれる。同時に、ラインバッファＩ：ａには次に処
理すべき画像データが転送され、ライン二くソファｏ：
ａがらは処理データが画［′Ｐメモリ６に送り出される
。以上の動作が繰り返し行なわれることにより、処理の
高速化が図れる。すなわち、バッファをトグル（１１成
で用いない場合は、データの読み込み時間と画像処理時
間とデータの転送時間とを合計した時間が必要となるが
、不実ｈＬｌｉ例にｊＧ　’ｖ・ては、両校を処理して
いる間にデータの読み込みとデータの転送を行なってい
るため、実時間は画像処理時間に相当し、データ読み込
み時間とデータ転送時間とを合計した時間だけ短縮され
る。

次に処理データを画１象メモリｏに再び送り返す動作を
説明する。この場合、画像メモリ６上の未処理ラインに
処理データをストアすると原画像が破壊されるので、こ
れを避けることが必要である。

以下、この方法を図面を用いて説明する。

第５図の例は原画像１３の長方形領域の４端のうち左上
点な基準点１５として原画像１３を主走査方向（矢印ｍ
）、副走査方向（矢印Ｓ）とも２倍に拡大する処理を示
している。アルゴリズムは補間法によっており、第６図
に示すように、原画像１３の１画素のデータ（例えば第
６図（ａ）の１）を主走査方向（矢印ｍ）、副走査方向
（矢印Ｓ）にそれぞれ２回ずつ使用（第６図（ｂ））す
ることにより２倍のデータを発生させる。

拡大処理の場合は処理データにより原画像１３が破壊さ
れるのを防止するため、基準点１５より最も遠いライン
Ｙ、から処理を開始し、基準点１５を含むＹｎラインま
で順次処理する。すなわち、最初に原画像１３のＹ、の
ラインを画像処理回路３に送ると、２倍の長さの画像デ
ータが生じる。これを処理画像の領域の２つのラインＹ
、’、Ｙ２’にストアする。こうすることにより主走査
方向（矢印ｍ）にも副走査方向（矢印Ｓ）にも２倍に、
拡大されたＹ、のラインの処理画像を得ることができる
。

これを順次、Ｙ３．Ｙ、、・・・のラインについてくり
返してゆき、最後に原画像のＹｎのラインが処理されて
、処理画１家のＹ；、、Ｙ；にストアされる。

このようにして、すべての原画像データが破壊されずに
処理され、しかも処理画像を原画像と同一の画１象メモ
リにストアできる。

次に主走査方向（矢印ｍ）、副走査方向（矢印Ｓ）とも
に１．／２に縮小する処理を、第７図を用いて説明する
。この場合のアルゴリズムは間引き法によっている。縮
小の場合は、基準点１５を含むラインから処理を開始し
ても処理データにより画像メモリの未処理領域が破壊さ
れることはないので、最初に基準点１５を含むラインか
ら縮小処理を行なう。

原画像１３のラインＹ、を画像処理回路３に送ると、１
／２の長さに縮小された画像データが生じるのでこれを
処理画像の領域１４のＹ、′のラインにストアする１、
次の原画像のラインＹ２は間引き、その次の￥３のライ
ンを縮小して、処理画像のＹ２′のラインにストアする
。そうすると、主走査方向（矢印ｍ）、副走査方向（矢
印Ｓ）ともにｌ／２に縮小された処理画像が得られる。

以上の動作を繰り返し、最後に原画像１３の基準点１５
から最も遠いラインＹｎを処理して縮小処理が終了する
。

このようにしてすべての原画像データが破壊されずに縮
小され、しかも縮小画像を原画像と同一の画像メモリに
ストアできる。

以上、説明した如く、本発明によれば、画像メモリにス
トアされている原画像を１ラインずつ順次処理し、処理
後の画像データを原画像と同一の画ｒｔメモリに再びス
トアすることを順次繰り返すことにより、高速性を損う
ことなく高価な大容量の半導体画像メモリを半減した画
像処理装置が実現でき、経済的である。

【図面の簡単な説明】

第１図は従来の画像処理装置の概念を示す図、第２図は
本発明の画像処理装置の概念を示す図、第３図は本発明
の画像処理装置のブロック図、第４図は本発明に係る画
像処理回路のラインバッファの一実施例を示す図、第５
図は本発明の画像処埋装置による画像処理（拡大処理）
の１例を説明するだめの図、第６図は第５図に用いる補
間法を模式化した図、第７図は本発明の画像処理装置に
よる画像処理（縮小処理）の１例な説明するための図で
ある。 ｌ：原画像メモリ、２：処理画像メモリ、３＝画像処理
回路、４＝原画像データ、５＝処理画像データ、（う：
画像メモリ、８ニラインバッファ特許出願人　株式会社
　リ　コー 代理人弁理士磯村雅俊 第　　　　１　　　　図 第　　　２　　　図 第３図 第４図 １ ■ ■ 第　　５　　図　　　　　　　　　　　　第　　７　　
同第　　　　６　　　　図

Claims (1)

【特許請求の範囲】
1. 画像データを記憶する画像メモリと、前記画像データを
   処理する画像処理回路とを有する画像処理装置において
   、前記画像処理回路は、前記画像データの１ライン分を
   記憶できるラインバッファを複数個有し、前記画像メモ
   リに記憶されている前記画像データを前記ラインバッフ
   ァに読み込み、１ラインずつ処理し、処理された１ライ
   ン分の画像データを前記ラインバッファとは異なる別の
   ラインバッファを介して再び前記画像メモリに記憶する
   ことを特徴とする画像処理装置。