JPH07200386A - 共有メモリのアクセス制御装置および画像形成装置 - Google Patents

Abstract

(57)【要約】 【目的】共有メモリに対し、アクセス頻度の異なる複数
の装置からアクセスする際、そのアクセス効率の向上が
図れる共有メモリのアクセス制御装置および画像形成装
置を提供する。 【構成】優先度の高・低のみでなく、優先度の高いスキ
ャナ、プリンタのデータ転送に支障を来さない範囲（つ
まり、１Ｈ内に必要な全てのデータを転送でき、スキャ
ナ、プリンタがデータのとりこぼしがなく、正常に動作
する範囲）で、優先度の高いアクセス要求がある場合で
も、適当な比率で優先度の低いアクセス要求を受付ける
ことによって、アクセス頻度の高いデバイスの共有メモ
リへのアクセスがある期間に集中することなく平均化さ
れ、優先度が低く、転送能力の低いデバイスの転送量を
向上することが可能となり、共有メモリのアクセス効率
が向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、たとえば、デジタル式
複写機などの画像形成装置において、アクセス頻度の異
なる複数のデバイスが共有する共有メモリに対する各種
アクセス要求を制御する共有メモリのアクセス制御装
置、および、それを用いた画像形成装置に関する。

【０００２】

【従来の技術】近年、メモリの大容量化、低コスト化に
伴い、２値画像データの他に多値画像データをも扱うデ
ジタル式複写機などの画像形成装置が開発されている。
多値化のメリットは階調画像を扱えること、２値画像で
生じる文字、線画の斜線部分のジャギー（ギザギザ）が
ないなどの高精細な画像が得られる点にある。

【０００３】これらの画像データに対し、メモリを用い
た処理、たとえば、スキャナによって原稿の画像を１枚
ずつ読取ってメモリ上に記憶し、メモリ上の２枚の画像
を１枚の用紙に印字出力するなどの処理を行なうことが
できる。また、ＦＡＸ（ファクシミリ装置）機能を備え
ている場合、同様にＦＡＸの受信画像２頁分を１枚の用
紙に印字出力することも可能である。

【０００４】これらの処理に必要なメモリは、スキャナ
からの多値画像データ、ＦＡＸからの２値画像データ、
さらには全体の制御を司るＣＰＵ（セントラル・プロセ
ッシング・ユニット）のプログラムやデータなど、デー
タの形式や内容にかかわらず、メモリ上では単なるデー
タとして扱うことが可能である。

【０００５】このように、メモリをデータの形式や内容
によって区別することなく共有化することによって、メ
モリやメモリの周辺制御装置などのハードウェア資源を
有効に利用することができる。

【０００６】ただし、上記共有メモリは、スキャナやＦ
ＡＸといった複数のデバイス（装置）から同時にアクセ
スすることは不可能である。共有メモリに対する各デバ
イスからのアクセス要求は、通常、アクセス調停部（ア
クセス制御部）によって調停（制御）が行なわれ、その
調停結果に基づいて選択されたデバイスがメモリに対し
てアクセスを行なうことになる。

【０００７】このように、各デバイスからのアクセス要
求に対し調停を行ない、アクセスの順番を振り分けるこ
とによって、見掛上、各デバイスは１つの共有メモリを
同時かつ並列的にアクセスすることが可能となる。

【０００８】また、アクセス要求の頻度やタイミング、
アクセス要求に対して直ぐにアクセスを許可しなければ
ならないもの、待たせることができるもの、また、待つ
ことのできる時間などが、各デバイスによってそれぞれ
異なっている。

【０００９】たとえば、多値のデータ転送が必要となる
スキャナやプリンタなどは、アクセス要求の頻度が多
く、また、一旦データ転送を開始すると、１頁分のデー
タ転送が終了するまで転送を中断することができない。

【００１０】そのため、他のデバイスに優先してデータ
転送を行なうように、アクセス調停部に対し「優先度
高」の設定を行なう。これに対しＣＰＵやＦＡＸなど
は、スキャナやプリンタなどに比較して転送能力が低
く、アクセス要求の頻度も低いため、アクセス調停部に
対し「優先度低」の設定を行なう。

【００１１】このように、アクセス調停部に対し優先度
高と低を設けることによって、優先度高のスキャナやプ
リンタなどのアクセス要求と、優先度低のＣＰＵやＦＡ
Ｘなどのアクセス要求とが競合しても、優先度高のスキ
ャナやプリンタなどのデータ転送が優先して行なわれる
ため、データをとりこぼすことなく、データ転送を行な
うことが可能となる。

【００１２】

【発明が解決しようとする課題】しかしながら、上記し
たように、優先度の高と低を各デバイスに固定的に割当
てることによって優先度制御を行なった場合、ある時刻
にスキャナやプリンタといった優先度が高く、かつ、ア
クセス頻度の高いデバイスのアクセス要求が集中した場
合、優先度の低いＣＰＵやＦＡＸなどは殆どアクセスす
ることはできない。

【００１３】また、優先度の高いアクセス要求が殆ど無
い場合でも、ＣＰＵやＦＡＸなどはデータ転送能力が低
いため、充分にデータ転送を行なうことができない。

【００１４】すなわち、従来の優先度制御では、ある期
間に優先度の高いアクセス要求が集中したり、逆にアク
セス要求が殆ど無い状態が生じると、著しく共有メモリ
のアクセス効率が低下するという問題があった。

【００１５】そこで、本発明は、共有メモリに対し、ア
クセス頻度の異なる複数の装置からアクセスする際、そ
のアクセス効率の向上が図れる共有メモリのアクセス制
御装置および画像形成装置を提供することを目的とす
る。

【００１６】

【課題を解決するための手段】本発明に係る共有メモリ
のアクセス制御装置は、共有メモリに対する複数の装置
からのアクセス要求に対し、単一の装置を選択する共有
メモリのアクセス制御装置であって、各装置からのアク
セス要求が開始してから経過した時間をカウントするカ
ウント手段と、各装置からのアクセス要求に対して複数
の優先度のうちのいずれかを割当てる優先度設定手段
と、この優先度設定手段に対し、初期の優先度を設定す
る初期優先度設定手段と、前記カウント手段のカウント
値にしたがって、前記優先度設定手段に設定されている
優先度を、現在設定されている優先度よりも上位の優先
度に変更する優先度変更手段と、前記優先度設定手段で
優先度の割当てられたアクセス要求のうち、同一の優先
度のものから単一のアクセス要求を選択する、それぞれ
の優先度に対応して設けられる複数の優先度制御手段
と、これら複数の優先度制御手段が選択した結果のう
ち、最も優先度の高い優先度制御手段の結果を選択する
選択手段とを具備している。

【００１７】また、本発明に係る画像形成装置は、画像
を２値化および多値化して入力し、一旦入力動作を開始
すると一連の画像入力処理が終了するまで動作を停止さ
せることのできない入力手段と、２値画像データおよび
多値画像データに基づく画像形成を行ない、一旦画像形
成動作を開始すると一連の画像形成処理が終了するまで
動作を停止させることのできない画像形成手段と、画像
データの解像度変換、画像データの圧縮および伸長、画
像データの送受信制御などを行なうデータ処理制御手段
と、前記入力手段で入力された画像データ、前記画像形
成手段で画像形成する画像データ、および、前記データ
処理制御手段で処理するデータなどを記憶する共有メモ
リと、この共有メモリに対する前記入力手段、前記画像
形成手段、および、前記データ処理制御手段からの各種
アクセス要求を制御するもので、一旦入力動作を開始す
ると一連の画像入力処理が終了するまで動作を停止させ
ることのできない入力手段からのアクセス要求に対して
高い優先度を割当て、それ以外のアクセス要求に対して
は低い優先度を割当て、低い優先度のアクセス要求が開
始されてから所定の時間が経過すると、前記低い優先度
のアクセス要求を高い優先度に切換えるアクセス制御手
段とを具備している。

【００１８】さらに、本発明に係る画像形成装置は、画
像を２値化および多値化して入力し、一旦入力動作を開
始すると一連の画像入力処理が終了するまで動作を停止
させることのできない入力手段と、２値画像データおよ
び多値画像データに基づく画像形成を行ない、一旦画像
形成動作を開始すると一連の画像形成処理が終了するま
で動作を停止させることのできない画像形成手段と、画
像データの解像度変換、画像データの圧縮および伸長、
画像データの送受信制御などを行なうデータ処理制御手
段と、前記入力手段で入力された画像データ、前記画像
形成手段で画像形成する画像データ、および、前記デー
タ処理制御手段で処理するデータなどを記憶する共有メ
モリと、この共有メモリに対する前記入力手段、前記画
像形成手段、および、前記データ処理制御手段からの各
種アクセス要求が開始してから経過した時間をカウント
するカウント手段と、前記共有メモリに対する前記入力
手段、前記画像形成手段、および、前記データ処理制御
手段からの各種アクセス要求に対して複数の優先度のう
ちのいずれかを割当てる優先度設定手段と、この優先度
設定手段に対し、初期の優先度を設定する初期優先度設
定手段と、前記カウント手段のカウント値にしたがっ
て、前記優先度設定手段に設定されている優先度を、現
在設定されている優先度よりも上位の優先度に変更する
優先度変更手段と、前記優先度設定手段で優先度の割当
てられたアクセス要求のうち、同一の優先度のものから
単一のアクセス要求を選択する、それぞれの優先度に対
応して設けられる複数の優先度制御手段と、これら複数
の優先度制御手段が選択した結果のうち、最も優先度の
高い優先度制御手段の結果を選択する選択手段とを具備
している。

【００１９】

【作用】本発明によれば、従来のように、優先度の高と
低を固定的に割当てて優先度制御（調停）を行なうので
はなく、優先度の高い装置（スキャナやプリンタなど）
のデータ転送に支障を来さない範囲、すなわち、１Ｈ
（１走査ライン周期）内に必要な全てのデータを転送で
き、優先度の高い装置がデータのとりこぼしがなく、正
常に動作する範囲で、優先度の高いアクセス要求がある
場合でも、適当な割合で優先度の低いアクセス要求を受
付ることによって、ある期間に優先度の高いアクセス要
求が集中することなく平均化され、優先度が低く、デー
タ転送能力の低い装置のデータ転送量を向上することが
可能となり、共有メモリのアクセス効率を向上させるこ
とができる。

【００２０】

【実施例】以下、本発明の一実施例について図面を参照
して説明する。

【００２１】図１は、本実施例に係るデジタル式複写機
などの画像形成装置の全体的な構成を概略的に示すもの
である。この画像形成装置は、基本的な複写機能を実行
する基本ユニット１、他のシステムと接続するときに画
像データを一時的に記憶したり、画像データを編集・加
工して複写するときに画像データを記憶するページメモ
リなどを有するシステム基本ユニット２、基本ユニット
１から入力した画像データを電子的かつ半永久的に保存
するための光デイスク装置などを有し、かつ、他のシス
テムとの間で画像データあるいは制御データの授受を行
なうときに、画像データおよび制御データを他のシステ
ムの制御体系、画像フォーマットに変換する制御手段を
有するシステム拡張ユニット３によって構成されてい
る。

【００２２】基本ユニット１とシステム基本ユニット２
は、制御データをやりとりする基本部システムインタフ
ェース４と、画像データをやりとりする基本部画像イン
タフェース５とによって接続されている。

【００２３】システム基本ユニット２とシステム拡張ユ
ニット３は、制御データをやりとりする拡張部システム
インタフェース６と、画像データをやりとりする拡張部
画像インタフェース７とによって接続されている。

【００２４】すなわち、基本ユニット１とシステム拡張
ユニット３とは直接接続されておらず、制御データおよ
び画像データのやりとりは、必ずシステム基本ユニット
２を介して行なわれるようになっている。

【００２５】本画像形成装置は、システム基本ユニット
２およびシステム拡張ユニット３の接続の有無によって
３つの形態をとり得る。すなわち、第１の形態は、基本
ユニット１のみの構成で、この構成での基本的な機能は
複写機能であり、拡大縮小処理やマスキング／トリミン
グ処理などの簡易的な編集処理を伴う複写処理が可能で
ある。

【００２６】第２の形態は、基本ユニット１にシステム
基本ユニット２を接続した形態で、この形態では基本ユ
ニット１での複写機能の外に、画像データを一時的に記
憶するページメモリを用いて、画像の回転処理、複数の
画像の合成処理などの編集処理が可能となる。

【００２７】また、システム基本ユニット２には、シス
テム拡張ユニット３の他にＦＡＸ（ファクシミリ装置）
ユニット８、および、基本ユニット１のプリンタを外部
のパソコンなどの制御機器のリモートプリンタとして使
用するためのプリンタコントローラ９を接続することが
可能となっており、このＦＡＸユニット８から通信回線
を介して他のシステムや機器に画像データを送信した
り、逆に通信回線を介して他のシステムや機器から画像
データを受信することが可能であり、受信した画像デー
タは基本ユニット１に送られ、後述するプリンタによっ
て印字出力される。

【００２８】第３の形態は、基本ユニット１、システム
基本ユニット２、および、システム拡張ユニット３を接
続した形態で、図１に示す形態となる。この形態におい
ては、第１および第２の形態での機能の外に、画像デー
タを電子的かつ半永久的に保存し、保存した画像データ
を管理するデータ保存／管理機能、後述するローカルエ
リアネットワーク（ＬＡＮ）回線制御手段からＬＡＮ回
線を介して他のシステムや機器に画像データを送信した
り、逆にＬＡＮ回線を介して他のシステムや機器から画
像データを受信するＬＡＮによる画像データの送受信機
能、汎用インタフェースを介してパーソナルコンピュー
タから送られてくる印字制御コードをイメージデータに
変換し、システム基本ユニット２のページメモリを介し
て基本ユニット１のプリンタから上記イメージデータを
印字出力するプリンタ機能などが可能となる。

【００２９】基本ユニット１は、たとえば、図２に示す
ように、制御部本体を構成するシステムＣＰＵ１１、操
作部および表示部を備えたコントロールパネル１２、原
稿から画像を読取る入力手段としてのイメージスキャナ
１３、画像処理回路１４、および、画像形成手段として
のプリンタ１５によって構成されている。

【００３０】システムＣＰＵ１１は、基本部システムバ
ス１６を介してコントロールパネル１２、スキャナ１
３、画像処理回路１４、および、プリンタ１５とそれぞ
れ接続され、これらを制御するようになっている。この
基本部システムバス１６は、基本部システムインタフェ
ース４に接続されている。

【００３１】スキャナ１３は、列状に配置された複数
（１ライン）の受光素子からなるＣＣＤ形ラインセンサ
（図示せず）を有し、原稿台（図示せず）に載置された
原稿の画像をシステムＣＰＵ１１からの指示にしたがい
１ラインごとに読取り、画像の濃淡を８ビットのデジタ
ルデータに変換した後、スキャナインタフェースを介し
て、同期信号とともに時系列デジタルデータとして画像
処理回路１４へ出力する。

【００３２】プリンタ１５は、レーザ光学系（図示せ
ず）と転写紙に画像形成が可能な電子写真方式を組合わ
せた画像形成部（図示せず）から構成され、システムＣ
ＰＵ１１からの指示にしたがい、画像処理回路１４から
４ビットのデジタル画像データをプリンタインタフェー
スを介して、同期信号に同期して入力し、画像データの
大きさに応じたパルス幅のレーザ光により感光体ドラム
（図示せず）上に静電潜像を形成した後、可視化手段
（図示せず）により上記静電潜像を可視化し、転写手段
（図示せず）により可視化された画像を転写紙に転写
し、定着手段（図示せず）により転写紙上の画像を定着
して、該転写紙を出力するものである。

【００３３】コントロールパネル１２は、本装置の動作
モードやパラメータを設定する操作部と、システムの状
態、または、システム基本ユニット２のページメモリに
格納された画像イメージを表示する表示部から構成され
る。

【００３４】システムＣＰＵ１１は、後述するシステム
基本ユニット２の各部も制御するようになっている。

【００３５】画像処理回路１４は、たとえば、図５に示
すように、平滑化エッジ強調回路１４１、編集／移動回
路１４２、拡大／縮小回路１４３、および、階調変換回
路１４４によって構成されている。

【００３６】平滑化エッジ強調回路１４１は、画像読取
時に混入したノイズを平滑化回路によって除去し、平滑
化によってぼけが生じたエッジをエッジ強調回路によっ
て先鋭化する。

【００３７】編集／移動回路１４２は、ライン単位の簡
易的な編集処理を行なうブロックで、たてえば、ライン
方向の移動処理、マスキング／トリミング処理を行な
う。

【００３８】拡大／縮小回路１４３は、指定した変倍率
に応じた画素の繰返し処理、あるいは、間引き処理と補
間処理の組合わせにより、拡大縮小処理を行なう。

【００３９】階調変換回路１４４は、面積階調手法を用
いてスキャナ１３で読取った１画素８ビットの画像デー
タを指定した階調数に変換する。そして、階調変換した
画像データは、プリンタ１５のビット数である１画素４
ビットの画像データで、プリンタ１５、あるいは、スキ
ャナデータバス１７、および、基本部画像インタフェー
ス５を介してシステム基本ユニット２へ送られる。

【００４０】プリンタ１５の入出力特性の非線形性の補
正は、面積階調手法を用いて階調処理を行なうときに同
時に行なわれるようになっている。

【００４１】システム基本ユニット２は、たとえば、図
３に示すように、画像データを一時的に記憶しておくペ
ージメモリ２８、基本ユニット１内のシステムＣＰＵ１
１とシステム拡張ユニット３内のＣＰＵとの制御情報の
通信を制御したり、基本ユニット１およびシステム拡張
ユニット３からのページメモリ２８へのアクセスを制御
するシステム制御回路２１、ページメモリ２８のアドレ
スを生成するページメモリアドレス制御回路２６、シス
テム基本ユニット２内の各デバイス間のデータ転送を行
なう画像バス２９、画像バス２９を介してページメモリ
２８と他のデバイスとのデータ転送を行なうときのデー
タ転送を制御するページメモリデータ制御回路２７を設
けている。

【００４２】また、基本部画像インタフェース５を介し
て基本ユニット１と画像データを転送するときに、画像
データをインタフェースする画像データインタフェース
（Ｉ／Ｆ）２１０、解像度の異なる機器に画像データを
送信するときに、画像データを他の機器の解像度に変換
したり、解像度の異なる機器から受信した画像データを
基本ユニット１におけるプリンタ１５の解像度に変換し
たり、２値画像データの９０度回転処理を実行する解像
度変換２値回転回路２１２、ファクシミリ送信や光ディ
スク記憶のように、画像データを圧縮して送信したり、
記憶したりするデバイスのために入力した画像データを
圧縮したり、圧縮された形態の画像データがプリンタ１
５を介して可視化するために伸長する圧縮／伸長回路２
１１を設けている。

【００４３】また、文字フォントが記憶されているフォ
ントメモリ、システムＣＰＵ１１が使用する制御情報を
一時的に記憶するワークメモリ、システム基本ユニット
２を使用して処理を行なうときの処理プログラムが記憶
されているプログラムメモリなどで構成されるシステム
メモリ（ＲＯＭ／ＲＡＭ）２４、基本部システムバス１
６のデバイス間でのデータ転送を高速に行なうためのシ
ステムＤＭＡコントローラ２３、プリンタコントローラ
９とシステムＣＰＵ１１との間で制御情報のやりとりを
したり、プリンタコントローラ９と画像バス２９との間
で画像データ転送を行なうときに、上記制御情報および
画像データをインタフェースするプリンタコントローラ
インタフェース２１３を設けている。

【００４４】さらに、システム制御回路２１に接続さ
れ、システムＣＰＵ１１とシステム拡張ユニット３のＣ
ＰＵとの間で制御情報の通信を行なうときに、制御情報
を記憶させるための通信メモリ２５、画像データインタ
フェース（Ｉ／Ｆ）２１０に接続され、プリンタ１５か
ら画像データを出力するときに、画像データを９０度あ
るいは１８０度回転して出力するときに使用する多値回
転メモリ２１４を設けている。

【００４５】なお、ＦＡＸユニット８およびプリンタコ
ントローラ９は、オプションによって接続されようにな
っている。

【００４６】システム拡張ユニット３は、たとえば、図
４に示すように、内部の各デバイスを拡張部システムバ
ス４３を介して制御する拡張ＣＰＵ３１、拡張部システ
ムバス４３上でのデータ転送を制御する拡張ＤＭＡコン
トローラ３２、汎用的なＩＳＡバス４４、拡張部システ
ムバス４３とＩＳＡバス４４をインタフェースするＩＳ
Ａバスコントローラ３３、拡張部システムバス４３に接
続され画像データを電子的に保存するためのハードディ
スク装置３５、ハードディスク装置３５のインタフェー
スであるハードディスクインターフェース３４、ＩＳＡ
バス４４に接続され、画像データを電子的に保存するた
めの光ディスク装置３８、光ディスク装置３８のインタ
フェースである光ディスクインタフェース３７、ＬＡＮ
機能を実現するためのローカルエリアネットワーク回線
制御装置（ＬＡＮ）４１、プリンタ機能を実現するため
のプリンタコントローラ制御装置４０、Ｇ４・ＦＡＸ制
御機能を有するＧ４・ＦＡＸ制御回路３９、ＳＣＳＩ仕
様のデバイスを接続するときに使用する拡張ＳＣＳＩイ
ンタフェース４２、プリンタコントローラ制御装置４０
からのイメージデータを拡張画像インタフェース７を介
してシステム基本ユニット２へ出力するための拡張部画
像バス４５、拡張部システムバス４３と拡張部画像バス
４５との間でデータをやりとりするときのインタフェー
スを行なうバッファメモリ３６によって構成される。

【００４７】なお、光ディスクインターフェース３７、
光ディスク装置３８、Ｇ４・ＦＡＸ制御回路３９、プリ
ンタコントローラ制御装置４０、ローカルエリアネット
ワーク回線制御装置４１、拡張ＳＣＳＩインターフェー
ス４２はオプションであり、システム拡張ユニット３に
対して着脱可能な構成となっている。

【００４８】光ディスク装置３８は、インタフェース３
７を介してＩＳＡバス４４と接続され、拡張ＣＰＵ３１
は、ＳＣＳＩコマンドを用いて拡張部システムバス４
３、ＩＳＡバスコントローラ３３、ＩＳＡバス４４を介
して光ディスク装置３８を制御する。

【００４９】ローカルエリアネットワーク回線制御装置
４１は、接続されるネットワークシステムのプロトコル
に基づいてネットワーク上の他の機器と制御データやイ
メージデータの通信を制御する回線制御部、ＬＡＮから
の通信制御データやイメージデータ、あるいは、システ
ム拡張バスからの制御データやイメージデータを一時的
に格納しておく共有メモリ、システム拡張バスインタフ
ェースから構成される。

【００５０】プリンタコントローラ制御装置４０は、パ
ーソナルコンピュータとの間で制御コードやイメージデ
ータのやりとりを行なうセントロニクス準拠のパラレル
インタフェース、ビットイメージデータをシステム基本
ユニット２のページメモリ２８へ転送するためのシステ
ム拡張部画像バス４５とのインタフェースをとるシステ
ム拡張画像バスインタフェース、装置内のイメージデー
タの転送を制御するイメージデータ転送制御部、パーソ
ナルコンピュータからの制御コードを解釈し、拡張部シ
ステムバス４３およびＩＳＡバス４４を介して拡張ＣＰ
Ｕ３１に制御情報を知らせたり、パーソナルコンピュー
タからの印字制御コードを解釈し、ビット情報に変換し
た後、ビット情報を装置内のメモリに記憶する制御手
段、ＩＳＡバス４４とのインタフェースをとるシステム
拡張バスインタフェースとから構成される。

【００５１】次に、システム基本ユニット２内の要部の
構成と機能について、詳細を説明する。

【００５２】システム制御回路２１は、たとえば、図６
に示すように、システムＣＰＵ１１と拡張ＣＰＵ３１と
の制御情報の通信を制御する通信メモリアクセス制御回
路４０１、通信メモリ２５とのインタフェースをとる通
信メモリインターフェース４０２、基本ユニット１およ
びシステム拡張ユニット３からのページメモリ２８への
アクセスを制御するページメモリアクセス制御回路４０
３、基本部システムバス１６を介して基本ユニット１の
システムＣＰＵ１１から送られてくる制御情報やイメー
ジ情報を同時に送られてくるアドレスをデコードして該
当するシステム基本ユニット２内のブロックに上記制御
情報あるいはイメージ情報を振り分ける基本部システム
バスインタフェース４０５、システム拡張ユニット３か
らの制御情報やイメージ情報を同時に送られてくるアド
レスをデコードして回路内の該当するブロックに振分け
るシステム拡張バスインタフェース４０６、基本部シス
テムバス１６上のページメモリアクセスが可能な手段
（基本ユニット内のＣＰＵ１１およびＤＭＡコントロー
ラ２２）やシステム拡張バス４３上のページメモリアク
セスが可能な手段（システム拡張ユニット３のＣＰＵ３
１およびＤＭＡコントローラ３２）がそれぞれのシステ
ムバスを介してページメモリ２８内のイメージ情報をア
クセスするときに、ページメモリアクセス制御回路４０
３とページメモリ２８との間でイメージデータのやりと
りをインタフェースするページメモリインタフェース４
０４から構成される。

【００５３】通信メモリアクセス制御回路４０１は、基
本ユニット１のＣＰＵ１１とシステム拡張ユニット３の
ＣＰＵ３１がシステム制御回路２１内の通信メモリイン
タフェース４０２を介して通信メモリ２５と制御コード
の受渡しを行なうとき、その通信メモリ２５のアクセス
を制御する。

【００５４】通信メモリ２５は、基本ユニット１のＣＰ
Ｕ１１およびシステム拡張ユニットのＣＰＵ３１のメモ
リ空間にマッピングされており、それぞれからは特定の
領域をアクセスすることにより、通信メモリ２５とのデ
ータのリード、ライトが可能となる。

【００５５】通信メモリアクセス制御回路４０１は、た
とえば、図７に示すように、調停回路４１０、通信メモ
リアクセスシーケンサ４１２、双方向セレクタ４１３、
および、割込制御回路４１４によって構成される。

【００５６】調停回路４１０は、基本ユニット１のＣＰ
Ｕ１１とシステム拡張ユニット３のＣＰＵ３１の通信メ
モリアクセスの優先度制御を行なう。基本ユニット１の
ＣＰＵ１１とシステム拡張ユニット３のＣＰＵ３１が通
信メモリ２５を同時にアクセスしたときには、設定され
た優先度に基づきどちらか一方のアクセスを許可し、他
方のアクセスを待機させる。

【００５７】通信メモリアクセスシーケンサ４１２は、
許可されたＣＰＵの要求に基づき通信メモリ２５に対し
てリードあるいはライトの制御信号を出力する。

【００５８】双方向セレクタ４１３は、調停回路４１０
の調停結果に基づき、許可された制御手段が出力した通
信メモリ２５に対するアドレスを通信メモリアクセスシ
ーケンサ４１２が出力するタイミング信号に同期して通
信メモリ２５へ出力する。そして、ライト動作において
は、許可されたＣＰＵがアドレスと一緒に出力する通信
情報（データ）をアドレス情報とともに通信メモリ２５
へ出力する。また、リード動作においては、許可された
ＣＰＵからの通信メモリ２５に対するアドレスと通信メ
モリアクセスシーケンスサ４１２が出力するタイミング
信号により、通信メモリ２５から読出された通信情報を
入力し、許可されたＣＰＵへ出力する。

【００５９】ページメモリアクセス制御回路４０３は、
たとえば、図８に示すように、調停回路４３０、データ
レジスタ４３１，４３２，４３６，４３７、アドレスレ
ジスタ４３３、双方向セレク４３４、および、ページメ
モリアクセスシーケンサ４３５によって構成さている。

【００６０】調停回路４３０は、基本ユニット１のＣＰ
Ｕ１１とシステム拡張ユニット３のＣＰＵ３１のページ
メモリアクセスの優先度制御を行なう。ＣＰＵ１１とＣ
ＰＵ３１がページメモリ２８を同時にアクセスしたとき
には、設定された優先度に基づきどちらか一方のＣＰＵ
のアクセスを許可し、他方のＣＰＵのアクセスを待機さ
せる。

【００６１】ページメモリアクセスシーケンサ４３５
は、許可されたＣＰＵの要求に基づきページメモリ２８
に対してリードあるいはライトの制御信号をアドレス制
御回路２６に出力する。

【００６２】双方向セレクタ４３４は、調停回路４３０
の調停結果に基づき、許可されたＣＰＵが出力したペー
ジメモリ２８に対するアドレスをページメモリアクセス
シーケンサ４３５が出力するタイミング信号に同期して
アドレス制御回路２６へ出力する。そして、ライト動作
においては、許可されたＣＰＵがアドレスと一緒に出力
する情報（データ）をアドレス情報とともにデータ制御
回路２７へ出力する。また、リード動作においては、許
可されたＣＰＵからのページメモリ２８に対するアドレ
スとページメモリアクセスシーケンサ４３５が出力する
タイミング信号により、ページメモリ２８から読出され
た情報（データ）をデータ制御回路２７を介して入力
し、上記許可されたＣＰＵへ出力する。

【００６３】データレジスタ４３１、および、データレ
ジスタ４３２は、基本ユニット１がページメモリ２８を
アクセスするときにデータを一時的蓄えるレジスタであ
り、アドレスレジスタ４３３は、基本ユニット１が出力
するページメモリ２８のアドレスを一時的に記憶してお
くレジスタである。

【００６４】ここで、基本ユニット１がデータレジスタ
４３１を使用してページメモリ２８をアクセスする場合
は、基本ユニット１が出力したアドレスがアドレスレジ
スタ４３３に一時的に蓄えられ、アドレス制御回路２６
を介してページメモリ２８へ出力される。これに対し
て、基本ユニット１がデータレジスタ４３２を使用して
ページメモリをアクセスする場合、基本ユニット１が出
力するアドレスは無視され、アドレス制御回路２６のア
ドレス発生部が設定情報に基づいてアドレスをページメ
モリ２８に出力する。

【００６５】また、データレジスタ４３６、および、デ
ータレジスタ４３７は、システム拡張ユニット３がペー
ジメモリ２８をアクセスするときにデータを一時的に蓄
えるレジスタであり、システム拡張ユニット３がページ
メモリ２８をアクセスする場合は、２つのレジスタとも
アドレス制御回路２６のアドレス発生部が設定情報に基
づいてアドレスをページメモリ２８に出力する。

【００６６】基本ユニット１のシステムＤＭＡコントロ
ーラ２３は、基本部システムバス２２上のデバイス間の
データ転送を基本ユニット１のＣＰＵ１１を介在せずに
ハード的に高速に転送するためのコントローラである。

【００６７】システムＤＭＡコントローラ２３を使用し
てデータ転送を行なう処理としては、ＦＡＸ送受信処理
におけるページメモリ２８とＦＡＸユニット８との間の
圧縮データ（コードデータ）の転送、ページメモリ２８
上のイメージをコントロールパネル１２に表示するため
のページメモリ２８とコントロールパネル１２との間の
イメージデータの転送、操作画面をコントロールパネル
１２に表示するためのシステムメモリ２４とコントロー
ルパネル１２との間のデータ転送などがある。

【００６８】ページメモリ２８のアドレスを生成するア
ドレス制御回路２６は、たとえば、図９に示すように、
画像バスからのリクエストによって各種の転送シーケン
スを実行する転送制御シーケンサ６１０、画像バスのリ
クエストとシステムバスのリクエストを調停する調停部
６１１、画像バスからの転送において複数チャンネルの
各種メモリアドレスを発生するアドレス発生部６１２、
アドレス発生部６１２から出力されるアドレスとシステ
ムアドレスとを切換えるセレクタ６１３、ＤＲＡＭのア
ドレスおよび制御信号を発生するＤＲＡＭ制御部６１４
によって構成されている。

【００６９】アドレス制御回路２６は、画像バスおよび
システムバスの２系統からメモリ・アクセス・リクエス
トを受付ける。このリクエストは、調停部６１１によっ
て調停が行なわれ、調停に勝った側のデータ転送処理が
行なわれる。

【００７０】システムバス側のリクエストが調停に勝っ
た場合、セレクタ６１３によって選択されたシステムア
ドレスはＤＲＡＭ制御部６１４に入力される。ＤＲＡＭ
制御部６１４は、入力されたアドレスをＤＲＡＭのアド
レスに変換するとともに、リード、ライトに必要な制御
信号を発生する。

【００７１】転送制御シーケンサ６１０には、画像バス
からリクエストとともにアドレスチャンネル信号が入力
され、アドレス発生部６１２内の複数のアドレス発生器
から１つを選択する。画像バス側のリクエストが調停に
勝つと、選択されたチャンネルのメモリアドレスがアド
レス発生部６１２から出力され、ＤＲＡＭ制御部６１４
に入力される。

【００７２】前記アドレス発生部６１２は、たとえば、
図１０に示すように、４チャンネルの２次元アドレス発
生器６３１，６３２，６３３，６３４、２チャンネルの
ＦＩＦＯアドレス発生器６３５，６３６、および、転送
シーケンサからのチャンネルセレクト信号によって、そ
れらの発生するメモリアドレスの内の１つを選択するセ
レクタ６３７によって構成されている。

【００７３】２次元アドレス発生器６３１〜６３４は、
各種のアドレスが発生可能である。たとえば、図１１
（ａ）に示すように、転送制御シーケンサからのクロッ
クに同期してＸ方向にアドレスを順次発生することも可
能である。また、パラメータを変更することによって，
図１１（ｂ）に示すように、Ｙ方向の逆にアドレスを順
次発生することも可能である。

【００７４】さらに、スタートアドレスや１ラインの主
走査幅（ＸＷ）も原稿の紙サイズに応じて任意の設定が
可能である。

【００７５】このような各種のアドレスの発生可能な２
次元アドレス発生器を使用することによって、ページメ
モリ２８の任意の矩形領域に対する転送、回転読出しや
繰返し読出し、また、２次元アドレス発生器を２チャン
ネル使用することによって、ページメモリ２８の任意の
領域間で画像の移動、回転、縦横変換、繰返し、鏡像な
どの画像編集が可能である。

【００７６】ＦＩＦＯアドレス発生器６３５，６３６
は、ページメモリ２８をＦＩＦＯメモリとして使用する
ためのＦＩＦＯアドレス、ＦＩＦＯ制御に必要なステー
タスを発生する。

【００７７】ステータスとしては、ＦＩＦＯフル（ＦＩ
ＦＯ領域が未読出しのデータで満杯の状態）、ＦＩＦＯ
エンプティ（ＦＩＦＯ領域に未読出しのデータがない状
態）、ＦＩＦＯハーフ（ＦＩＦＯ領域に半分以上の未読
出しデータがある状態）がある。また、システムＣＰＵ
１１からＦＩＦＯのレジスタを読出すことによって、Ｆ
ＩＦＯに入っているデータ量および空き容量を知ること
ができる。

【００７８】これらのステータスを用いてＦＩＦＯ制御
を行なうことで、画像バス２９のデバイスからデバイ
ス、または、画像バス２９のデバイスからシステムバス
２２へ転送する際に、それぞれの転送速度や、転送タイ
ミングの差をＦＩＦＯメモリで吸収することができ、高
速なデータ転送が可能である。

【００７９】また、ＦＩＦＯアドレス発生器６３５，６
３６は、ＦＩＦＯ制御を行なわない場合、１チャンネル
につき２チャンネル分の１次元アドレス発生器として使
用することが可能である。

【００８０】図１２は、ページメモリ２８を２次元アク
セスする場合の概念図である。ページメモリ２８の１回
のアクセス幅（図の場合は６４ビット）を１カラムとす
ると、１ラインは１カラムの整数倍によって構成されて
いる。また、同じラインにおいて、Ｘ方向に連続なカラ
ムはページメモリ２８のリニアアドレスが連続で、ライ
ンの最終カラムと、次のラインの先頭カラムのリニアア
ドレスは連続している。

【００８１】図１３は、図１２のページメモリ２８の２
次元メモリをリニアアドレスに書き表わしたものであ
る。

【００８２】データ制御回路２７は、とえば、図１４に
示すように、システム基本ユニット２内の画像バス２９
上のデバイス間のデータ転送、および、画像バス２９上
のデバイスとページメモリ２８間のデータ転送を制御す
る画像データ転送制御部７０１、ビットブロック転送お
よび種々のラスタオペレーション（論理演算）を実行す
るイメージ処理部７０２、基本ユニット１のＣＰＵ１１
あるいはシステム拡張ユニット３のＣＰＵ３１がシステ
ム制御回路２１を介してページメモリ２８をアクセス
（リード／ライト）するときのデータをインタフェース
するシステムインターフェース７０３、ページメモリ２
８への書込み処理においてアドレス制御回路２６のペー
ジメモリアクセス調停結果に基づいて画像データ転送制
御部７０１を介して送られてくる画像バス２９上のデバ
イスからのデータか、あるいは、システムインタフェー
ス（Ｉ／Ｆ）７０３を介して送られてくるＣＰＵ（基本
ユニット１のＣＰＵ１１あるいはシステム拡張ユニット
３のＣＰＵ３１）からのデータかを選択するセレクタ７
０４、ページメモリ２８からのデータの読出し処理にお
いてアドレス制御回路２６のページメモリアクセス調停
結果に基づいて画像データ転送制御部７０１を介した画
像バス２９上のデバイスへデータを送るか、あるいは，
システムインターフェース７０３を介したＣＰＵ（基本
ユニット１のＣＰＵ１１あるいはシステム拡張ユニット
３のＣＰＵ３１）へデータを送るかを選択するセレクタ
７０５で構成されている。

【００８３】イメージ処理部７０２は、たとえば、図１
５に示すように、データ経路部７１０，７１１、セレク
タ７１２、パラメータレジスタ７１３、イメージインタ
フェース７１４、メモリインタフェース７１５、制御バ
スインタフェース７１６、および、アドレス制御回路イ
ンタフェース７１７によって構成されている。

【００８４】イメージ処理部７０２は、ページメモリ２
８からデータをリードする経路（データ経路部７１０）
とライトする経路（データ経路部７１１）が独立してお
り、それぞれがパイプライン処理を行なっているため、
リード／ライトの最大転送サイクルは同じであり、最大
４ｃｈの並行処理が可能となっている。

【００８５】セレクタ回路７１２は、画像バス２９上の
デバイスからのページメモリアクセスがリードアクセス
か、リード・モディファイ・ライトアクセスかによりデ
ータの出力方向を切換える。

【００８６】リードアクセスにおいては、ページメモリ
２８からのデータはデータ経路部７１０へ出力され、画
像データ転送制御部７０１を介して画像バス２９上のデ
バイスへ送られる。

【００８７】リード・モディファイ・ライトアクセスに
おいては、ページメモリ２８からのデータはデータ経路
７１１へ出力され、画像データ転送制御部７０１および
セレクタ７０４を介して画像バス２９上のデバイスから
送られてきたデータとデータ経路部７１１上で論理演算
処理が行なわれ、ページメモリ２８へ書込まれる。

【００８８】パラメータレジスタ７１３は、データ経路
部７１０，７１１の動作モードをチャンネルごとに格納
しておくレジスタで、これらのパラメータはアドレス制
御回路２６が出力するページメモリアクセスシーケンス
信号、および、チャンネル選択信号によってデータ経路
部７１０あるいは７１１に出力される。データ経路部Ｌ
７１０，７１１は、このパラメータに基づいて種々の論
理演算処理を実行する。

【００８９】図１６は、データ経路部７１０の構成を示
すもので、７２０はラッチ、７２１はデータの１，０を
反転させる１項演算部である。演算部７２１は、パラメ
ータレジスタへの設定により反転オンの場合、入力した
データで“１”のビットは“０”に、“０”のビットは
“１”に変換する。

【００９０】７２２はビット左右反転部で、設定により
ページメモリ２８から読出したデータの最上位ビット
（ＭＳＢ）から最下位ビット（ＬＳＢ）までのビット列
を反転させる。すなわち，反転部７２２は左９０度回転
および１８０度回転処理に使用する。

【００９１】７２３はパイプラインレジスタで、ページ
メモリ２８の矩形リードアクセスにおいて，先頭がペー
ジメモリ２８のデータ幅の境界にない場合に、データを
一時的に記憶しておくレジスタである。

【００９２】７２４はデータのビット列を最上位ビット
側あるいは最下位ビット側にシフトするバレルシフタ
で、パイプラインレジスタ７２３とともにページメモリ
２８のデータ幅の境界にない場合に、パイプラインレジ
スタ７２３に蓄えられた１つ前のデータの残りのビット
と、現アクセスのデータのビット列が連続するように現
アクセスのビットをシフトし、３２ビットのデータ列と
して出力する。

【００９３】７２５はビット拡張部で、２値（１ビット
／画素）のデータを多値に変換する。

【００９４】図１７は、データ経路部７１１の構成を示
すもので、７２６，７２７，７２８はラッチ、７２９は
ビット左右反転部、７３０はパイプラインレジスタ、７
３１はバレルシフタ、７３２はビット拡張部で、これら
はデータ経路部７１０のラッチ、ビット左右反転部、パ
イプラインレジスタ、バレルシフタ、および、ビット拡
張部と同様の機能を有する。

【００９５】７３３は２項演算部で、データ経路部７１
０と同様に、設定によりデータの１，０を反転させた
り、リード・モディファイ・ライトモードにおいては，
ページメモリ２８から読出したデータと画像データ転送
制御部７０１を介して入力したデータとを設定により論
理和、論理積、排他的論理和などの論理演算による合成
処理を実行して、ページメモリ２８へ出力する。

【００９６】次に、画像データ転送制御部７０１の制御
について述べる。画像データ転送制御部７０１が制御す
る画像データの転送形態には次の２つの形態がある。１
つの形態は、システム基本ユニット２の画像バス２９上
の入出力デバイス間のデータ転送で、ソース（転送元）
／ディスティネーション（転送先）とも画像バス２９上
にあり、ソースから画像データ転送制御部７０１内のデ
ータバッファにデータを取込むリードサイクルと、デー
タバッファ上のデータをディスティネーションに書込む
ライトサイクルの２サイクルで構成される。

【００９７】もう１つの形態は、システム基本ユニット
２の画像バス２９上の入出力デバイスとページメモリ２
８との間のデータ転送で、入出力デバイスと画像データ
転送制御部７０１内のデータバッファとの間のデータ転
送サイクルと、データバッファとページメモリ２８との
間のデータ転送の２つのサイクルで構成される。

【００９８】ページメモリ２８とデータバッファとの間
は、画像バス２９と独立なため、２つのサイクルは並行
して動作することが可能となっている。

【００９９】また、画像データ転送制御部７０１は、上
記した２つの形態のデータ転送を８チャンネル指定する
ことが可能で、同時に８チャンネルのデータ転送が可能
となっている。

【０１００】画像データ転送制御部７０１は、たとえ
ば、図１８に示すように、データバッファ７４０、画像
バス優先度制御部７４１、画像バスタイミング制御部７
４２、ページメモリ優先度制御部７４３、ページメモリ
タイミング制御部７４４、ターミナルカウンタ７４５、
割込制御部７４６、制御バスインタフェース７４７、パ
ラメータレジスタ７４８、および、入出力（Ｉ／Ｏ）バ
ッファ７４９によって構成されている。

【０１０１】データバッファ７４０は、データ転送にお
いてソースからのデータを一時的に格納しておくデータ
レジスタをチャンネル数分有する。

【０１０２】画像バス優先度制御部７４１は、画像バス
２９上のデバイスからのデータ転送リクエスト（ＢＤＲ
Ｑ）を入力し、所定の優先度制御によりデータ転送を許
可するデバイスを決定し、許可されたデバイスにデータ
転送を開始を通知（ＢＤＡＫ）する。

【０１０３】画像バスタイミング制御部７４２は、画像
バス優先度制御部７４１の優先度制御結果に基づいて決
定したソースデバイスとディスティネーションデバイス
との間のデータ転送のタイミング信号を生成し、画像バ
ス２９に出力する。

【０１０４】図１９は、ページメモリ２８から入出力デ
バイスに対して画像データを転送するときの画像バス２
９上のデータ転送タイミングを示し、図２０は、入出力
デバイスからページメモリ２８に対して画像データを転
送するときの画像バス２９上のデータ転送タイミングを
示している。

【０１０５】ＢＤＲＱは、デバイスごとのデータ転送リ
クエスト信号で、ＢＤＲＱ信号により画像バス優先度制
御部７４１は調停動作を開始する。ＢＤＡＫ信号は、画
像バス優先度制御部７４１が出力する調停結果で、ＢＤ
ＡＫ信号がアクティブになったデバイスのデータ転送を
許可する。ＢＡＤＳは、転送開始を示す信号、ＢＷ／Ｒ
は、デバイスへのアクセスがリードかライトかを示す信
号、ＢＲＤＹは、デバイスからのデータ転送終了信号で
ある。

【０１０６】ページメモリ優先度制御部７４３は、デー
タバッファ７４０が出力するリクエスト信号を入力し、
ページメモリ２８とデータバッファ７４０との間のデー
タ転送チャンネルを所定の優先度に基づいて決定する。

【０１０７】ページメモリタイミング制御部７４４は、
ページメモリ優先度制御部７４３の優先度制御結果に基
づいて決定した転送チャンネルのページメモリ２８とデ
ータバッファ７４０との間のデータ転送のタイミング信
号を生成し、アドレス制御回路２６に出力する。データ
バッファ７４０からの転送リクエスト信号は、ページメ
モリ２８へのライト処理においては、画像バス２９上の
デバイスからのデータがデータバッファ７４０内に格納
されている状態のときに、ページメモリ２８からのデー
タのリード処理においては、データバッファ７４０内に
データが格納されていない状態のときに、ページメモリ
優先度制御部７４３に出力される。

【０１０８】ターミナルカウンタ７４５は、各チャンネ
ルごとの転送バイト数をカウントするもので、転送バイ
ト数が設定値に達した転送チャンネルに対しては、画像
バスタイミング制御部７４２を介してデータ転送終了信
号（ＢＴＣ）を出力する。また、設定により転送バイト
数が設定値に達した場合、割込み制御部７４６から制御
バスインタフェース７４７、基本部システムバス１６を
介して基本ユニット１のＣＰＵ１１に転送終了割込みを
かけることが可能となっている。

【０１０９】パラメータレジスタ７４８は、転送チャン
ネル毎の転送元、転送先、転送バイト数、転送終了時の
割込み処理の有無などを設定しておくレジスタである。

【０１１０】画像バス２９は，３２ビットのデータ幅を
有し、１画素のビット幅によらず、常に３２ビットのデ
ータ転送が行なわれる。たとえば、スキャナ１３から２
値（１ビット／画素）のデータをページメモリ２８へ書
込む場合は、画像バス２９上は３２画素データが一度に
画像データインタフェース２１０から画像データ転送制
御部７０１を介してページメモリ２８へ転送され、ま
た、多値（４ビット／画素）のデータをページメモリ２
８へ書込む場合は、８画素のデータが画像バス２９上を
一度に転送される。データの３２ビット化は、画像バス
２９上の各デバイスで１画素のビット数に応じてそれぞ
れ行なわれる。

【０１１１】画像バス２９上のデータ転送優先度制御
は、プリンタ１５への出力、スキャナ１３からの入力処
理のように、データ転送を途中で停止したり、待たせた
りできないデバイスからの転送リクエストを優先的に許
可し、圧縮／伸長処理や解像度変換処理のように、デー
タ転送を待たせることが可能なデバイスの転送リクエス
トは、優先度の高いデバイスからの転送リクエストがな
いときのみ許可するというように、デバイスの性質によ
り優先度を決定するように決められている。

【０１１２】次に、画像バス２９上のデバイスで、ペー
ジメモリ２８とスキャナ１３あるいはプリンタ１５との
画像データ転送を画像処理回路１４を介してインタフェ
ースし、スキャナ１３から画素単位に入力される画像デ
ータを１画素のビット数に応じてとりまとめる画素を決
定し、常に画像バス２９のデータ幅である３２ビットの
データに変換して画像バス２９上に出力し、画像バス２
９から入力した３２ビットの画像データは１画素単位に
分割してプリンタ１５に出力する画像データインタフェ
ース２１０について説明する。

【０１１３】概要としては、画像データインタフェース
２１０は、画像処理回路１４との画像データのやりと
り、プリンタコントローラ９との画像データのやりとり
を行なう部分である。画像処理回路１４から受取った画
像データ、画像処理回路１４へ出力する画像データ、さ
らに、プリンタコントローラ９とのやりとりするデータ
は、ページメモリ２８と３２ビット幅の画像バス２９を
通してやりとりを行なう。

【０１１４】画像データインタフェース２１０は、たと
えば、図２１に示すように、画像処理部１４から転送さ
れるスキャナ画像データを入力するためのスキャナイン
タフェース８０１、入力されたスキャナ画像データを画
素ビット数単位に選択し、画像バス２９へ出力するため
の３２ビット画像データに変換するための３２ビット変
換部８０２、３２ビット変換部８０２によって生成され
た３２ビット画像データを画像バス２９を通じてページ
メモリ２８へ転送するためのスキャナ用の画像バスイン
タフェース８０３、ページメモリ２８のプリンタ画像デ
ータを画像バス２９を通じて３２ビット単位に転送入力
するためのプリンタ用の画像バスインタフェース８０
４、画像バスインタフェース８０４に転送されたプリン
タ画像データ３２ビットを１画素のビット数単位に変換
するためのピクセル（Ｐｉｘｅｌ）変換部８０５、入力
されたページメモリ２８からのプリンタ画像データを９
０度右回転させ、１画素のビット数単位にして出力する
ための回転処理部８０６、ピクセル変換部８０５、また
は、回転処理部８０６からのプリンタ画像データを画像
処理回路１４へ出力するためのプリンタインタフェース
８０７、ページメモリ２８に対して拡張インタフェース
用の画像データを画像バス２９を通じて３２ビット単位
に転送入出力するための画像バスインタフェース８０
８、画像バスインタフェース８０８へ入力された３２ビ
ット画像データを８ビット単位に変更するためのＬＷ→
ｂｙｔｅ変換部８０９、拡張インタフェース８１１から
の８ビット画像データを３２ビット単位の画像データに
変更するためのｂｙｔｅ→ＬＷ変換部８１０、８ビット
単位にページメモリ２８に対して入出力用画像データを
転送入出力するための拡張インタフェース８１１、画像
データインタフェース２１０の内部画像データ全体の動
きを制御するシーケンス制御部８１２、各ブロックへの
動作設定および動作状態を書込み、読出しするためのＳ
ＹＳインタフェース８１３によって構成されている。

【０１１５】次に、画像データインタフェース２１０の
機能について以下に詳述する。

【０１１６】（ａ）スキャナ１３からの画像データをペ
ージメモリ２８に転送する場合 画像処理回路１４から転送されたスキャナ画像データを
３２ビット変換部８０２によって３２ビット単位のデー
タに変換し、画像バス２９を通じてページメモリ２８へ
転送する。

【０１１７】このとき、取扱うスキャナ画像データは、
１画素のビット数が８，４，２，１ビットの４種類で、
８ビット／画素では４画素分、４ビット／画素では８画
素分、２ビット／画素では１６画素分、１ビット／画素
では３２画素分を１度に画像バス２９へ出力する。ただ
し、１ページ単位では１画素のビット数は変化しない。

【０１１８】（ｂ）ページメモリ２８から画像データを
プリンタ１５に転送する場合 ページメモリ２８の画像データを画像バス２９を通じて
３２ビット単位で画像データインタフェース２１０に入
力し、ピクセル変換部８０５で画素単位の画像データに
変換し、画像処理回路１４へプリンタ用画像データとし
て転送する。

【０１１９】このとき、取扱うプリンタ画像データは、
１画素のビット数が４，２，１ビットの３種類である。
ただし、１ページ単位では１画素のビット数は変化しな
い。

【０１２０】画像バス２９上では、３２ビットを１度に
画像データインタフェース２１０へ転送するため、出力
するプリンタ画像データのビット数により画像バス上の
１回の転送画素数が変わる。４ビット／画素では８画素
分を１回に画像バス２９から入力する。２ビット／画素
では１６画素分、１ビット／画素では３２画素分を１回
に画像バス２９から入力する。

【０１２１】（ｃ）ページメモリ２８から画像データを
回転処理部８０６を経由してプリンタ１５に転送する場
合 ページメモリ２８上の画像データを画像バス２９を通じ
て２ビット単位で画像データインタフェース２１０に入
力し、回転処理部８０６で９０度右回転を行ない、プリ
ンタ用画像データとして転送する。

【０１２２】このとき、取扱うプリンタ画像データは、
１画素のビット数が４，２，１ビットの３種類である。
ただし、１ページ単位では１画素のビット数は変化しな
い。

【０１２３】回転処理部８０６では、３種類のビット数
を有する画像データの回転をラインバッファ８１４，８
１５を使用して実行することができる。

【０１２４】（ｄ）拡張部から画像データをページメモ
リ２８へ転送する場合 拡張部、たとえば、プリンタコントローラ９の画像デー
タを拡張インタフェース８１１を通じて画像データイン
タフェース２１０に入力し、ｂｙｔｅ→ＬＷ変換部８１
０によって１回の転送ビット数である８ビットの４個分
から３２ビットの画像データに変換し、画像バス２９を
通じてページメモリ２８へ転送する。

【０１２５】このとき、取扱う画像データは、１画素の
ビット数が８，４，２，１ビットの４種類である。ただ
し、１ページ単位では１画素のビット数は変化しない。

【０１２６】拡張インタフェース８１１では、８ビット
単位の画像転送を行なっているため、８ビット／画素で
は１画素、４ビット／画素では２画素、２ビット／画素
では４画素分、１ビット／画素では８画素を１回に転送
することになる。

【０１２７】（ｅ）ページメモリ２８から画像データを
拡張部へ転送する場合 ページメモリ２８の画像データを画像バス２９を通じて
３２ビット単位で画像データインタフェース２１０へ入
力し、ＬＷ→ｂｙｔｅ変換部８０９で８ビット単位の画
像データに変換し、拡張インタフェース８１１を通じて
拡張部へ出力する。

【０１２８】このとき、取扱う画像データは、１画素の
ビット数が８，４，２，１ビットの４種類である。ただ
し、１ページ単位では１画素のビット数は変化しない。

【０１２９】拡張インタフェース８１１では、８ビット
単位の画像転送を行なっているため、８ビット／画素で
は１画素、４ビット／画素では２画素、２ビット／画素
では４画素、１ビット／画素では８画素を１回に転送す
ることになる。

【０１３０】次に、スキャナ入力時の３２ビット変換処
理について説明する。

【０１３１】画像処理回路１４から画像データインタフ
ェース２１０へ転送入力されるスキャナ画像データは、
ＳＤＡＴＸ−１（Ｘは７〜０）の信号にＭＳＢ基準で使
用されて転送入力される。転送入力されたスキャナ画像
データは、スキャナインタフェース８０１を通じてＴＤ
Ｘ−１（Ｘは７〜０）の信号によって３２ビット変換部
８０２へ転送される。このとき、ＳＤＡＴＸ−１の各信
号は１対１でＴＤＸ−１の信号に対応している。

【０１３２】３２ビット変換部８０２では、ＴＤＸ−１
信号から１画素のビット数に対応して有効な画像データ
のみを選択する。また、選択された画像データを３２ビ
ット単位の画像データに変換する。変換は、８ビット／
画素時は４画素分、４ビット／画素時は８画素分、２ビ
ット／画素時は１６画素分、１ビット／画素時は３２画
素分を１個の３２ビット画像データに変換する。

【０１３３】以下、各ビット／画素時の変換後の出力信
号について説明する。

【０１３４】８ビット／画素時は、ＴＤ［７：０］−１
の８ビットの画像データを、１画素目はＢＩＳＤ［０
７：００］−１へ、２画素目はＢＩＳＤ［１５：０８］
−１へ、３画素目はＢＩＳＤ［２３：１６］−１へ、４
画素目はＢＩＳＤ［３１：２４］−１へ出力する。

【０１３５】４ビット／画素時は、ＴＤ［７：４］−１
の４ビットの画像データを、１画素目はＢＩＳＤ［０
３：００］−１へ、２画素目はＢＩＳＤ［０７：０４］
−１へ、３画素目はＢＩＳＤ［１１：０８］−１へ、４
画素目はＢＩＳＤ［１５：１２］−１へ、５画素目はＢ
ＩＳＤ［１９：１６］−１へ、６画素目はＢＩＳＤ［２
３：２０］−１へ、７画素目はＢＩＳＤ［２７：２４］
−１へ、８画素目はＢＩＳＤ［３１：２８］−１へ出力
する。

【０１３６】２ビット／画素時は、ＴＤ［７：６］−１
の２ビットの画像データを、１画素目はＢＩＳＤ［０
１：００］−１へ、２画素目はＢＩＳＤ［０３：０２］
−１へ、３画素目はＢＩＳＤ［０５：０４］−１へ、４
画素目はＢＩＳＤ［０７：０６］−１へ、５画素目はＢ
ＩＳＤ［０９：０８］−１へ、６画素目はＢＩＳＤ［１
１：１０］−１へ、７画素目はＢＩＳＤ［１３：１２］
−１へ、８画素目はＢＩＳＤ［１５：１４］−１へ、９
画素目はＢＩＳＤ［１７：１６］−１へ、１０画素目は
ＢＩＳＤ［１９：１８］−１へ、１１画素目はＢＩＳＤ
［２１：２０］−１へ、１２画素目はＢＩＳＤ［２３：
２２］−１へ、１３画素目はＢＩＳＤ［２５：２４］−
１へ、１４画素目はＢＩＳＤ［２７：２６］−１へ、１
５画素目はＢＩＳＤ［２９：２８］−１へ、１６画素目
はＢＩＳＤ［３１：３０］−１へ出力する。

【０１３７】１ビット／画素時は、ＴＤ７−１の１ビッ
トの画像データを、１画素目はＢＩＳＤ００−１へ、２
画素目はＢＩＳＤ０１−１へ、３画素目はＢＩＳＤ０２
−１へ、４画素目はＢＩＳＤ０３−１へ、５画素目はＢ
ＩＳＤ０４−１へ、６画素目はＢＩＳＤ０５−１へ、７
画素目はＢＩＳＤ０６−１へ、８画素目はＢＩＳＤ０７
−１へ、９画素目はＢＩＳＤ０８−１へ、１０画素目は
ＢＩＳＤ０９−１へ、１１画素目はＢＩＳＤ１０−１
へ、１２画素目はＢＩＳＤ１１−１へ、１３画素目はＢ
ＩＳＤ１２−１へ、１４画素目はＢＩＳＤ１３−１へ、
１５画素目はＢＩＳＤ１４−１へ、１６画素目はＢＩＳ
Ｄ１５−１へ、１７画素目はＢＩＳＤ１６−１へ、１８
画素目はＢＩＳＤ１７−１へ、１９画素目はＢＩＳＤ１
８−１へ、２０画素目はＢＩＳＤ１９−１へ、２１画素
目はＢＩＳＤ２０−１へ、２２画素目はＢＩＳＤ２１−
１へ、２３画素目はＢＩＳＤ２２−１へ、２４画素目は
ＢＩＳＤ２３−１へ、２５画素目はＢＩＳＤ２４−１
へ、２６画素目はＢＩＳＤ２５−１へ、２７画素目はＢ
ＩＳＤ２６−１へ、２８画素目はＢＩＳＤ２７−１へ、
２９画素目はＢＩＳＤ２８−１へ、３０画素目はＢＩＳ
Ｄ２９−１へ、３１画素目はＢＩＳＤ３０−１へ、３２
画素目はＢＩＳＤ３１−１へ出力する。

【０１３８】ただし、画像バスインタフェース（スキャ
ナ）８０３への転送は３２ビット分を１転送単位とし、
３２ビット分揃った時点で出力が切換わる。３２ビット
変換部８０２から出力された３２ビット単位の画像デー
タＢＩＳＤ［３１：００］−１は、画像バスインタフェ
ース（スキャナ）８０３からＢＤ［３１：００］−１へ
１：１にデータ転送される。

【０１３９】次に、プリンタ出力時のピクセル変換処理
について説明する。

【０１４０】画像バス２９を通じて転送入力された画像
データＢＤ［３１：００］−１は、画像バスインタフェ
ース（プリンタ）８０４にて１：１にＢＩＰＤ［３１：
００］−１信号としてピクセル変換部８０５へ入力され
る。

【０１４１】ピクセル変換部８０５では、プリンタ出力
用画像データの１画素のビット数に対応してＢＩＰＤ
［３１：００］−１信号の最下位ビットから順番に１画
素のビット数単位に選択出力される。

【０１４２】すなわち、４ビット／画素時には、１画素
目はＢＩＰＤ［０３：００］−１から、２画素目はＢＩ
ＰＤ［０７：０４］−１から、３画素目はＢＩＰＤ［１
１：０８］−１から、４画素目はＢＩＰＤ［１５：１
２］−１から、５画素目はＢＩＰＤ［１９：１６］−１
から、６画素目はＢＩＰＤ［２３：２０］−１から、７
画素目はＢＩＰＤ［２７：２４］−１から、８画素目は
ＢＩＰＤ［３１：２８］−１から選択し、ＰＸＤ［７：
４］−１信号に出力される。

【０１４３】また２ビット／画素時には、１画素目はＢ
ＩＰＤ［０１：００］−１から、２画素目はＢＩＰＤ
［０３：０２］−１から、３画素目はＢＩＰＤ［０５：
０４］−１から、４画素目はＢＩＰＤ［０７：０６］−
１から、５画素目はＢＩＰＤ［０９：０８］−１から、
６画素目はＢＩＰＤ［１１：１０］−１から、７画素目
はＢＩＰＤ［１３：１２］−１から、８画素目はＢＩＰ
Ｄ［１５：１４］−１から、９画素目はＢＩＰＤ［１
７：１６］−１から、１０画素目はＢＩＰＤ［１９：１
８］−１から、１１画素目はＢＩＰＤ［２１：２０］−
１から、１２画素目はＢＩＰＤ［２３：２２］−１か
ら、１３画素目はＢＩＰＤ［２５：２４］−１から、１
４画素目はＢＩＰＤ［２７：２６］−１から、１５画素
目はＢＩＰＤ［２９：２８］−１から、１６画素目はＢ
ＩＰＤ［３１：３０］−１から選択し、ＰＸＤ［７：
６］−１信号に出力される。

【０１４４】また、１ビット／画素時には、１画素目は
ＢＩＰＤ００−１から、２画素目はＢＩＰＤ０１−１か
ら、３画素目はＢＩＰＤ０２−１から、４画素目はＢＩ
ＰＤ０３−１から、５画素目はＢＩＰＤ０４−１から、
６画素目はＢＩＰＤ０５−１から、７画素目はＢＩＰＤ
０６−１から、８画素目はＢＩＰＤ０７−１から、９画
素目はＢＩＰＤ０８−１から、１０画素目はＢＩＰＤ０
９−１から、１１画素目はＢＩＰＤ１０−１から、１２
画素目はＢＩＰＤ１１−１から、１３画素目はＢＩＰＤ
１２−１から、１４画素目はＢＩＰＤ１３−１から、１
５画素目はＢＩＰＤ１４−１から、１６画素目はＢＩＰ
Ｄ１５−１から、１７画素目はＢＩＰＤ１６−１から、
１８画素目はＢＩＰＤ１７−１から、１９画素目はＢＩ
ＰＤ１８−１から、２０画素目はＢＩＰＤ１９−１か
ら、２１画素目はＢＩＰＤ２０−１から、２２画素目は
ＢＩＰＤ２１−１から、２３画素目はＢＩＰＤ２２−１
から、２４画素目はＢＩＰＤ２３−１から、２５画素目
はＢＩＰＤ２４−１から、２６画素目はＢＩＰＤ２５−
１から、２７画素目はＢＩＰＤ２６−１から、２８画素
目はＢＩＰＤ２７−１から、２９画素目はＢＩＰＤ２８
−１から、３０画素目はＢＩＰＤ２９−１から、３１画
素目はＢＩＰＤ３０−１から、３２画素目はＢＩＰＤ３
１−１から選択し、ＰＸＤ７−１信号に出力される。

【０１４５】ピクセル変換部８０５から出力される画素
データは、画像処理回路１４への１画素の画像転送スピ
ードに同期し１画素単位に変換される。その後、セレク
タ８１６によってＰＩＤ［７：４］−１信号に１：１に
変換され、画像処理回路１４は、ＰＤＡＴ［７：４］−
１信号として転送出力される。

【０１４６】画像処理回路１４では、プリンタ画像デー
タはＰＤＡＴ［７：４］−１信号に対して１画素のビッ
ト数によりＭＳＢ基準で使用される。

【０１４７】次に、画像バス２９とのデータのインタフ
ェースについて説明する。

【０１４８】転送する画素の１画素ビット数により１回
の転送画素数は、８ビット／画素時は４画素、４ビット
／画素時は８画素、２ビット／画素時は１６画素、１ビ
ット／画素時は３２画素となる。

【０１４９】画像処理回路１４から画像データインタフ
ェース２１０へ転送入力されるスキャナ画像データは、
３２ビット単位ではＤ０，Ｄ１，Ｄ２，‥‥，Ｄｎ
（ｎ：３，７，１５，３１）の順番で入力され、３２ビ
ットの最下位ビットから１画素のビット単位に配置さ
れ、１画素のビット内でも最下位ビットが３２ビットの
最下位ビット側に配置される。

【０１５０】ページメモリ２８への画像データの転送入
力は、１画素のビット数によって配置が決められ、ペー
ジメモリ２８へ転送出力した配置とページメモリ２８か
ら転送入力した配置は変わらない。

【０１５１】ページメモリ２８から転送入力された画像
データは、転送される画像データ３２ビット単位ではＤ
０，Ｄ１，Ｄ２，‥‥，Ｄｎ（ｎ：３，７，１５，３
１）の順番で１画素単位の画素データに変換され、画像
処理回路１４へプリンタ画像データとして出力される。

【０１５２】次に、スキャナ１３からページメモリ２８
へのスキャナ入力動作について説明する。

【０１５３】スキャナ１３が読取った８ビット／画素の
画像出力データは、画像処理回路１４を通じて８ビット
／画素または４ビット／画素または２ビット／画素また
は１ビット／画素のスキャナ画像データとして画像デー
タインタフェース２１０へ転送され、その画像データイ
ンタフェース２１０の内部でスキャナ画像データの複数
画素（４，８，１６，３２画素）を集め、３２ビット単
位の転送データとして画像バス２９を通じてデータ制御
回路２７へＤＭＡ転送される。データ制御回路２７で
は、アドレス制御回路２６で発生するページメモリ２８
のアドレスに３２ビットのスキャナ画像データの書込み
を行なう。

【０１５４】次に、ページメモリ２８からプリンタ１５
へのプリンタ出力動作について説明する。

【０１５５】ページメモリ２８からプリンタ１５へ画像
データを出力する。ページメモリ２８は、アドレス制御
回路２６で発生するページメモリのアドレスにより３２
ビット単位に画像データをデータ制御回路２７へ転送
し、画像バス２９を通じて画像データインタフェース２
１０へＤＭＡ転送する。

【０１５６】画像データインタフェース２１０の内部で
は、３２ビットの画像データからプリンタ１５へ出力す
るための１画素のビット数４ビット／画素または２ビッ
ト／画素または１ビット／画素に変換を行ない、画像処
理内部を通じてプリンタ１５へ転送出力する。

【０１５７】次に、本画像形成装置の主な動作モードの
処理手順について説明する。

【０１５８】まず、ＦＡＸユニット８からページメモリ
２８へのコードデータ（圧縮画像データ）の入力処理に
ついて説明する。図２２は、ＦＡＸ入力処理の一例を示
すフローチャートである。まず、ＦＡＸユニット８に対
して、一定量の受信データが蓄積されたときに、ページ
メモリ２８に対する転送リクエストを発生するように設
定する。

【０１５９】次に、転送チャンネルのＦＩＦＯ（ファイ
フォ）に対し、ＦＩＦＯ領域のスタートアドレスおよび
サイズを設定する。これにより、ページメモリ２８がＦ
ＩＦＯメモリとして使用可能になる。

【０１６０】次に、データ制御回路２７およびシステム
制御回路２１に設定を行ない、ＦＡＸユニット８からペ
ージメモリ２８に至るデータおよびアドレスの経路作成
する。

【０１６１】次に、ＦＩＦＯをイネーブルにし、動作可
能状態にする。よって、これ以降、ＦＩＦＯ領域にリー
ド可能なデータがあれば、画像バスデバイス（この場合
圧縮・伸長回路２１１）は、ＦＩＦＯステータスがエン
プエィになるまでデータを読出すことができる。

【０１６２】次に、システムＣＰＵ１１は、ＦＩＦＯの
レジスタをリードして、ＦＩＦＯの空き容量を調べ、Ｆ
ＡＸユニット８からの転送サイズ分の空きができるまで
待機する。転送サイズ分の空きができると、システムＤ
ＭＡコントローラ２３に転送サイズを設定し、ＤＭＡ転
送を開始する。

【０１６３】次に、ＦＡＸユニット８からの割込みの有
無、および、ＤＭＡ転送終了を調べ、ＦＡＸユニット８
から割込みがあれば、ＦＡＸユニット８からステータス
をリードし、ステ−タスがエラーであればエラー処理
を、ステータスが終了であればＦＩＦＯをディセーブル
し、ＦＡＸユニット８の終了処理を行ない、システムＤ
ＭＡコントローラ２３のＦＩＦＯ転送チャンネルをディ
セーブルにして、一連の転送を終了する。

【０１６４】また、ＤＭＡ転送が終了した場合、次のデ
ータブロックの転送作業を行なう。この動作は、ＦＡＸ
ユニット８からの終了割込みが発生するまで繰返され
る。

【０１６５】図２３は、ＦＡＸ入力処理の他の一例を示
すフローチャートである。まず、ＦＡＸユニット８に対
して、１つでも受信データがあれば、ページメモリ２８
に対する転送リクエストを発生するように設定する。

【０１６６】次に、システムＤＭＡコントローラ２３に
ＦＡＸユニット８からのリクエストに対し１ワード単位
で転送するように設定する。次に転送チャンネルのＦＩ
ＦＯに対し、ＦＩＦＯ領域のスタートアドレスおよびサ
イズを設定する。これにより、ページメモリ２８がＦＩ
ＦＯメモリとして使用可能になる。

【０１６７】次に、データ制御回路２７およびシステム
制御回路２１に設定を行ない、ＦＡＸユニット８からペ
ージメモリ２８に至るデータおよびアドレス経路を作成
する。

【０１６８】次に、ＦＩＦＯをイネーブルにし、動作可
能状態にする。したがって、これ以降、ＦＡＸユニット
８はＦＩＦＯステータスがフルになるまで、すなわち、
ＦＩＦＯ領域にライト可能な空きがなくなるまでデータ
のライトが可能であり、ＦＩＦＯ領域にリード可能なデ
ータがあれば、画像バスデバイス（この場合、圧縮・伸
長回路２１１）は、ＦＩＦＯステータスがエンプティに
なるまでデータを読出すことができる。

【０１６９】次に、ＦＡＸユニット８からの割込みの有
無を調べ、ＦＡＸユニット８から割込みがあれば、ＦＡ
Ｘユニット８からステータスをリードし、ステータスが
エラーであればエラー処理を、ステータスが終了であれ
ばＦＩＦＯをディセーブルし、ＦＡＸユニット８の終了
処理を行ない、システムＤＭＡコントローラ２３のＦＩ
ＦＯ転送チャンネルをディセーブルにして、一連の転送
を終了する。

【０１７０】次に、ページメモリ２８からＦＡＸユニッ
ト８へのコードデータ（圧縮画像データ）の出力処理に
ついて説明する。

【０１７１】図２４は、ＦＡＸ出力処理の一例を示すフ
ローチャートである。まず、ＦＡＸユニット８に対し
て、一定量の受信データが取込み可能なときに、ページ
メモリ２８に対する転送リクエストを発生するように設
定する。次に、転送チャンネルのＦＩＦＯに対し、ＦＩ
ＦＯ領域のスタートアドレスおよびサイズを設定する。
これにより、ページメモリ２８がＦＩＦＯメモリとして
使用可能になる。

【０１７２】次に、データ制御回路２７およびシステム
制御回路２１に設定を行ない、ページメモリ２８からＦ
ＡＸユニット８に至るデータおよびアドレスの経路作成
する。

【０１７３】次に、ＦＩＦＯをイネーブルにし、動作可
能状態にする。したがって、これ以降、ＦＩＦＯ領域に
ライト可能な空きがあれば、画像バスデバイス（この場
合、圧縮・伸長回路２１１）は、ＦＩＦＯステータスが
フルになるまでデータを書込むことができる。

【０１７４】次に、システムＣＰＵ１１は、ＦＩＦＯの
レジスタをリードして、ＦＩＦＯ領域の未読出しデータ
量を調べ、ＦＡＸユニット８への転送サイズ分のデータ
量に達するまで待機する。転送サイズ分のデータ量に達
すると、システムＤＭＡコントローラ２３に転送サイズ
を設定し、ＤＭＡ転送を開始する。

【０１７５】次に、ＦＡＸユニット８からの割込みの有
無、および、ＤＭＡ転送終了を調べ、ＦＡＸユニット８
から割込みがあれば、ＦＡＸユニット８からステータス
をリードし、ステータスがエラーであればエラー処理
を、ステータスが終了であればＦＩＦＯをディセーブル
し、ＦＡＸユニット８の終了処理を行ない、システムＤ
ＭＡコントローラ２３のＦＩＦＯ転送チャンネルをディ
セーブルにして、一連の転送を終了する。

【０１７６】また、ＤＭＡ転送が終了した場合、次のデ
ータブロックの転送作業を行なう。この動作は、ＦＡＸ
ユニット８からの終了割込みが発生するまで繰返され
る。

【０１７７】図２５は、ＦＡＸ出力処理の他の例を示す
フローチャートである。まず、ＦＡＸユニット８に対し
て、１つでもデータが取込み可能なときにページメモリ
２８に対する転送リクエストを発生するように設定す
る。次に、システムＤＭＡコントローラ２３にＦＡＸユ
ニット８からのリクエストに対し１ワード単位で転送す
るように設定する。

【０１７８】次に、転送チャンネルのＦＩＦＯに対し、
ＦＩＦＯの領域のスタートアドレスおよびサイズを設定
する。これにより、ページメモリ２８がＦＩＦＯメモリ
として使用可能になる。

【０１７９】次に、データ制御回路２７およびシステム
制御回路２１に設定を行ない、ページメモリ２８からＦ
ＡＸユニット８に至るデータおよびアドレス経路を作成
する。

【０１８０】次に、ＦＩＦＯをイネーブルにし、動作可
能状態にする。したがって、これ以降、ＦＡＸユニット
８はＦＩＦＯステータスがエンプティになるまで、すな
わち、ＦＩＦＯ領域に未読出しのデータがなくなるまで
データのリードが可能であり、ＦＩＦＯ領域にライト可
能な空きがあれば、画像バスデバイス（この場合、圧縮
・伸長回路２１１）は、ＦＩＦＯステータスがフルにな
るまでデータを書込むことができる。

【０１８１】次に、ＦＡＸユニット８からの割込みの有
無、および、ＤＭＡ転送終了を調べ、ＦＡＸユニット８
から割込みがあれば、ＦＡＸユニット８からステータス
をリードし、ステータスがエラーであればエラー処理
を、ステータスが終了であればＦＩＦＯをディセーブル
し、ＦＡＸユニット８の終了処理を行ない、システムＤ
ＭＡコントローラ２３のＦＩＦＯ転送チャンネルをディ
セーブルにして、一連の転送を終了する。

【０１８２】次に、スキャナ１３で読取った画像データ
をシステム拡張ユニット３内の光ディスク装置（ＯＤ
Ｄ）３８に保存する場合の処理について説明する。

【０１８３】ファイル登録処理の起動は、基本ユニット
１のコントロールパネル１２上でユーザーがファイル登
録処理を選択することにより行なわれる。システムＣＰ
Ｕ１１は、ファイル登録処理が起動すると、ページメモ
リ２８の空き領域、圧縮・伸長回路２１１の使用状況を
チェックし、使用可能であれば、システム制御回路２１
の通信メモリ２５を介してシステム拡張ユニット３の拡
張ＣＰＵ３１にファイル登録起動を通知する。

【０１８４】ページメモリ２８上に空き領域がない場合
は、“ページメモリＦＵＬＬ”をコントロールパネル１
２に表示し、圧縮・伸長回路２１１が他の処理（たとえ
ば、ＦＡＸ送受信処理）で使用している場合は、“デバ
イスＦＵＬＬ”をコントロールパネル１２に表示し、フ
ァイル登録処理を終了させる。

【０１８５】システム拡張ユニット３のＣＰＵ３１は、
ファイル登録処理が起動すると、光ディスク装置３８に
登録処理の諸設定を行ない、システム拡張ユニット３の
ＤＭＡコントローラ３２に転送元としてページメモリ２
８上のＦＩＦＯを、転送先として光ディスク装置３８を
設定して、両者を転送待機状態にしておく。そして、Ｆ
ＩＦＯ領域にデータが書込まれたか否かをアドレス制御
回路２６がシステム制御回路２１に出力するＦＩＦＯ制
御信号（ＦＩＦＯ−ＦＵＬＬ、ＦＩＦＯ−ＥＭＰ、ＦＩ
ＦＯ−ＨＡＬＦ）を一定の時間ごとに監視する。

【０１８６】同時に、基本ユニット１のＣＰＵ１１は、
スキャナ１３からページメモリ２８へデータを書込むた
めに、アドレス制御回路２６にアドレス発生チャンネル
を、画像データ転送制御部７０１にデータ転送チャンネ
ル、転送元（画像データＩ／Ｆ２１０）、転送先（ペー
ジメモリ２８）、転送バイト数などを設定し、また、ス
キャナ１３および画像データインタフェース２１０に所
定の設定を行なって、１ビット／画素でデータをページ
メモリ２８へ取込む。

【０１８７】次に、基本ユニット１のＣＰＵ１１は、圧
縮・伸長回路２１１に圧縮処理の諸設定を行ない、画像
データ転送制御部７０１の転送チャンネルを２チャンネ
ル使用して、ページメモリ２８からスキャナ１３で読取
ったデータを圧縮・伸長回路２１１へ送る設定と、圧縮
・伸長回路２１１で圧縮したデータをページメモリ２８
のＦＩＦＯ領域に書込むように設定し、アドレス制御回
路２６に対しては、ページメモリ２８からデータを読出
すときに使用するアドレス発生チャンネル、圧縮データ
をページメモリ２８へ書込むときに使用するＦＩＦＯチ
ャンネルを設定して、データ転送を開始させる。

【０１８８】これにより、ページメモリ２８からアドレ
ス発生チャンネルに設定したアドレスの順番にデータが
圧縮・伸長回路２１１に入力され、圧縮・伸長回路２１
１で圧縮されたデータがページメモリ２８のＦＩＦＯ領
域に順次書込まれていく。

【０１８９】システム拡張ユニット３のＣＰＵ３１は、
ＦＩＦＯ−ＨＡＬＦを監視し、ＦＩＦＯ領域に所定のデ
ータ量だけデータが蓄積されると、拡張ＤＭＡコントロ
ーラ３２に対してデータ転送を開始させる。これを圧縮
データが全て転送されるまで繰返す。

【０１９０】圧縮・伸長回路２１１は、１ページの圧縮
が完了すると、基本ユニット１のＣＰＵ１１に対して圧
縮終了割込みをかける。ＣＰＵ１１は、画像データ転送
制御部７０１のターミナルカウンタ７４５の転送カウン
ト値（圧縮・伸長回路２１１からページメモリ２８のＦ
ＩＦＯ領域への転送チャンネル）をリードすることによ
り、１ページの圧縮データ量を知ることができ、これを
通信メモリ２５を介してシステム拡張ユニット３のＣＰ
Ｕ３１に通知する。

【０１９１】システム拡張ユニット３のＣＰＵ３１は、
ＦＩＦＯから光ディスク装置３８へのデータ転送が、こ
の圧縮データ量に達したところでデータ転送を終了させ
る。複数ページのファイル登録処理においては、圧縮処
理のためのページメモリ２８から圧縮・伸長回路２１１
へのデータの転送以降の処理と、次のページのスキャナ
１３からページメモリ２８へのデータ入力処理が並行し
て動作する。

【０１９２】次に、システム拡張ユニット３内の光ディ
スク装置３８に保存してある画像情報を基本ユニット１
のプリンタ１５から印字出力する処理を説明する。

【０１９３】起動はファイル登録処理と同様に、基本ユ
ニット１のコントロールパネル１２上でユーザの選択に
より発生し、システム拡張ユニット３のＣＰＵ３１に通
信メモリ２５を介して通知する。また、使用するデバイ
ス（ページメモリ２８、圧縮・伸長回路２１１、光ディ
スク装置３８、拡張ＤＭＡコントローラ３２）が使用不
可の状態のときには、基本ユニット１のＣＰＵ１１は、
コントロールパネル１２に“デバイス−ＦＵＬＬ”を表
示して、ファイル印刷処理を終了させる。

【０１９４】システム拡張ユニット３のＣＰＵ３１は、
ファイル印刷処理が起動すると、光ディスク装置３８に
印刷（読出し）処理の諸設定を行ない、システム拡張ユ
ニット３のＤＭＡコントローラ３２に転送先としてペー
ジメモリ２８上のＦＩＦＯを、転送元として光ディスク
装置３８を設定して、両者を転送待機状態にしておく。

【０１９５】そして、ＦＩＦＯ領域に所定の空き領域が
有るか否かをアドレス制御回路２６がシステム制御回路
２１に出力するＦＩＦＯ制御信号（ＦＩＦＯ−ＨＡＬ
Ｆ）を一定の時間ごとに監視し、空き領域があれば、Ｄ
ＭＡコントローラ３２にデータ転送を開始させる。これ
を１ページ分繰返す。

【０１９６】同時に、基本ユニット１のＣＰＵ１１は、
圧縮・伸長回路２１１に伸長処理の諸設定を行ない、画
像データ転送制御部７０１の転送チャンネルを２チャン
ネル使用して、１チャンネルは光ディスク装置３８から
ページメモリ２８のＦＩＦＯ領域に書込まれたデータを
伸長処理するよう転送元としてページメモリ２８のＦＩ
ＦＯ領域、転送先として圧縮・伸長回路２１１を設定
し、もう１チャンネルは伸長したデータをページメモリ
２８へ書込むために転送元として圧縮・伸長回路２１
１、転送先としてページメモリ２８を設定し、アドレス
制御回路２６に対しては、ＦＩＦＯからのデータリード
のためのチャンネル、伸長されたデータを書込むための
アドレスを生成するアドレスチャンネルを設定し、デー
タ転送を開始する。

【０１９７】こうして、光ディスク装置３８から読出さ
れた圧縮データは、ページメモリ２８のＦＩＦＯ領域を
通って圧縮・伸長回路２１１で伸長処理が施された後、
ページメモリ２８の所定の領域にイメージデータとして
書込まれる。

【０１９８】圧縮・伸長回路２１１は、伸長処理におい
て圧縮データの中から１ページの終了を解釈すると、基
本ユニット１のＣＰＵ１１に対して割込みにより伸長処
理終了を通知する。

【０１９９】基本ユニット１のＣＰＵ１１は、次に転送
元として伸長したデータが格納されているページメモリ
２８、転送先としてプリンタ１５を設定し、ページメモ
リ２８からデータ読出すアドレスを出力するアドレス発
生チャンネルをアドレス制御回路２６に設定し、画像デ
ータインタフェース２１０およびプリンタ１５に印刷処
理のための所定の設定を行なってから、データ転送を開
始させる。

【０２００】これにより、ページメモリ２８からアドレ
ス発生チャンネルに設定したアドレスの順番に伸長した
イメージデータが画像データインタフェース２１０を介
してプリンタ１５へ出力され、プリンタ１５にて可視化
される。

【０２０１】１ページの印刷処理が終了すると、プリン
タ１５から印字終了割込みが基本ユニット１のＣＰＵ１
１に対して出力される。複数ページのファイル印刷処理
においては、伸長したデータの印刷処理と次ページの伸
長処理は並行して動作する。

【０２０２】次に、同時並行動作について説明する。

【０２０３】本画像形成装置では、使用デバイス（スキ
ャナ１３、プリンタ１５、圧縮・伸長回路２１１、解像
度変換・２値回転回路２１２）が競合しない複数の処理
を同時に処理することが可能となっている。

【０２０４】たとえば、スキャナ１３からページメモリ
２８へのイメージの入力処理、ページメモリ２８上のイ
メージのプリンタ１５への出力処理、光ディスク装置３
８へ画像データを蓄積するためのページメモリ２８上の
イメージを解像度変換した後、圧縮処理する解像度変換
／圧縮処理があり、これらは使用デバイスが競合しない
ため同時並行処理ができる。

【０２０５】たとえば、スキャナ入力処理（スキャナ１
３→画像処理回路１４→画像データインタフェース２１
０→データ制御回路２７→ページメモリ２８）、プリン
タ出力処理（ページメモリ２８→データ制御回路２７→
画像データインタフェース２１０→画像処理回路１４→
スキャナ１３）、および、解像度変換／圧縮処理（ペー
ジメモリ２８→データ制御回路２７→解像度変換・２値
回転回路２１２→データ制御回路２７→圧縮・伸長回路
２１１→データ制御回路２７→ページメモリ２８）の３
つの処理の同時並行処理について述べる。

【０２０６】画像バス２９は、画像バス上のデータ制御
回路２７のみがマスタとなるシングルマスタ構成であ
り、各入出力デバイスはＤＭＡ転送リクエスト（ＢＤＲ
Ｑ）信号をアクティブにすることにより、マスタに対し
てＤＭＡ転送を要求する。

【０２０７】マスタは、各入出力デバイスからのＤＭＡ
要求を調停し、ただ１つの入出力デバイスに対してＤＭ
Ａ転送を許可するＤＭＡ応答（ＢＤＡＫ）信号を送出
し、データ転送を行なう。

【０２０８】ＤＭＡ転送リクエスト信号が１つだけで、
優先度制御をする必要がない場合の基本的なデータ転送
タイミングを図２６および図２７に示す。また、スキャ
ナ入力処理、プリンタ出力処理、および、解像度変換／
圧縮処理の３つの処理の各デバイスとデータ制御回路２
７のＤＭＡ転送リクエスト（ＢＤＲＥＱ）信号とＤＭＡ
応答（ＢＤＡＣＫ）信号の接続模式図を図２８に示す。

【０２０９】各デバイスに対するＤＭＡ転送リクエスト
信号チャンネルの対応について述べると、ＢＤＲＱ0 −
1 のチャンネルは出力でスキャナ１３、ＢＤＲＱ1 −1
のチャンネルは入力でプリンタ１５、ＢＤＲＱ2 −1 の
チャンネルは出力で解像度変換・２値回転回路２１２、
ＢＤＲＱ3 −1 のチャンネルは入力で解像度変換・２値
回転回路２１２、ＢＤＲＱ4 −1 のチャンネルは出力で
圧縮・伸長回路２１１、ＢＤＲＱ5 −1 のチャンネルは
入力で圧縮・伸長回路２１１、ＢＤＲＱ6 −1のチャン
ネルは出力で拡張部画像バス４５、ＢＤＲＱ7 −1 のチ
ャンネルは入力で拡張部画像バス４５にそれぞれ対応し
ている。

【０２１０】これらの３つの処理が同時に起動したと
き、画像データは画像バス上を時分割処理して転送され
る。データ転送の優先度制御は、各デバイスからのＤＭ
Ａ転送リクエスト信号を基にデータ制御回路２７内の画
像バス優先度制御部７４１で行われ、唯一のデバイスに
対してＤＭＡ応答信号（ＢＤＡＣＫ）を出力する。

【０２１１】次に、画像バス優先度制御部７４１につい
て詳細に説明する。

【０２１２】画像バス優先度制御部７４１は、各転送チ
ャンネル単位に高優先度、低優先度の指定をすることが
可能となっていて、複数の転送チャンネルからの転送リ
クエストが同時に起こった場合、高優先度指定の転送チ
ャンネルの転送を低優先度指定の転送チャンネルに優先
して許可し、同一優先度（高優先度指定同志や低優先度
指定同志）の転送チャンネルの転送リクエストが競合し
た場合は、所定の優先度制御ルール（後述）にしたがっ
て選択されたデバイスに対してデータ転送を許可するよ
うになっている。

【０２１３】高優先度の指定は、スキャナ１３およびプ
リンタ１５などの画像データ転送を一時的に停止するこ
とができなく、決まった周期でデータ転送をしなければ
ならないデバイスに対して行なう。

【０２１４】スキャナ１３およびプリンタ１５以外のデ
バイスで、圧縮・伸長回路２１１、解像度変換・２値回
転回路２１２を使用した処理、すなわち、解像度変換／
圧縮処理は、データの入力元および出力先がページメモ
リ２８であるため、データ転送時間にスキャナ１３やプ
リンタ１５のような制限はなく、途中でデータ転送を一
時的に停止させることによって、高優先度デバイスの画
像データ転送を保証している。

【０２１５】本画像バス優先度制御部７４１による優先
度制御の処理手順をフローチャートで示すと、図２９の
ようになる。すなわち、まず、デバイスからのＤＭＡ転
送リクエストがあるか否かを調べ、リクエストが無けれ
ば先の処理には進まず、リクエストが入るのを待つ。

【０２１６】リクエストがあり、かつ、そのリクエスト
が低優先度のみの場合、低優先度の中で最も優先度の高
いリクエストの転送サイクルを行なう。転送終了後、い
ま転送を行なったデバイスの優先度を低優先度の中で最
下位にする。

【０２１７】リクエストがあり、かつ、そのリクエスト
が高優先度の場合、高優先度の中で最も優先度の高いリ
クエストの転送サイクルを行なう。転送終了後、いま転
送を行なったデバイスの優先度を高優先度の中で最下位
にする。

【０２１８】このとき、低優先度のリクエストがあった
場合、そのリクエストがリクエストを開始してからどの
くらい待たされたかを調べる。待ち時間が規定の時間を
越えた場合、そのリクエストの優先度を一時的に低優先
度から高優先度に変更する。したがって、他に高優先度
のリクエストがあっても、高優先度同志でラウンドロビ
ンで調停されるため、数巡後には必ずリクエストが受け
られることになる。一時的な高優先度のリクエストが受
付けられ、転送された後は、優先度を元の低優先度に戻
し、低優先度のラウンドロビンの優先度を最下位にす
る。

【０２１９】図３０は、転送チャンネル選択回路を示す
もので、優先度設定回路９３１、優先度制御回路９３
２，９３３、および、セレクト回路９３４によって構成
されている。すなわち、まず、リクエスト信号は、優先
度設定回路９３１によって高優先度リクエスト信号、お
よび、低優先度リクエスト信号に振り分けられる。振り
分けられたリクエスト信号は、それぞれの優先度ごとに
優先度制御回路９３２，９３３でラウンドロビンで調停
が行なわれる。

【０２２０】ただし、調停は、高優先度のリクエスト信
号がある場合には、高優先度の優先度制御回路９３２で
行なわれ、その結果が転送チャンネルとしてセレクト回
路９３４を介して出力される。このとき、低優先度の優
先度制御回路９３３は何も動作しない。高優先度のリク
エストが１つもなく、低優先度のリクエスト信号がある
場合、低優先度の優先度制御回路９３３において調停が
行なわれ、その結果が転送チャンネルとしてセレクト回
路９３４を介して出力される。

【０２２１】図３１は、ラウンドロビンで調停を行なっ
た場合の同一優先度内の優先度の遷移を示している。す
なわち、データ転送を実行したチャンネルの優先度が次
の調停サイクルにおいては一番低くなるものである。つ
まり、同一優先度内で複数のリクエストが同時に発生し
た場合、同一優先度内の優先度にしたがって順番に選択
されるため、どのチャンネルも平等にアクセス権を得る
ことができる。

【０２２２】図３２は、優先度設定回路９３１を示すも
ので、優先度選択回路９６１、オア回路９６２、コンパ
レータ９６４、および、待ち時間カウンタ９６６によっ
て構成されている。なお、図３２は、リクエストチャン
ネル１つ当りの回路で、実際には各チャンネルに対し同
様の回路で構成されている。

【０２２３】まず、各チャンネルに対しリクエストの優
先度の設定を行なう。優先度［ｎ］９６３は、低優先度
を設定した場合にローレベル信号を出力し、優先度を設
定した場合にハイレベル信号を出力する。低優先度のチ
ャンネルに対しては、待ち時間を設定する。これは、待
ち時間カウンタ９６６のカウント値と比較するための値
を、待ち時間設定値９６５として設定する。

【０２２４】待ち時間カウンタ９６６は、その初期状態
は「０」にクリアされており、リクエスト信号の立上が
りを検出するとカウントアップを開始する。カウントア
ップの周期は、１回の転送ごとに行なうこともできる
し、システムクロックを任意の周期で分周したものを使
用することもできる。つまり、この周期を単位として、
待ち時間設定値を設定することができる。

【０２２５】また、待ち時間カウンタ９６６は、そのチ
ャンネルに対する応答信号ＢＤＡＣＫ［ｎ］によって
「０」にクリアされ、以後、次のリクエスト信号の立上
がりを検出するまでカウントアップを停止する。

【０２２６】優先度［ｎ］９６３に高優先度を設定した
場合は、オア回路９６２によって、優先度選択回路９６
１に優先度選択信号としてハイレベル信号が入力される
ため、リクエスト信号は常に高優先度リクエスト信号と
して出力される。優先度［ｎ］９６３に低優先度を設定
した場合、優先度選択信号はコンパレータ９６４の出力
によって決定する。

【０２２７】仮に、待ち時間カウンタ９６６のカウント
アップを１回転送ごとに行ない、待ち時間設定値９６５
を「４」と設定する。また、このとき、高優先度の転送
のために、低優先度の転送ができない状況だとすると、
このチャンネルのリクエスト信号によって、待ち時間カ
ウンタ９６６がカウントアップを開始し、高優先度の転
送が１回行なわれるごとに１づつカウントアップされて
行く。

【０２２８】そして、５回の転送の後、待ち時間カウン
タ９６６の値が「５」に達すると、コンパレータ９６４
の出力がハイレベルに変化し、リクエスト選択回路が高
優先度に切換わり、このチャンネルのリクエスト信号は
高優先度リクエスト信号として出力される。

【０２２９】高優先度内では、ラウンドロビンで調停が
行なわれるため、数巡の後、このチャンネルのリクエス
トは受付けられ、転送が行なわれる。転送が受付けられ
ると、応答信号としてＢＤＡＣＫ［ｎ］を受取るため、
待ち時間カウンタ９６６は初期化され、優先度選択信号
は低優先度に戻る。

【０２３０】図３３は、高優先度の優先度制御回路９３
２を示し、図３４は、低優先度の優先度制御回路９３３
を示している。なお、高優先度の優先度制御回路９３２
と、低優先度の優先度制御回路９３３は同じ構成である
ので、両者を同時に説明する。

【０２３１】優先度制御回路９３２（９３３）は、バレ
ルシフタ９０１，９０２（９２１，９２２）、優先度セ
レクタ９０３（９２３）、エンコーダ９０４（９２
４）、Ｄ形ラッチ９０５（９２５）、および、オア回路
９０６（９２６）によって構成されている。

【０２３２】すなわち、初期優先度は、リクエスト信号
ＢＤＲＱＨＩ［０］（ＢＤＲＱＬＯ［０］）が最も高
く、リクエスト信号ＢＤＲＱＨＩ［７］（ＢＤＲＱＬＯ
［７］）が最も低くなっている。右シフト専用のバレル
シフタ９０１（９２１）は１つ前のデータ転送を許可さ
れた分、リクエスト信号を右シフトして出力する。

【０２３３】優先度セレクタ９０３（９２３）は、たと
えば、図３５に示すように、ゲート回路９１１〜９１７
によって構成されており、複数の転送リクエストから転
送する唯一のチャンネルを選択し、出力する。

【０２３４】優先度セレクタ９０３（９２３）の入力Ｄ
７〜Ｄ０のうち、Ｄ０の優先度が最も高く、Ｄ７の優先
度が最も低い。優先度セレクタ９０３（９２３）は、優
先度の最も高い入力（Ｄ０に最も近いリクエスト）のみ
をそのまま出力し、それ以外のリクエストを無視する。

【０２３５】左シフト専用のバレルシフタ９０２（９２
２）は、右シフト専用のバレルシフタ９０１（９２１）
で右シフトされた転送チャンネルのリクエストを元の位
置に戻す働きをする。この左シフト専用バレルシフタ９
０２（９２２）の出力がＤＭＡ応答信号ＢＤＡＣＫＨＩ
［７］〜［０］（ＢＤＡＣＫＬＯ［７］〜［０］）とな
る。

【０２３６】また、左シフト専用のバレルシフタ９０２
（９２２）の出力は、エンコーダ９０４（９２４）によ
って３ビットのバイナリデータにエンコードされ、次の
調停サイクルにおけるバレルシフタ９０１，９０２（９
２１，９２２）のシフト量として、Ｄ形ラッチ９０５
（９２５）へラッチされる。

【０２３７】各リクエスト信号ＢＤＲＱＨＩ［７］〜
［０］（ＢＤＲＱＬＯ［７］〜［０］）は、オア回路９
０６（９２６）によって論理和がとられ、優先度制御回
路９３２（９３３）に１つでもリクエスト信号があるこ
とを示す信号ＢＤＲＱＨＩ（ＢＤＲＱＬＯ）を生成す
る。

【０２３８】図３６は、セレクト回路９３４を示すもの
で、ＢＤＡＣＫ信号セレクタ９４１、および、Ｄ形ラッ
チ９４２によって構成されている。すなわち、ＢＤＡＣ
Ｋ信号セレクタ９４１、および、Ｄ形ラッチ９４２によ
り、高優先度のリクエスト信号がある場合（ＢＤＲＱＨ
Ｉ信号がアクティブ）には、高優先度の優先度制御回路
９３２で調停が行なわれ、その結果が転送チャンネルお
よびＤＭＡ応答信号として出力される。高優先度のリク
エストが１つもなく、低優先度のリクエスト信号がある
場合、低優先度の優先度制御回路９３３において調停が
行なわれ、その結果が転送チャンネルおよびＤＭＡ応答
信号として出力される。

【０２３９】次に、画像データ転送バスのデータ転送状
態について説明する。

【０２４０】図３７は、転送状態を説明するための本装
置の概念模式図である。ここでは、高優先度のデバイス
として、スキャナ、プリンタ、低優先度のデバイスとし
て、ＦＡＸ、ＣＰＵを仮定している。それぞれのデバイ
スは、転送要求としてメモリアクセス調停部に対しリク
エスト信号（ＲＥＱ）を出し、メモリアクセス調停部は
それらを調停し、唯一のデバイスに対し応答信号（ＡＣ
Ｋ）を出し、応答信号を受取ったデバイスは、データ転
送バスを使って共有画像メモリとの転送を行なう。

【０２４１】図３８は、スキャナ、プリンタ、ＦＡＸ、
ＣＰＵが同時に動作したとき（たとえば、スキャナから
読取った画像データをページメモリに転送し、その画像
に対し、ＣＰＵによって日付やページを付加し、プリン
タへ９０度回転出力する。また、同時に、ＦＡＸの受信
データをページメモリに蓄えている、などといった動作
の１ライン転送周期（１Ｈ：プリンタへ１ラインのデー
タを転送する時間を基準とした周期）内に必要なデータ
転送量の例を示す。一般にスキャナ、プリンタは、多値
データ並びに高解像の画像データであるため転送量が多
く、それに比較してＦＡＸやＣＰＵは僅かである。

【０２４２】次に、アクセスの競合がない、つまり、ス
キャナ、プリンタ、ＦＡＸ、ＣＰＵのうち１つだけが単
独で動作したときの１ライン周期内の各時刻におけるデ
ータ転送量を図３９に示す。

【０２４３】プリンタは、画像を回転処理するためのラ
インバッファを内部に持っており、１Ｈ内の前半に一気
に１ライン分のデータを受取ることが可能である。ま
た、スキャナは、プリンタと同じ量のデータを１Ｈ内の
９０％の時間で転送を行なう。また、ＦＡＸ、ＣＰＵ
は、１Ｈの周期に係わらず、ほぼ一定量の転送を行なっ
ている。すなわち、デバイス間の競合がない場合は、デ
バイス最大の転送速度でデータを転送することができ
る。

【０２４４】本実施例の画像バス優先度制御部７４１を
用いたときの転送例を図４０に示す。高優先度のプリン
タ、スキャナが同時に転送を行なっている期間において
も、低優先度のＦＡＸ、ＣＰＵがある程度の転送を行な
うことができる。そのことによって、プリンタ、スキャ
ナの１Ｈ内の転送期間が延びるが、１Ｈ内におさまって
いるので問題ない。すなわち、プリンタ、スキャナのデ
ータ転送に問題が無い範囲で、低優先度のリクエストが
受付けられるように、待ち時間設定値９６５（図３２参
照）を調整すればよい。

【０２４５】このように、上記実施例によれば、優先度
の高・低を固定的に割付けて調整を行なうのではなく、
優先度の高いスキャナ、プリンタのデータ転送に支障を
来さない範囲（つまり、１Ｈ内に必要な全てのデータを
転送でき、スキャナ、プリンタがデータのとりこぼしが
なく、正常に動作する範囲）で、優先度の高いリクエス
トがある場合でも、適当な割合で優先度の低いリクエス
トを受付けることによって、共有メモリへのアクセスを
平均化し、優先度が低く、転送能力の低いデバイスの転
送量を向上することが可能となり、共有メモリのアクセ
ス効率を向上させることができる。

【０２４６】なお、前記実施例では、優先度として高優
先度と低優先度の２つとしているが、優先度を３つ以上
に拡張することも可能である。すなわち、優先度として
元々の優先度、規定時間（複数でも可）後の優先度（複
数でも可）を設定することによって、規定時間後にリク
エスト信号が設定された優先度に切換えればよい。

【０２４７】たとえば、ＣＰＵの転送リクエストに対す
る応答時間の上限が規定されているとする。この場合、
優先度を高・中・低の３種類とし、プリンタ、スキャナ
は中優先度とし、ＣＰＵは元々の優先度を低優先度と
し、規定時間後の優先度を高優先度とし、他に高優先度
を設定しないようにする。

【０２４８】そうすると、たとえプリンタ、スキャナの
アクセスによりＣＰＵのアクセスが保留されていたとし
ても、規定時間後には全てのデバイスの中でＣＰＵの優
先度が最も高くなるため、現在の転送が終了するとスイ
ッチングにＣＰＵのアクセスが行なわれ、ＣＰＵの規定
を満たすことが可能となる。

【０２４９】

【発明の効果】以上詳述したように本発明によれば、共
有メモリに対し、アクセス頻度の異なる複数の装置から
アクセスする際、そのアクセス効率の向上が図れる共有
メモリのアクセス制御装置および画像形成装置を提供で
きる。

【図面の簡単な説明】

【図１】本発明の一実施例に係るデジタル複写機などの
画像形成装置の全体的な構成を概略的に示すブロック
図。

【図２】図１の基本ユニットの構成を示すブロック図。

【図３】図１のシステム基本ユニットの構成を示すブロ
ック図。

【図４】図１のシステム拡張ユニットの構成を示すブロ
ック図。

【図５】図２の画像処理回路の構成を示すブロック図。

【図６】図３のシステム制御回路の構成を示すブロック
図。

【図７】図６の通信メモリアクセス制御回路の構成を示
すブロック図。

【図８】図６のページメモリアクセス制御回路の構成を
示すブロック図。

【図９】図３のアドレス制御回路の構成を示すブロック
図。

【図１０】図９のアドレス発生部の構成を示すブロック
図。

【図１１】図９のアドレス発生部のアドレス発生方向の
例を示す図。

【図１２】図３のページメモリを２次元アクセスする場
合の概念を示す図。

【図１３】図３のページメモリの２次元アクセスをリニ
アアドレスで表わした図。

【図１４】図３のデータ制御回路の構成を示すブロック
図。

【図１５】図１４のイメージ処理部の構成を示すブロッ
ク図。

【図１６】図１５におけるリード用のデータ経路部の構
成を示すブロック図。

【図１７】図１５におけるライト用のデータ経路部の構
成を示すブロック図。

【図１８】図１４の画像データ転送制御部の構成を示す
ブロック図。

【図１９】ページメモリから入出力デバイスに対してデ
ータ転送するときの画像バス上のデータ転送タイミング
を示す図。

【図２０】入出力デバイスからページメモリに対してデ
ータ転送するときの画像バス上のデータ転送タイミング
を示す図。

【図２１】図３の画像データインタフェースの構成を示
すブロック図。

【図２２】ＦＡＸ入力処理の一例を説明するフローチャ
ート。

【図２３】ＦＡＸ入力処理の他の例を説明するフローチ
ャート。

【図２４】ＦＡＸ出力処理の一例を説明するフローチャ
ート。

【図２５】ＦＡＸ出力処理の他の例を説明するフローチ
ャート。

【図２６】優先度制御を行なう必要がない場合の基本的
なデータ転送タイミングを示す図。

【図２７】優先度制御を行なう必要がない場合の基本的
なデータ転送タイミングを示す図。

【図２８】スキャナ入力、プリンタ出力、解像度変換／
圧縮の各処理に使用する信号の接続模式図。

【図２９】画像バス優先度制御部の優先度制御処理を説
明するローチャート。

【図３０】転送チャンネル選択回路の構成を示すブロッ
ク図。

【図３１】同一優先度内のラウンドロビンによる優先度
遷移を説明する図。

【図３２】図３０における優先度設定回路の構成を詳細
に示すブロック図。

【図３３】図３０における高優先度の優先度制御回路の
構成を詳細に示すブロック図。

【図３４】図３０における低優先度の優先度制御回路の
構成を詳細に示すブロック図。

【図３５】図３０における優先度セレクタの構成を詳細
に示すブロック図。

【図３６】図３０におけるセレクタ回路の構成を詳細に
示すブロック図。

【図３７】転送制御を説明するための本装置の簡略概念
図。

【図３８】各デバイスの１ライン転送周期内のデータ転
送量を説明する図。

【図３９】アクセスに競合がない場合の各デバイスの１
ライン転送周期内の各時刻におけるデータ転送量を説明
する図。

【図４０】アクセスに競合がある場合でアクセス調停を
行なった場合の各デバイスの１ライン転送周期内の各時
刻におけるデータ転送量を説明する図。

【符号の説明】

１……基本ユニット、２……システム基本ユニット、８
……ＦＡＸユニット、１１……システムＣＰＵ、１３…
…イメージスキャナ、１４……画像処理部、１５……プ
リンタ、２１……システム制御部、２６……アドレス制
御部、２７……データ制御回路、２８……ページメモ
リ、２１０……圧縮・伸長回路、２１２……解像度変換
・２値回転回路、７４１……画像バス優先度制御部、９
３１……優先度設定回路、９３２……優先度制御回路
（高優先度）、９３３……優先度制御回路（低優先
度）、９３４……セレクタ回路、９６１……優先度選択
回路、９６４……コンパレータ、９６６……待ち時間カ
ウンタ。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 共有メモリに対する複数の装置からのア
   クセス要求に対し、単一の装置を選択する共有メモリの
   アクセス制御装置であって、 各装置からのアクセス要求が開始してから経過した時間
   をカウントするカウント手段と、 各装置からのアクセス要求に対して複数の優先度のうち
   のいずれかを割当てる優先度設定手段と、 この優先度設定手段に対し、初期の優先度を設定する初
   期優先度設定手段と、 前記カウント手段のカウント値にしたがって、前記優先
   度設定手段に設定されている優先度を、現在設定されて
   いる優先度よりも上位の優先度に変更する優先度変更手
   段と、 前記優先度設定手段で優先度の割当てられたアクセス要
   求のうち、同一の優先度のものから単一のアクセス要求
   を選択する、それぞれの優先度に対応して設けられる複
   数の優先度制御手段と、 これら複数の優先度制御手段が選択した結果のうち、最
   も優先度の高い優先度制御手段の結果を選択する選択手
   段と、 を具備したことを特徴とする共有メモリのアクセス制御
   装置。
2. 【請求項２】 前記優先度制御手段は、複数の同一優先
   度のアクセス要求のうち単一のアクセス要求を選択する
   際に、前記選択手段によって選択された最先のアクセス
   要求の優先度を最も低くすることを特徴とする請求項１
   記載の共有メモリのアクセス制御装置。
3. 【請求項３】 優先度変更手段は、アクセス要求が受付
   けられた後、前記優先度設定手段に対し、前記初期優先
   度設定手段の設定に基づいて初期の優先度に戻すことを
   特徴とする請求項１および請求項２記載の共有メモリの
   アクセス制御装置。
4. 【請求項４】 優先度変更手段は、それぞれの装置ごと
   だけでなく、同一の装置によっても、その装置が行なう
   処理内容に応じて、優先度を上位に変更する時間の設定
   が変更可能であることを特徴とする請求項３記載の共有
   メモリのアクセス制御装置。
5. 【請求項５】 画像を２値化および多値化して入力し、
   一旦入力動作を開始すると一連の画像入力処理が終了す
   るまで動作を停止させることのできない入力手段と、 ２値画像データおよび多値画像データに基づく画像形成
   を行ない、一旦画像形成動作を開始すると一連の画像形
   成処理が終了するまで動作を停止させることのできない
   画像形成手段と、 画像データの解像度変換、画像データの圧縮および伸
   長、画像データの送受信制御などを行なうデータ処理制
   御手段と、 前記入力手段で入力された画像データ、前記画像形成手
   段で画像形成する画像データ、および、前記データ処理
   制御手段で処理するデータなどを記憶する共有メモリ
   と、 この共有メモリに対する前記入力手段、前記画像形成手
   段、および、前記データ処理制御手段からの各種アクセ
   ス要求を制御するもので、一旦入力動作を開始すると一
   連の画像入力処理が終了するまで動作を停止させること
   のできない入力手段からのアクセス要求に対して高い優
   先度を割当て、それ以外のアクセス要求に対しては低い
   優先度を割当て、低い優先度のアクセス要求が開始され
   てから所定の時間が経過すると、前記低い優先度のアク
   セス要求を高い優先度に切換えるアクセス制御手段と、 を具備したことを特徴とする画像形成装置。
6. 【請求項６】 画像を２値化および多値化して入力し、
   一旦入力動作を開始すると一連の画像入力処理が終了す
   るまで動作を停止させることのできない入力手段と、 ２値画像データおよび多値画像データに基づく画像形成
   を行ない、一旦画像形成動作を開始すると一連の画像形
   成処理が終了するまで動作を停止させることのできない
   画像形成手段と、 画像データの解像度変換、画像データの圧縮および伸
   長、画像データの送受信制御などを行なうデータ処理制
   御手段と、 前記入力手段で入力された画像データ、前記画像形成手
   段で画像形成する画像データ、および、前記データ処理
   制御手段で処理するデータなどを記憶する共有メモリ
   と、 この共有メモリに対する前記入力手段、前記画像形成手
   段、および、前記データ処理制御手段からの各種アクセ
   ス要求が開始してから経過した時間をカウントするカウ
   ント手段と、 前記共有メモリに対する前記入力手段、前記画像形成手
   段、および、前記データ処理制御手段からの各種アクセ
   ス要求に対して複数の優先度のうちのいずれかを割当て
   る優先度設定手段と、 この優先度設定手段に対し、初期の優先度を設定する初
   期優先度設定手段と、 前記カウント手段のカウント値にしたがって、前記優先
   度設定手段に設定されている優先度を、現在設定されて
   いる優先度よりも上位の優先度に変更する優先度変更手
   段と、 前記優先度設定手段で優先度の割当てられたアクセス要
   求のうち、同一の優先度のものから単一のアクセス要求
   を選択する、それぞれの優先度に対応して設けられる複
   数の優先度制御手段と、 これら複数の優先度制御手段が選択した結果のうち、最
   も優先度の高い優先度制御手段の結果を選択する選択手
   段と、 を具備したことを特徴とする画像形成装置。