JP2007334641A - 情報処理装置および方法、並びにプログラム - Google Patents

情報処理装置および方法、並びにプログラム Download PDF

Info

Publication number
JP2007334641A
JP2007334641A JP2006165904A JP2006165904A JP2007334641A JP 2007334641 A JP2007334641 A JP 2007334641A JP 2006165904 A JP2006165904 A JP 2006165904A JP 2006165904 A JP2006165904 A JP 2006165904A JP 2007334641 A JP2007334641 A JP 2007334641A
Authority
JP
Japan
Prior art keywords
master
priority
time
access
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006165904A
Other languages
English (en)
Other versions
JP2007334641A5 (ja
Inventor
Yoshito Nagao
吉人 長尾
Takeshi Shimoyama
健 下山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006165904A priority Critical patent/JP2007334641A/ja
Priority to US11/736,323 priority patent/US8065458B2/en
Priority to CN2007101050794A priority patent/CN101089833B/zh
Publication of JP2007334641A publication Critical patent/JP2007334641A/ja
Publication of JP2007334641A5 publication Critical patent/JP2007334641A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

【課題】優先順位の基に複数のマスタがアクセスする場合、所定の期間においてより確実にアクセスするとともに、いずれのマスタもアクセスできない期間をより少なくする。
【解決手段】複数のデバイスにあらかじめ定められている優先順位に基づいて、バスなどの共通の通信経路を介して、複数のデバイスの間の通信を制御するとき、変更部１７１は、複数のデバイスのうちの所定のデバイスの優先順位である第１の優先順位を、所定の期間だけ、第２の優先順位に変更し、カウンタ制御部１５４は、所定の期間の長さを制御する。本発明は、例えば、デジタルビデオカメラに適用することができる。
【選択図】図４

Description

本発明は、情報処理装置および方法、並びにプログラムに関し、特に、優先順位に基づいて、共通の通信経路を介した複数のデバイス間の通信を制御する情報処理装置および方法、並びにプログラムに関する。
従来のバス調停方法として、ラウンドロビン方式によって公平なアクセスの調停をしたり、固定優先順位方式によってアクセス順序を調停したりする方法があった。
しかし、前者のラウンドロビン方式においては、処理状態によらず、複数のマスタが順番にバスを占有するため、無駄な待ち時間が発生し、効率よくアクセスすることができなかった。
また、後者の固定優先順位方式においては、アクセス要求の頻度の高いものの優先度を高くした場合、それよりも優先度の低いもののアクセス要求が受け入れられず、システム動作が破綻してしまうことがあった。
図１は、従来の、固定優先順位方式の装置の構成を示すブロック図である。図１で示される装置において、マスタＡ３１、マスタＢ３２、マスタＢ３３、およびマスタＤ３４のそれぞれと、バス調停機構（以下、アービタと称する）３５とが接続されている。
マスタＡ３１、マスタＢ３２、マスタＢ３３、およびマスタＤ３４のそれぞれの優先順位のうち、マスタＡ３１の優先順位が最も高く、マスタＢ３２の優先順位が２番目に高く、マスタＣ３３の優先順位が３番目に高く、マスタＤ３４の優先順位が４番目に高い。
アービタ３５は、マスタＡ３１、マスタＢ３２、マスタＢ３３、またはマスタＤ３４からアクセスの要求を受けると、アクセスを要求している中の優先順位の高いものに応答し、アクセスを許可する。アービタ３５から応答を受けたマスタＡ３１、マスタＢ３２、マスタＣ３３、およびマスタＤ３４のいずれかが、アクセスできる。
例えば、マスタＡ３１、マスタＢ３２、マスタＣ３３、およびマスタＤ３４が同時にアクセスの要求を出した場合、それぞれのマスタの優先順位によって調停されるので、最も優先順位の高いマスタＡ３１の要求が優先的に受け入れられる。この場合、アービタ３５は、マスタＡ３１に応答し、マスタＡ３１がアクセスすることになる。
以下、優先順位を、高い順に、優先１、優先２、優先３、優先４、優先５と称する。
図２は、従来の、要求から応答までのディレイが１クロックである場合の、マスタＡ３１、マスタＢ３２、マスタＣ３３、およびマスタＤ３４のアクセスの要求および応答のタイミングチャートの例である。
図２において、上から順に、クロック、マスタＡ３１の要求、マスタＢ３２の要求、マスタＣ３３の要求、マスタＤ３４の要求、マスタＡ３１への応答、マスタＢ３２への応答、マスタＣ３３への応答、およびマスタＤ３４への応答のそれぞれのタイミングチャートが示されている。また、時刻Ｔ１乃至Ｔ２３は、それぞれ、クロックの立ち上がりのタイミングを示している。
図２に示すように、時刻Ｔ３において、マスタＡ３１およびマスタＢ３２から同時にアクセスの要求が発生すると、アービタ３５が、優先順位のより高いマスタＡ３１に対して応答し、マスタＢ３２に対して応答しない。したがって、時刻Ｔ３において、マスタＡ３１はアクセスし、マスタＢ３２はアクセスしない。
同様に、時刻Ｔ５において、マスタＢ３２およびマスタＣ３３から同時にアクセスの要求が発生すると、アービタ３５が、優先順位のより高いマスタＢ３２に対して応答し、マスタＣ３３に対して応答しない。したがって、時刻Ｔ５において、マスタＢ３２はアクセスし、マスタＣ３３はアクセスしない。
さらに、時刻Ｔ７において、マスタＣ３３のみからアクセスの要求が発生すると、アービタ３５が、マスタＣ３３に対して応答する。したがって、時刻Ｔ７において、マスタＣ３３はアクセスする。また、時刻Ｔ９において、マスタＤ３４のみからアクセスの要求が発生しているので、アービタ３５が、マスタＤ３４に対して応答し、優先順位の最も低いマスタＤ３４がアクセスする。
また、時刻Ｔ１２乃至Ｔ１６の間は、マスタＡ３１、マスタＢ３２、マスタＣ３３、およびマスタＤ３４のそれぞれから同時にアクセスの要求が発生しているので、優先順位に従い、最も優先順位の高いマスタＡ３１が独占的にアクセスする状態になっている。優先順位が固定になっている場合、図２に示すように、マスタＡ３１の要求が長い期間で発生した際、その期間においては、マスタＡ３１の優先順位より低い優先順位のマスタＢ３２、マスタＣ３３、およびマスタＤ３４のアクセスの要求は一切受け入れられなくなってしまう。このため、予め、処理の優先順位を熟考して決定することが必要となる。
そこで、アクセス順序を入れ替えるための機構を実装することが一般的であり、例えば、マスタ側のアクセス要求間隔を制御し、シンプルなバス調停機構でも細かい優先度の制御を可能とする方法がある（例えば、特許文献１参照）。
特開２００３−１８６８２４号公報
しかしながら、マスタ側のアクセス要求機構の複雑化により回路が肥大化し、また、アクセスの要求そのものを出す間隔が空いてしまう、すなわち、使わない時間帯域ができてしまうため、瞬間的にアクセスの隙間が発生した際の対応ができず、バスの使用率を向上させることができない。特に、モバイル機器においては、電力消費の観点から、クロックの周波数を上げずにメモリのスピードが抑えられるので、いずれのマスタもアクセスできない期間をより少なくして、効率よくアクセスさせる必要がある。
本発明は、このような状況に鑑みてなされたものであり、優先順位の基に複数のマスタがアクセスする場合、所定の期間においてより確実にアクセスするとともに、いずれのマスタもアクセスできない時間をより少なくすることができるようにするものである。
本発明の一側面の情報処理装置は、複数のデバイスにあらかじめ定められている優先順位に基づいて、共通の通信経路を介しての前記複数のデバイスの間の通信を制御する情報処理装置であって、前記複数のデバイスのうちの所定のデバイスの優先順位である第１の優先順位を、所定の期間だけ、第２の優先順位に変更する変更手段と、前記所定の期間の長さを制御する制御手段とを備える。
前記変更手段には、前記所定の期間が終了したときに、前記所定のデバイスの前記第２の優先順位を、前記第１の優先順位に戻させることができる。
前記変更手段には、前記所定のデバイスからの通信の要求に対して応答したときに、前記所定のデバイスの優先順位である第１の優先順位を、前記第２の優先順位に変更させることができる。
前記制御手段には、基準となるクロックごとにカウントし、カウントした値が所定の閾値になったときに、前記カウントした値をリセットするカウンタの動作を制御することによって、前記所定の期間の長さを制御させ、前記変更手段には、前記カウントした値が前記閾値になったときに、前記所定のデバイスの前記第２の優先順位を、前記第１の優先順位に戻させることができる。
前記制御手段には、前記所定のデバイスからの通信の要求があり、かつ、前記所定のデバイスの優先順位が第２の優先順位に変更されているときにカウンタを動作させるように、カウンタの動作を制御させることができる。
前記経路は、バスとすることができる。
前記複数のデバイスには、前記通信経路を介して、フレームまたはフィールドを単位とする画像データを相互に通信させ、前記変更手段には、フレームに割り当てられた時間であるフレーム時間内またはフィールドに割り当てられた時間であるフィールド時間内に少なくともフレームまたはフィールドの画像処理が行われるように、前記所定の期間だけ、前記所定のデバイスの優先順位を変更させ、前記制御手段には、前記フレーム時間または前記フィールド時間を確保するように、前記所定の期間の長さを制御させることができる。
本発明の一側面の情報処理方法は、複数のデバイスにあらかじめ定められている優先順位に基づいて、共通の通信経路を介しての前記複数のデバイスの間の通信を制御する情報処理装置の情報処理方法であって、前記複数のデバイスのうちの所定のデバイスの優先順位である第１の優先順位を、所定の期間だけ、第２の優先順位に変更し、前記所定の期間の長さを制御するステップを含む。
本発明の一側面のプログラムは、複数のデバイスにあらかじめ定められている優先順位に基づいて、共通の通信経路を介しての前記複数のデバイスの間の通信を制御する処理を、コンピュータに行わせるプログラムであって、前記複数のデバイスのうちの所定のデバイスの優先順位である第１の優先順位を、所定の期間だけ、第２の優先順位に変更し、前記所定の期間の長さを制御するステップを含む。
本発明の一側面においては、前記複数のデバイスのうちの所定のデバイスの優先順位である第１の優先順位が、所定の期間だけ、第２の優先順位に変更され、前記所定の期間の長さが制御される。
以上のように、本発明の一側面によれば、優先順位の基に複数のマスタがアクセスすることができる。また、本発明の一側面によれば、優先順位の基に複数のマスタがアクセスする場合、所定の期間においてより確実にアクセスするとともに、いずれのマスタもアクセスできない期間をより少なくすることができる。
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
本発明の一側面の情報処理装置は、複数のデバイスにあらかじめ定められている優先順位に基づいて、共通の通信経路を介しての前記複数のデバイスの間の通信を制御する情報処理装置であって、前記複数のデバイスのうちの所定のデバイスの優先順位である第１の優先順位を、所定の期間だけ、第２の優先順位に変更する変更手段（例えば、図４の変更部１７１）と、前記所定の期間の長さを制御する制御手段（例えば、図４のカウンタ制御部１５４）とを備える。
前記変更手段には、前記所定の期間が終了したときに、前記所定のデバイスの前記第２の優先順位を、前記第１の優先順位に戻させることができる（例えば、図７のステップＳ１４）。
前記変更手段には、前記所定のデバイスからの通信の要求に対して応答したときに、前記所定のデバイスの優先順位である第１の優先順位を、前記第２の優先順位に変更させることができる（例えば、図７のステップＳ１２）。
前記制御手段には、基準となるクロックごとにカウントし、カウントした値が所定の閾値になったときに、前記カウントした値をリセットするカウンタの動作を制御することによって、前記所定の期間の長さを制御させ（例えば、図８のステップＳ３１乃至ステップＳ３３）、前記変更手段には、前記カウントした値が前記閾値になったときに、前記所定のデバイスの前記第２の優先順位を、前記第１の優先順位に戻させることができる（例えば、図７のステップＳ１４）。
前記制御手段には、前記所定のデバイスからの通信の要求があり、かつ、前記所定のデバイスの優先順位が第２の優先順位に変更されているときにカウンタを動作させるように、カウンタの動作を制御させることができる（例えば、図１０のステップＳ５１乃至ステップＳ５３）。
前記通信経路は、バス（例えば、図３のバス６１）とすることができる。
前記複数のデバイス（例えば、図３の画像入力部７２など）には、前記通信経路を介して、フレームまたはフィールドを単位とする画像データを相互に通信させ、前記変更手段には、フレームに割り当てられた時間であるフレーム時間内またはフィールドに割り当てられた時間であるフィールド時間内に少なくともフレームまたはフィールドの画像処理が行われるように、前記所定の期間だけ、前記所定のデバイスの優先順位を変更させ、前記制御手段には、前記フレーム時間または前記フィールド時間を確保するように、前記所定の期間の長さを制御させることができる。
本発明の一側面の情報処理方法は、複数のデバイスにあらかじめ定められている優先順位に基づいて、共通の通信経路を介しての前記複数のデバイスの間の通信を制御する情報処理装置の情報処理方法であって、前記複数のデバイスのうちの所定のデバイスの優先順位である第１の優先順位を、所定の期間だけ、第２の優先順位に変更し（例えば、図７のステップＳ１２）、前記所定の期間の長さを制御する（例えば、図８のステップＳ３１乃至ステップＳ３３）ステップを含む。
本発明の一側面のプログラムは、複数のデバイスにあらかじめ定められている優先順位に基づいて、共通の通信経路を介しての前記複数のデバイスの間の通信を制御する処理を、コンピュータに行わせるプログラムであって、前記複数のデバイスのうちの所定のデバイスの優先順位である第１の優先順位を、所定の期間だけ、第２の優先順位に変更し（例えば、図７のステップＳ１２）、前記所定の期間の長さを制御する（例えば、図８のステップＳ３１）ステップを含む。
図３は、本発明の一実施の形態のデジタルビデオカメラの構成の例を示すブロック図である。
図３のデジタルビデオカメラ５１は、１つのメモリを複数のデバイスで使用する、いわゆるユニファイドメモリアーキテクチャを適用した、画像の記録および再生を行う情報処理装置の一例である。以下、デジタルビデオカメラ５１を例にして説明するが、これに限らず、例えば、デジタルスチルカメラまたは音声のレコーダなど、画像または音声などの所定のデータを処理する装置であればよい。
デジタルビデオカメラ５１は、バス６１、CCD（Charge Coupled Device）７１、画像入力部７２、画像処理部７３、画像圧縮部７４、画像伸張部７５、CPU（Central Processing Unit）７６、記録制御部７７、記録部７８、画像出力部７９、表示部８０、およびメモリ８１を含むように構成される。
また、デジタルビデオカメラ５１には、必要に応じてドライブ８２が接続される。ドライブ８２には、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory)、DVD(Digital Versatile Disc)を含む）、光磁気ディスクを含む）、もしくは半導体メモリなどのリムーバブルメディア８３が必要に応じて装着され、データの授受を行うようになされている。
画像入力部７２、画像処理部７３、画像圧縮部７４、画像伸張部７５、CPU７６、記録制御部７７、画像出力部７９、メモリ８１、およびドライブ８２は、バス６１を介して相互に接続されている。なお、画像入力部７２、画像処理部７３、画像圧縮部７４、画像伸張部７５、CPU７６、記録制御部７７、および画像出力部７９は、マスタの一例である。
CCD７１は、CCDセンサから構成され、図示せぬレンズにより結像された光の像を光電変換することにより、光をアナログの電気信号に変換する。CCD７１は、変換により得られたアナログの電気信号である画像信号を画像入力部７２に供給する。
なお、CCD７１に限らず、例えば、CMOS（Complementary Metal Oxide Semiconductor）センサなど、画素を単位として画像の信号を生成する撮像素子を設けるようにしてもよい。
画像入力部７２は、CCD７１から供給されたアナログの画像信号を、デジタルの画像データに変換する。画像入力部７２は、変換により得られた画像データを、バス６１を介して、メモリ８１に書き込む。
画像処理部７３は、画像入力部７２によってメモリ８１に書き込まれた画像データを読み出し、必要に応じて各種の画像処理を適用する。例えば、画像処理部７３は、CCD７１による光電変換や画像入力部７２によるアナログ信号である画像信号の伝送において生じるノイズを低減させるノイズリダクション（NR（Noise Reduction））の処理を画像データに適用したり、画像データに対して各種のエフェクトを施したりする。画像処理部７３は、画像処理が適用された画像データを、バス６１を介して、メモリ８１に書き込む。
画像圧縮部７４は、画像処理部７３によってメモリ８１に書き込まれた画像データを読み出し、所定の符号化方式で符号化する。例えば、画像圧縮部７４は、MPEG（Moving Pictures Experts Group）2方式で画像データを符号化する。画像圧縮部７４は、符号化した画像データを、バス６１を介して、メモリ８１に書き込む。
画像伸張部７５は、記録部７８に記録されている画像データを、例えば、MPEG2方式などの、符号化されているその画像データの符号化方式で復号する。画像伸張部７５は、復号した画像データを、バス６１を介して、メモリ８１に書き込む。
CPU７６は、メモリ８１に記憶されているプログラムに従って各種の処理を実行する。メモリ８１には、CPU７６が各種の処理を実行する上において必要なデータなども適宜記憶される。CPU７６は、バス６１を介して、デジタルビデオカメラ５１の全体の動作を制御する。
記録制御部７７は、例えば、記録時には、画像圧縮部７４によってメモリ８１に書き込まれた、符号化されたデータを読み出し、記録部７８に記録させる。また、例えば、再生時には、記録制御部７７は、記録部７８に記録されている、符号化された画像データを読み出し、バス６１を介して、メモリ８１に書き込む。
記録部７８は、例えば、ハードディスクドライブ、所定のドライブに駆動されるDVD（Digital Versatile Disk）などの光ディスクおよびそのドライブ、またはメモリカードなどの半導体メモリなどからなる。
画像出力部７９は、バス６１を介して、画像処理部７３によってメモリ８１に書き込まれた画像データを読み出し、画像を表示するための表示データを生成し、表示部８０に供給する。
表示部８０は、例えば、LCD（Liquid Crystal Display）または有機EL（Electro Luminescence）などの表示デバイスからなり、画像出力部７９から供給される表示データに基づいて、各種の画像を表示する。
メモリ８１は、例えば、SDRAM（Synchronous Dynamic Random Access Memory）などの半導体メモリにより構成される。
以上のような構成により、デジタルビデオカメラ５１は、撮像された被写体の画像を記録または再生することができる。
デジタルビデオカメラ５１のような、画像や音声の記録または再生を行うAV（Audio Visual）機器においては、リアルタイム性が要求される処理とCPU７６による処理などのベストエフォートな処理とが混在して実行される。一般的に、リアルタイム性が要求される処理の優先順位は基本的に高くされ、リアルタイム性が要求されない処理の優先順位は低くされる。ビデオ信号の入出力系などは、定められた規格（例えば、CCIR（国際無線通信顧問委員会）-656など）での信号のやりとりになるため、クロック単位でのリアルタイム性が要求される。また、SDRAMなどのメモリ８１を介して、ビデオ信号処理などを行う場合には、クロック単位でのリアルタイム性は要求されないが、フレーム単位またはフィールド単位のリアルタイム性が要求され、最低限のフレームレートまたはフィールドレートを確保する必要がある。このようなフレームレートまたはフィールドレートの確保が必要な処理と、CPU７６による処理などのベストエフォートな処理とが混在した場合、CPU７６などは、画像処理の処理の度合いに応じて、どのくらいのアクセスが出来るかが決まってしまう。しかし、フレームレートまたはフィールドレートを確保する場合、フレーム時間またはフィールド時間で処理が終了できるだけのアクセスが許可されれば、画像処理の優先順位を常に高くしておく必要はない。
このように、記録または再生を行う際の、リアルタイム性が要求される処理とベストエフォートな処理とが混在するような場合、図３には図示されないアービタが、アクセスの制限を行い、優先順位の低いものに対しても定期的にアクセスを許可し、バス６１の使用率を向上させる。アービタは、独立に設けてバス６１に接続されるようにしてもよいし、メモリ８１またはCPU７６などと一体に設けるようにしてもよい。
なお、以下、バス６１の図示は省略する。
図４は、マスタとアービタとで表したデジタルビデオカメラ５１の機能の構成を示すブロック図である。図４において、デジタルビデオカメラ５１は、マスタＡ１３１、マスタＢ１３２、マスタＣ１３３、マスタＤ１３４、アービタ１３５、およびCPU７６から構成されている。
マスタＡ１３１、マスタＢ１３２、マスタＣ１３３、およびマスタＤ１３４のそれぞれは、複数のデバイスの一例であり、画像入力部７２、画像処理部７３、画像圧縮部７４、画像伸張部７５、CPU７６、記録制御部７７、および画像出力部７９のいずれかである。例えば、マスタＡ１３１は、画像入力部７２であり、マスタＢ１３２は、画像処理部７３であり、マスタＣ１３３は、画像圧縮部７４であり、マスタＤ１３４は、記録制御部７７である。
図４において、マスタＡ１３１、マスタＢ１３２、マスタＣ１３３、およびマスタＤ１３４が、アービタ１３５に接続されている。マスタＡ１３１、マスタＢ１３２、マスタＣ１３３、およびマスタＤ１３４は、アービタ１３５に対してそれぞれアクセスの要求を出す。アービタ１３５は、マスタＡ１３１、マスタＢ１３２、マスタＣ１３３、およびマスタＤ１３４にあらかじめ定められている優先順位に基づいて、図示せぬバス６１を介したマスタＡ１３１、マスタＢ１３２、マスタＣ１３３、およびマスタＤ１３４のアクセスの調停を行う。
アービタ１３５は、アクセス要求受信部１５１、優先順位制御部１５２、アクセス許可送信部１５３、カウンタ制御部１５４、およびレジスタ設定部１５５を含むように構成される。
アクセス要求受信部１５１は、アービタ１３５に接続されているマスタＡ１３１、マスタＢ１３２、マスタＣ１３３、およびマスタＤ１３４のそれぞれからのアクセスの要求を受信する。アクセス要求受信部１５１は、アクセスの要求の受信を優先順位制御部１５２に通知する。
優先順位制御部１５２は、マスタＡ１３１、マスタＢ１３２、マスタＣ１３３、およびマスタＤ１３４のそれぞれの優先順位を予め定め、また、マスタＡ１３１、マスタＢ１３２、マスタＣ１３３、およびマスタＤ１３４のうち、所定のものの優先順位を変えるように、優先順位を制御する。
優先順位制御部１５２は、アクセス要求受信部１５１からアクセスの要求の受信が通知されると、アクセスを要求してきたマスタＡ１３１、マスタＢ１３２、マスタＣ１３３、またはマスタＤ１３４のうち、最も優先順位の高いものを選択する。そして、優先順位制御部１５２は、マスタＡ１３１、マスタＢ１３２、マスタＣ１３３、またはマスタＤ１３４のいずれかの選択をアクセス許可送信部１５３に通知する。すなわち、優先順位制御部１５２は、マスタＡ１３１、マスタＢ１３２、マスタＣ１３３、またはマスタＤ１３４のそれぞれの優先順位に基づいて、マスタＡ１３１、マスタＢ１３２、マスタＣ１３３、およびマスタＤ１３４の中から、アクセスを許可する１つを決定する。
また、優先順位制御部１５２は、変更部１７１およびカウンタ１７２を含むように構成される。
変更部１７１は、マスタＡ１３１、マスタＢ１３２、マスタＣ１３３、またはマスタＤ１３４のうちの所定のデバイスの優先順位である第１の優先順位を、所定の期間だけ、第２の優先順位に変更する。また、変更部１７１は、所定の期間が終了したときに、そのデバイスの第２の優先順位を、第１の優先順位に戻す。
以下、優先順位が変更されるマスタを制限対象マスタと称する。
より具体的には、例えば、変更部１７１は、図５で示されるように、アービタ１３５に接続されている優先１のマスタＡ１３１、優先２のマスタＢ１３２、優先３のマスタＣ１３３、および優先４のマスタＤ１３４のうちのいずれかを、アクセスが制限されるマスタである制限対象マスタとし、所定の期間だけ、優先５のマスタ、すなわち最も優先順位の低いマスタとして扱われるように、アービタ１３５における優先順位を変更し、所定の期間が終了すると、その優先順位を元に戻す。
また、例えば、変更部１７１は、制限対象マスタからのアクセスの要求に対して応答したときに、制限対象マスタの優先順位である第１の優先順位を、第２の優先順位に変更する。すなわち、変更部１７１は、所定のデバイスからのアクセスの要求に対して応答したときに、所定のデバイスの優先順位である第１の優先順位を、第２の優先順位に変更する。
カウンタ１７２は、アービタ１３５の制御の基準となるクロックをカウントし、カウンタ値を変更部１７１に供給する。変更部１７１は、カウンタ１７２のカウンタ値が所定の値である制限値になった場合、所定のデバイスの優先順位を変更する。
アクセス許可送信部１５３は、優先順位制御部１５２によって決定された、アクセスを許可する、マスタＡ１３１、マスタＢ１３２、マスタＣ１３３、およびマスタＤ１３４の中のいずれかに、アクセスの許可を示す応答を送信する。
カウンタ制御部１５４は、制限対象マスタの優先順位が変更されている期間の長さを制御する。より具体的には、カウンタ制御部１５４は、カウンタ１７２の動作を制御することで、制限対象マスタの優先順位が変更されている期間の長さを制御する。
レジスタ設定部１５５は、CPU７６の制御に基づいて、優先順位が変更される制限対象マスタを指定する値を設定したり、カウンタ１７２のカウンタ値の制限値を設定したりする。制限値は、制限対象マスタの優先順位が変更されている期間の長さを決定するための値である。
なお、CPU７６とは別にCPUを設けて、CPU７６とは別のCPUが、レジスタ設定部１５５に、制限対象マスタを指定する値を設定したり、カウンタ１７２のカウンタ値の制限値を設定したりするようにしてもよい。
次に、要求から応答までのディレイを１クロックとし、優先１のマスタＡ１３１、優先２のマスタＢ１３２、優先３のマスタＣ１３３、および優先４のマスタＤ１３４のうちの、マスタＡ１３１を制限対象マスタとし、所定の期間において、マスタＡ１３１の優先順位を優先５とする場合の例について、図６のタイミングチャートを参照して説明する。
図６において、上から順に、クロック、マスタＡ１３１の要求、マスタＢ１３２の要求、マスタＣ１３３の要求、マスタＤ１３４の要求、マスタＡ制限フラグ、マスタＡ１３１への応答、マスタＢ１３２への応答、マスタＣ１３３への応答、およびマスタＤ１３４への応答のそれぞれのタイミングチャートが示されている。また、時刻Ｔ１乃至Ｔ２３は、クロックの立ち上がりのタイミングを示している。
なお、マスタＡ制限フラグが立っていない期間において、マスタＡ１３１の優先順位は優先１とされ、マスタＡ制限フラグが立っている期間において、マスタＡ１３１の優先順位は優先５とされる。
時刻Ｔ３において、マスタＡ１３１およびマスタＢ１３２から同時にアクセスの要求が発生すると、アービタ１３５が、優先２のマスタＢ１３２に対して優先順位のより高い優先１のマスタＡ１３１に応答し、マスタＢ１３２に応答しない。すなわち、アービタ１３５は、マスタＡ１３１にアクセスを許可する。したがって、時刻Ｔ３において、マスタＡ１３１はアクセスし、マスタＢ１３２はアクセスしない。例えば、マスタＡ１３１は、バス６１を介して、マスタＢ１３２、マスタＣ１３３、マスタＤ１３４、またはメモリ８１のいずれかにアクセスする。
時刻Ｔ５において、マスタＢ１３２およびマスタＣ１３３から同時にアクセスの要求が発生すると、アービタ１３５が、優先３のマスタＣ１３３に対して優先順位のより高い優先２のマスタＢ１３２に応答し、マスタＣ１３３に応答しない。すなわち、アービタ１３５は、マスタＢ１３２にアクセスを許可する。したがって、時刻Ｔ５において、マスタＢ１３２はアクセスし、マスタＣ１３３はアクセスしない。例えば、マスタＢ１３２は、バス６１を介して、マスタＡ１３１、マスタＣ１３３、マスタＤ１３４、またはメモリ８１のいずれかにアクセスする。
時刻Ｔ７において、マスタＣ１３３のみからアクセスの要求が発生すると、アービタ１３５が、マスタＣ１３３に応答する。すなわち、アービタ１３５は、マスタＣ１３３にアクセスを許可する。したがって、時刻Ｔ７において、マスタＣ１３３はアクセスする。例えば、マスタＣ１３３は、バス６１を介して、マスタＡ１３１、マスタＢ１３２、マスタＤ１３４、またはメモリ８１のいずれかにアクセスする。
また、時刻Ｔ９においては、マスタＤ１３４のみからアクセスの要求が発生しているので、アービタ１３５が、マスタＤ１３４に応答し、時刻Ｔ９において優先順位の最も低い優先４のマスタＤ１３４がアクセスする。すなわち、アービタ１３５は、マスタＤ１３４にアクセスを許可する。例えば、マスタＤ１３４は、バス６１を介して、マスタＡ１３１、マスタＢ１３２、マスタＣ１３３、またはメモリ８１のいずれかにアクセスする。
時刻Ｔ１０乃至Ｔ２０の間は、例えば、マスタＡ１３１に対するアクセスを制限するマスタＡ制限フラグが立っているので、この間のマスタＡ１３１は、マスタＢ１３２、マスタＣ１３３、およびマスタＤ１３４のいずれよりも優先順位の低い、優先５のマスタとして扱われる。
例えば、時刻Ｔ１１において、マスタＡ１３１、マスタＢ１３２およびマスタＣ１３３から同時にアクセスの要求が発生すると、アービタ１３５は、時刻Ｔ１１において優先５のマスタＡ１３１および優先３のマスタＣ１３３に対して優先順位のより高い優先２のマスタＢ１３２に応答し、マスタＡ１３１およびマスタＣ１３３に応答しない。すなわち、アービタ１３５は、マスタＢ１３２にアクセスを許可する。したがって、時刻Ｔ１１において、マスタＢ１３２はアクセスし、マスタＡ１３１およびマスタＣ１３３はアクセスしない。
同様にして、時刻Ｔ１３において、マスタＡ１３１、マスタＣ１３３およびマスタＤ１３４から同時にアクセスの要求が発生すると、アービタ１３５は、時刻Ｔ１３において優先５のマスタＡ１３１および優先４のマスタＤ１３４に対して優先順位のより高い優先３のマスタＣ１３３に応答し、マスタＡ１３１およびマスタＤ１３４に応答しない。すなわち、アービタ１３５は、マスタＣ１３３にアクセスを許可する。したがって、時刻Ｔ１３において、マスタＣ１３３はアクセスし、マスタＡ１３１およびマスタＤ１３４はアクセスしない。
さらに、時刻Ｔ１５において、マスタＡ１３１およびマスタＤ１３４から同時にアクセスの要求が発生すると、アービタ１３５は、時刻Ｔ１５において優先５のマスタＡ１３１に対して優先順位のより高い優先４のマスタＤ１３４に応答し、マスタＡ１３１に応答しない。すなわち、アービタ１３５は、マスタＤ１３４にアクセスを許可する。したがって、時刻Ｔ１５において、マスタＤ１３４はアクセスし、マスタＡ１３１はアクセスしない。
また、時刻Ｔ１７において、マスタＡ１３１からのアクセスの要求が発生し、マスタＢ１３２乃至マスタＤ１３４からアクセスの要求が発生しないので、アービタ１３５は、マスタＡ１３１に応答する。したがって、時刻Ｔ１７において、マスタＡ１３１はアクセスする。
さらに、時刻Ｔ１９において、マスタＡ１３１およびマスタＢ１３２から同時にアクセスの要求が発生すると、時刻Ｔ１１の場合と同様に、アービタ１３５は、マスタＢ１３２に応答し、マスタＢ１３２がアクセスする。
時刻Ｔ２０以降、マスタＡ制限フラグが立っていないので、時刻Ｔ２０以降は、マスタＡ１３１は、本来の、優先順位の最も高い、優先１のマスタとして扱われる。
例えば、時刻Ｔ２１において、マスタＡ１３１およびマスタＢ１３２から同時にアクセスの要求が発生しているので、アービタ１３５は、時刻Ｔ２１において優先２のマスタＢ１３２に対して優先順位のより高い優先１のマスタＡ１３１に応答し、マスタＢ１３２に応答しない。すなわち、アービタ１３５は、マスタＡ１３１にアクセスを許可する。したがって、時刻Ｔ２１において、マスタＡ１３１はアクセスし、マスタＢ１３２はアクセスしない。
また、例えば、時刻Ｔ２３において、マスタＡ１３１、マスタＢ１３２、およびマスタＤ１３４から同時にアクセスの要求が発生しているので、アービタ１３５は、時刻Ｔ２３においてマスタＡ１３１、マスタＢ１３２、およびマスタＤ１３４のうち、優先順位の最も高いマスタＡ１３１に応答し、時刻Ｔ２３において、マスタＡ１３１がアクセスする。
このように、所定の期間、優先順位の高いマスタのその優先順位を低くすることで、本来、優先順位の高いマスタのアクセスを制限し、これによって、優先順位の低いマスタにアクセスさせることができる。また、制限対象マスタのアクセスを一定の期間禁止するわけではなく、制限対象マスタの優先順位を低くするだけなので、優先順位を低くすることでアクセスを制限している状態であっても、他に要求を出すマスタがなければ、制限対象マスタはアクセスすることができる。
このように、マスタについてアクセスが禁止される期間が生じることがない。これにより、マスタからアクセスの要求が生じると、いずれかのマスタがアクセスできるので、いずれかのマスタがアクセスしたいにもかかわらずバスが使用されない期間が生じることがなく、バスの使用率が向上する。
次に、優先順位制御部１５２による、優先順位の制御の処理について説明する。
図７は、アービタ１３５のクロックごとに実行される、優先順位の制御の処理の例を示すフローチャートである。
ステップＳ１１において、優先順位制御部１５２は、アクセス許可送信部１５３が制限対象マスタに、応答、すなわち、アクセス許可を送信したか否かを判定する。ステップＳ１１において、アクセス許可が送信されたと判定された場合、処理は、ステップＳ１２に進む。
ステップＳ１２において、優先順位制御部１５２の変更部１７１は、制限対象マスタの優先順位を変更する。より具体的には、例えば、変更部１７１は、制限対象マスタの優先順位を下げて、処理は終了する。
一方、ステップＳ１１において、制限対象マスタにアクセス許可が送信されていないと判定された場合、処理は、ステップＳ１３に進む。
ステップＳ１３において、優先順位制御部１５２は、クロックごとにカウントアップされるカウンタ１７２のカウンタ値が、レジスタ設定部１５５に設定されている制限値になったか否かを判定する。ステップＳ１３において、カウンタ値が制限値になっていないと判定された場合、制限対象マスタの優先順位を下げておくべき期間なので、制限対象マスタの優先順位を戻さないで、そのまま、処理は終了する。
一方、ステップＳ１３において、カウンタ値が制限値になったと判定された場合、制限対象マスタの優先順位を下げておくべき期間が経過したので、処理はステップＳ１４に進む。
ステップＳ１４において、優先順位制御部１５２の変更部１７１は、制限対象マスタの優先順位を元に戻して、処理は終了する。
このように、優先順位制御部１５２は、制限対象マスタの優先順位を、制限対象マスタのアクセスが許可されると本来の優先順位ではないアクセスを制限する優先順位に変更し、アクセスが制限された状態でカウンタ値が制限値になると、元の優先順位に戻す。
ここで、制限対象マスタのアクセスが制限される期間、すなわち制限対象マスタの優先順位を変更しておく期間の長さは、例えば、ステップＳ１３においてカウンタ値と比較される制限値を変更したり、カウンタ１７２をリセットするなどのカウンタ１７２の動作を制御することで、制御される。
次に、カウンタ制御部１５４による、カウンタ１７２の動作の制御の処理について説明する。
図８は、アービタ１３５のクロックごとに実行される、カウンタ１７２の動作の制御の処理の例を示すフローチャートである。
ステップＳ３１において、カウンタ制御部１５４は、カウンタ１７２を動作させる。ステップＳ３２において、カウンタ制御部１５４は、カウンタ１７２のカウンタ値が、レジスタ設定部１５５に設定されている制限値になったか否かを判定する。ステップＳ３２において、カウンタ１７２のカウンタ値が制限値になったと判定された場合、ステップＳ３３に進み、カウンタ制御部１５４は、カウンタ１７２のカウンタ値をリセットして、処理は終了する。カウンタ値がリセットされると、例えば、カウンタ値は、０になる。
ステップＳ３２において、カウンタ１７２のカウンタ値が制限値になっていないと判定された場合、カウンタ１７２のカウンタ値はリセットされず、処理は終了する。
このように、例えば、カウンタ１７２は、他の処理に依存せず、カウントアップしたカウンタ値が一定の周期ごとにリセットされる、いわゆるフリーランのカウンタとして動作させられる。
ここで、カウンタ１７２が、フリーランのカウンタとして動作している場合の、マスタＡ１３１、マスタＢ１３２、およびマスタＣ１３３のそれぞれの動作、並びにアービタ１３５による制限対象マスタの優先順位の変更について説明する。
図９は、カウンタ１７２がフリーランで動作している場合の、マスタＡ１３１、マスタＢ１３２、およびマスタＣ１３３の動作のタイミングチャートの例である。なお、図９の例において、マスタＢ１３２を制限対象マスタとして説明する。
図９において、上から順に、カウンタ１７２のカウンタ値、マスタＡ１３１の要求、マスタＢ１３２の要求、およびマスタＣ１３３の要求のそれぞれのタイミングチャートが示されている。また、図９において、タイミングチャートの上側には、時刻Ｔ０乃至Ｔ１１が示され、タイミングチャートの下側には、アービタ１３５において変更される、制限対象マスタであるマスタＢ１３２のそれぞれの時刻における優先順位を示す。カウンタ制御部１５４は、Ｔm乃至Ｔm+2（ｍは正の整数）を周期とするフリーランのカウンタとしてカウンタ１７２を動作させる。
時刻Ｔ０において、カウンタ制御部１５４は、カウンタ１７２の動作を開始させる。マスタＡ１３１およびマスタＢ１３２からのアクセスの要求は発生せず、マスタＣ１３３からのアクセスの要求のみが発生している。このとき、マスタＢ１３２の優先順位は、優先２である。
時刻Ｔ１において、マスタＢ１３２からのアクセスの要求が発生する。同時に、マスタＣ１３３からのアクセスの要求も発生しているが、優先順位のより高いマスタＢ１３２のアクセスが許可される。制限対象マスタであるマスタＢ１３２のアクセスが許可されると、優先順位制御部１５２の変更部１７１は、アービタ１３５におけるマスタＢ１３２の優先順位を、優先５に下げる。
時刻Ｔ２において、カウンタ１７２のカウンタ値が制限値になると、変更部１７１は、アービタ１３５におけるマスタＢ１３２の優先順位を、優先２に戻す。また、このとき、カウンタ１７２のカウンタ値は、リセットされ、カウンタ１７２は、再びカウントアップを開始する。
このように、時刻Ｔ１乃至Ｔ２の間、マスタＢ１３２の優先順位が優先５に下げられるので、マスタＢ１３２からのアクセスの要求があっても、マスタＡ１３１からのアクセスの要求がなければ、マスタＢ１３２の本来の優先順位である優先２より優先順位が低く、マスタＢ１３２の変更された優先順位である優先５より優先順位が高い優先３のマスタＣ１３３からのアクセスが可能となる。
時刻Ｔ２乃至Ｔ３の間は、マスタＡ１３１、マスタＢ１３２、およびマスタＣ１３３のそれぞれから同時にアクセスの要求が発生しているが、優先１のマスタＡ１３１のアクセスが許可される。
時刻Ｔ３の前後において、マスタＣ１３３から継続してアクセスが要求され、時刻Ｔ３の前に、マスタＡ１３１からのアクセスの要求が立ち下がり、時刻Ｔ３において、マスタＢ１３２からのアクセスの要求が立ち下がっているので、優先３であるマスタＣ１３３に対して優先順位のより高い優先２のマスタＢ１３２のアクセスが許可される。マスタＢ１３２のアクセスが許可されると、変更部１７１は、アービタ１３５におけるマスタＢ１３２の優先順位を、優先５に下げる。
時刻Ｔ４において、カウンタ１７２のカウンタ値が制限値になると、変更部１７１は、アービタ１３５におけるマスタＢ１３２の優先順位を、優先２に戻す。また、このとき、カウンタ制御部１５４は、カウンタ１７２の動作を継続させるとともに、カウンタ１７２のカウンタ値をリセットするので、カウンタ１７２は、再びカウントアップを開始する。
時刻Ｔ３乃至Ｔ４の間、マスタＢ１３２の優先順位が優先５に下げられるので、マスタＢ１３２からのアクセスの要求があっても、マスタＡ１３１からのアクセスの要求がなければ、マスタＢ１３２の本来の優先順位である優先２より優先順位が低く、マスタＢ１３２の変更された優先順位である優先５より優先順位が高い優先３のマスタＣ１３３からのアクセスが可能となる。
時刻Ｔ４乃至Ｔ５の間は、マスタＡ１３１、マスタＢ１３２、およびマスタＣ１３３のそれぞれから同時に要求が発生しているが、優先１のマスタＡ１３１のアクセスが許可される。
時刻Ｔ５の前後において、マスタＣ１３３から継続してアクセスが要求され、時刻Ｔ５の前に、マスタＡ１３１からのアクセスの要求が立ち下がり、時刻Ｔ５において、マスタＢ１３２からのアクセスの要求が立ち下がっているので、優先３であるマスタＣ１３３に対して優先順位のより高い優先２のマスタＢ１３２のアクセスが許可される。マスタＢ１３２のアクセスが許可されると、変更部１７１は、アービタ１３５におけるマスタＢ１３２の優先順位を、優先５に下げる。
時刻Ｔ６において、カウンタ１７２のカウンタ値が制限値になると、変更部１７１は、アービタ１３５におけるマスタＢ１３２の優先順位を、優先２に戻す。また、このとき、カウンタ１７２のカウンタ値はリセットされ、カウンタ１７２は、再びカウントアップを開始する。
時刻Ｔ５乃至Ｔ６の間、マスタＢ１３２の優先順位は、優先５に下げられる。
時刻Ｔ６乃至Ｔ７の間、マスタＡ１３１乃至マスタＣ１３３のいずれもアクセスの要求を発生しない。また、時刻Ｔ６乃至Ｔ７の間、マスタＢ１３２の優先順位は、優先２である。
時刻Ｔ７において、マスタＢ１３２からの要求だけが発生しているので、マスタＢ１３２のアクセスが許可される。マスタＢ１３２のアクセスが許可されると、変更部１７１は、アービタ１３５におけるマスタＢ１３２の優先順位を、優先５に下げる。また、時刻Ｔ７乃至Ｔ８の間は、マスタＡ１３１またはマスタＣ１３３からの要求が発生しないので、マスタＢ１３２の優先順位が優先５であっても、マスタＢ１３２のアクセスは許可される。
時刻Ｔ８において、カウンタ１７２のカウンタ値が制限値になると、変更部１７１は、アービタ１３５におけるマスタＢ１３２の優先順位を、優先２に戻す。さらに、マスタＢ１３２からの要求だけが発生しているので、マスタＢ１３２のアクセスが許可され、変更部１７１は、アービタ１３５におけるマスタＢ１３２の優先順位を、即座に優先５に下げる。すなわち、時刻Ｔ８において、マスタＢ１３２の優先順位は、１クロック分の時間だけ優先２に戻るが、すぐに優先５に下がる。また、このとき、カウンタ１７２のカウンタ値はリセットされ、カウンタ１７２は、再びカウントアップを開始する。時刻Ｔ８乃至Ｔ９の間は、時刻Ｔ７乃至Ｔ８の間と同様、マスタＡ１３１またはマスタＣ１３３からの要求が発生しないので、マスタＢ１３２の優先順位が優先５であっても、マスタＢ１３２のアクセスは許可される。
時刻Ｔ９において、マスタＡ１３１、マスタＢ１３２、およびマスタＣ１３３からのアクセスの要求が発生する。時刻Ｔ９において、優先１であるマスタＡ１３１、優先５であるマスタＢ１３２、および優先３であるマスタＣ１３３のうち、最も優先順位の高い優先１のマスタＡ１３１のアクセスが許可される。
時刻Ｔ１０において、カウンタ１７２のカウンタ値が制限値になると、変更部１７１は、アービタ１３５におけるマスタＢ１３２の優先順位を、優先２に戻す。また、このとき、カウンタ１７２のカウンタ値はリセットされ、カウンタ１７２は、再びカウントアップを開始する。
時刻Ｔ１０乃至Ｔ１１の間は、マスタＡ１３１、マスタＢ１３２、およびマスタＣ１３３のそれぞれから同時にアクセスが要求されているが、優先１のマスタＡ１３１のアクセスが許可される。すなわち、マスタＢ１３２のアクセスは許可されないので、マスタＢ１３２の優先順位は優先２のままで変わらない。
時刻Ｔ１１において、カウンタ１７２のカウンタ値が制限値になると、カウンタ制御部１５４は、カウンタ１７２のカウンタ値をリセットさせる。
このように、アービタ１３５は、制限対象マスタのアクセスが許可された場合、制限対象マスタの優先順位をより低い優先順位にするとともに、制限対象マスタの優先順位を、一定の周期の間に、一度はアクセス制限されていない元の優先順位とする。このようにすることで、制限対象マスタの優先順位より低い優先順位のマスタにアクセスを適宜許可することができる。
例えば、ユニファイドメモリアーキテクチャを採用するデジタルビデオカメラ５１のフレームまたはフィールドを単位とする動画像の画像処理において、１フレーム時間内に１フレームまたは１フィールド時間内に１フィールドの画像データのメモリ８１からの読み出しまたは書き込みをする処理を行うような場合、１フレーム時間または１フィールド時間においてそれぞれのマスタのアクセスを許可し、少なくとも１フレーム時間内に１フレームの処理または１フィールド時間内に１フィールドの処理がそれぞれのマスタにおいて終了するように、マスタの優先順位が変更され、また、優先順位を変更する期間の長さが制御される。これにより、メモリ８１へのアクセスを平均化することができる。
なお、カウンタ値の制限値は、例えば、フレームレートまたはフィールドレートを確保する場合には、処理に必要な最低限の時間とバス６１にアクセスする必要のある回数とから決定される。
図１０は、アービタ１３５のクロックごとに実行される、カウンタ１７２の動作の制御の処理の他の例を示すフローチャートである。
ステップＳ５１において、カウンタ制御部１５４は、優先順位制御部１５２からの信号を基に、制限対象マスタからアクセス要求されているか否かを判定する。すなわち、カウンタ制御部１５４は、アクセス要求受信部１５１が制限対象マスタからのアクセスの要求を受信しているか否かを判定する。ステップＳ５１において、制限対象マスタからアクセス要求されていると判定された場合、処理は、ステップＳ５２に進む。
ステップＳ５２において、カウンタ制御部１５４は、優先順位制御部１５２からの制限対象マスタの優先順位を示す信号を基に、制限対象マスタの優先順位が下がっているか否かを判定する。ステップＳ５２において、制限対象マスタの優先順位が下がっていると判定された場合、処理は、ステップＳ５３に進む。
ステップＳ５３において、カウンタ制御部１５４は、カウンタ１７２を動作させ、処理は終了する。既にカウンタ１７２が動作している場合、カウンタ制御部１５４は、カウンタ１７２の動作を継続させ、カウンタ１７２が動作していない場合、カウンタ制御部１５４は、カウンタ１７２の動作を開始させる。
一方、ステップＳ５１において、制限対象マスタからアクセス要求されていないと判定された場合、または、ステップＳ５２において、制限対象マスタの優先順位が下がっていない、すなわち元の優先順位であると判定された場合、処理は、ステップＳ５４に進む。
ステップＳ５４において、カウンタ制御部１５４は、カウンタ１７２のカウンタ値をリセットして、処理は終了する。
このように、カウンタ制御部１５４は、カウンタ１７２に、制限対象マスタからのアクセスの要求があり、かつ、制限対象マスタの優先順位が下がっているときのみ動作させ、その動作を継続させる。
ここで、カウンタ１７２が、制限対象マスタの優先順位が下がり、かつ、制限対象マスタからアクセス要求を受けている間のみ動作する場合の、マスタＡ１３１、マスタＢ１３２、およびマスタＣ１３３のアクセスの動作、並びにアービタ１３５による制限対象マスタの優先順位の変更について説明する。
以下で説明する例において、制限対象マスタの優先順位が元の優先順位から下げられた状態から、処理は開始される。
図１１は、制限対象マスタの優先順位が下がり、かつ、制限対象マスタからアクセス要求を受けている間のみカウンタ１７２が動作する場合の、マスタＡ１３１、マスタＢ１３２、およびマスタＣ１３３の動作のタイミングチャートの例である。なお、図１１の例において、図９と同様に、マスタＢ１３２を制限対象マスタとして説明する。
図１１において、上から順に、カウンタ１７２のカウンタ値、マスタＡ１３１のアクセスの要求、マスタＢ１３２のアクセスの要求、およびマスタＣ１３３のアクセスの要求のそれぞれのタイミングチャートが示されている。また、図１１において、タイミングチャートの上側には、時刻Ｔ０乃至Ｔ７が示され、タイミングチャートの下側には、アービタ１３５において変更される、制限対象マスタであるマスタＢ１３２のそれぞれの時刻における優先順位を示す。
時刻Ｔ０と時刻Ｔ１との間の時刻から時刻Ｔ２の直前までの期間、時刻Ｔ３と時刻Ｔ４との間の時刻から時刻Ｔ５の直前までの期間、および時刻Ｔ６以降の期間において、マスタＡ１３１からアクセスが継続して要求されている。
時刻Ｔ０から時刻Ｔ２までの期間、時刻Ｔ３から時刻Ｔ５までの期間、および時刻Ｔ６以降の期間において、マスタＢ１３２からアクセスが継続して要求されている。また、時刻Ｔ５と時刻Ｔ６との間において、１クロックの期間だけ、４回、マスタＢ１３２からアクセスが要求されている。
時刻Ｔ０から時刻Ｔ５と時刻Ｔ６との間の時刻までの期間、および時刻Ｔ６以降の期間において、マスタＣ１３３からアクセスが継続して要求されている。
時刻Ｔ０から時刻Ｔ１までの期間において、優先５のマスタＢ１３２より優先順位の高い優先１のマスタＡ１３１または優先３のマスタＣ１３３のいずれかからアクセスが継続して要求されているので、マスタＡ１３１またはマスタＣ１３３のいずれか一方のアクセスが許可される。
マスタＢ１３２の優先順位が優先５である状態から処理が開始され、時刻Ｔ０において、マスタＢ１３２からのアクセスの要求が開始され、時刻Ｔ０から時刻Ｔ２までの期間において、マスタＢ１３２からのアクセスの要求が継続されると、制限対象マスタであるマスタＢ１３２の優先順位が下がり、かつ、制限対象マスタからアクセスの要求を受けている間のみカウンタ１７２が動作するので、時刻Ｔ０から時刻Ｔ２までの期間のうち、制限対象マスタであるマスタＢ１３２の優先順位が下がっている期間において、カウンタ１７２がカウントアップすることになる。
時刻Ｔ１において、カウンタ１７２のカウンタ値が制限値になるので、時刻Ｔ１において、優先順位制御部１５２の変更部１７１は、マスタＢ１３２の優先順位を元に戻す。マスタＢ１３２の優先順位は、優先２となる。マスタＢ１３２の優先順位が元に戻るので、カウンタ制御部１５４は、カウンタ１７２のカウンタ値をリセットする。
時刻Ｔ１において、優先２のマスタＢ１３２より優先順位の高い優先１のマスタＡ１３１からアクセスが要求されているので、マスタＡ１３１のアクセスが許可される。
時刻Ｔ２において、マスタＡ１３１からのアクセスの要求がなくなり、マスタＢ１３２およびマスタＣ１３３からアクセスが要求されているので、優先３のマスタＣ１３３より優先順位の高い優先２のマスタＢ１３２からのアクセスが許可される。
時刻Ｔ２において、マスタＢ１３２からのアクセスが許可されると、優先順位制御部１５２の変更部１７１は、マスタＢ１３２の優先順位を優先５に下げる。
このように、時刻Ｔ１から時刻Ｔ２までの期間、マスタＢ１３２の優先順位は優先２とされる。
時刻Ｔ１から時刻Ｔ２までの期間、マスタＢ１３２の優先順位が元に戻っているので、カウンタ制御部１５４は、クロックごとに、カウンタ１７２のカウンタ値をリセットする。したがって、時刻Ｔ１から時刻Ｔ２までの期間、カウンタ１７２はカウントアップしない。
また、時刻Ｔ２から時刻Ｔ３までの期間、マスタＢ１３２は、アクセスを要求しないので、時刻Ｔ２から時刻Ｔ３までの期間、カウンタ１７２はカウントアップしない。
時刻Ｔ２から時刻Ｔ３までの期間、カウンタ１７２はカウントアップしないので、カウンタが制限値になることはなく、マスタＢ１３２の優先順位は優先５とされる。
時刻Ｔ３から時刻Ｔ４までの期間において、優先５のマスタＢ１３２より優先順位の高い優先１のマスタＡ１３１または優先３のマスタＣ１３３のいずれかからアクセスが継続して要求されているので、マスタＡ１３１またはマスタＣ１３３のいずれか一方のアクセスが許可される。
マスタＢ１３２の優先順位が優先５であり、時刻Ｔ３において、マスタＢ１３２からのアクセスの要求が開始され、時刻Ｔ３から時刻Ｔ５までの期間において、マスタＢ１３２からのアクセスの要求が継続されると、制限対象マスタであるマスタＢ１３２の優先順位が下がり、かつ、制限対象マスタからアクセスの要求を受けている間のみカウンタ１７２が動作するので、時刻Ｔ３から時刻Ｔ５までの期間のうち、制限対象マスタであるマスタＢ１３２の優先順位が下がっている期間において、カウンタ１７２がカウントアップすることになる。
時刻Ｔ４において、カウンタ１７２のカウンタ値が制限値になるので、時刻Ｔ４において、優先順位制御部１５２の変更部１７１は、マスタＢ１３２の優先順位を元に戻す。マスタＢ１３２の優先順位は、優先２となる。マスタＢ１３２の優先順位が元に戻るので、カウンタ制御部１５４は、カウンタ１７２のカウンタ値をリセットする。
時刻Ｔ４において、優先２のマスタＢ１３２より優先順位の高い優先１のマスタＡ１３１からアクセスが要求されているので、マスタＡ１３１のアクセスが許可される。
時刻Ｔ５において、マスタＡ１３１からのアクセスの要求がなくなり、マスタＢ１３２およびマスタＣ１３３からアクセスが要求されているので、優先３のマスタＣ１３３より優先順位の高い優先２のマスタＢ１３２からのアクセスが許可される。
時刻Ｔ５において、マスタＢ１３２からのアクセスが許可されると、優先順位制御部１５２の変更部１７１は、マスタＢ１３２の優先順位を優先５に下げる。
このように、時刻Ｔ４から時刻Ｔ５までの期間、マスタＢ１３２の優先順位は優先２とされる。
時刻Ｔ４から時刻Ｔ５までの期間、マスタＢ１３２の優先順位が元に戻っているので、カウンタ制御部１５４は、クロックごとに、カウンタ１７２のカウンタ値をリセットする。したがって、時刻Ｔ４から時刻Ｔ５までの期間、カウンタ１７２はカウントアップしない。
また、時刻Ｔ４から時刻Ｔ５までの期間において、マスタＢ１３２は、１クロックの期間だけ、４回、アクセスを要求する。しかしながら、マスタＢ１３２からのアクセスの要求がなくなると、カウンタ制御部１５４は、カウンタ１７２に、カウンタ値をリセットさせるので、リセットされたときのカウンタ１７２のカウンタ値が維持される。
時刻Ｔ５から時刻Ｔ６までの期間、カウンタ１７２はカウントアップしないので、カウンタ値が制限値になることはなく、マスタＢ１３２の優先順位は優先５とされる。
時刻Ｔ６から時刻Ｔ７までの期間において、優先５のマスタＢ１３２より優先順位の高い優先１のマスタＡ１３１および優先３のマスタＣ１３３からアクセスが継続して要求されているので、マスタＡ１３１のアクセスが許可される。
マスタＢ１３２の優先順位が優先５であり、時刻Ｔ６において、マスタＢ１３２からのアクセスの要求が開始され、時刻Ｔ６から時刻Ｔ７以降までの期間において、マスタＢ１３２からのアクセスの要求が継続されると、制限対象マスタであるマスタＢ１３２の優先順位が下がり、かつ、制限対象マスタからアクセスの要求を受けている間のみカウンタ１７２が動作するので、時刻Ｔ６から時刻Ｔ７までの期間のうち、制限対象マスタであるマスタＢ１３２の優先順位が下がっている期間において、カウンタ１７２がカウントアップすることになる。
時刻Ｔ７において、カウンタ１７２のカウンタ値が制限値になるので、時刻Ｔ７において、優先順位制御部１５２の変更部１７１は、マスタＢ１３２の優先順位を元に戻す。マスタＢ１３２の優先順位は、優先２となる。マスタＢ１３２の優先順位が元に戻るので、カウンタ制御部１５４は、カウンタ１７２のカウンタ値をリセットする。
時刻Ｔ７において、優先２のマスタＢ１３２より優先順位の高い優先１のマスタＡ１３１からアクセスが要求されているので、マスタＡ１３１のアクセスが許可される。
このように、アービタ１３５は、制限対象マスタからのアクセス要求が発生してから、カウンタ値が制限値になるまでの一定のディレイの後に、制限対象マスタにアクセスを許可することができる。
これにより、一定のレイテンシをもって動作させることができ、アクセスの集中を緩和させることができる。
以上のようにして、リアルタイム性を要求するものと、ベストエフォートな異なる周期で動作するものとが、１つの共通のバス上に存在する構造において、リアルタイム性を維持しつつ、ベストエフォートで動作するものにも効率よくアクセスさせることが可能となり、バス６１へのアクセス効率を改善し、使用率を向上させることができる。また、特にモバイル機器のような、限られたリソースを有効に利用する必要があるものの場合、マスタ側の構造によらず、アービタ側のみで対応できるので、構造の単純化、小規模化を図ることができる。
なお、上述した説明において、カウンタ値などの値は、全てソフトウェアによる制御を可能とし、システム要件に応じて、任意の対応が可能となるものとする。
また、上述した説明において、１つのマスタをアクセス制限の対象とするようにしたが、全てのマスタをアクセス制限の対象とするようにしてもよい。さらに、アクセス制限として、本来の優先順位よりも低い優先順位で扱われるようにしたが、本来の優先順位よりも高い優先順位で扱われるようにしてもよい。
以上のように、複数のデバイスにあらかじめ定められている優先順位に基づいて、共通の経路を介しての複数のデバイスの間の通信を制御するようにした場合には、メモリに対してアクセスすることができる。また、複数のデバイスのうちの所定のデバイスの優先順位である第１の優先順位を、所定の期間だけ、第２の優先順位に変更し、所定の期間の長さを制御するようにした場合には、メモリに対して定期的かつ効率的にアクセスすることができる。
上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。
コンピュータにインストールされ、コンピュータによって実行可能な状態とされるプログラムを格納するプログラム記録媒体は、図３に示すように、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory)、DVD(Digital Versatile Disc)を含む）、光磁気ディスクを含む）、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア８３、または、プログラムが一時的もしくは永続的に格納される図示せぬROMや、記録部７８を構成するハードディスクなどにより構成される。プログラム記録媒体へのプログラムの格納は、必要に応じてルータ、モデムなどのインタフェースである図示せぬ通信部を介して、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の通信媒体を利用して行われる。
なお、本明細書において、プログラム記録媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
従来の固定優先順位方式の装置の構成を示すブロック図である。 従来のマスタのアクセスの要求および応答のタイミングチャートの例である。 本発明の一実施の形態のデジタルビデオカメラの構成の例を示すブロック図である。 マスタとアービタとで表したデジタルビデオカメラの機能の構成を示すブロック図である。 アービタの機能を説明する図である。 各マスタのアクセスを説明するタイミングチャートである。 優先順位の制御の処理を説明するフローチャートである。 カウンタの動作の制御の処理の例を説明するフローチャートである。 各マスタのアクセスの要求と優先順位とを説明するタイミングチャートである。 カウンタの動作の制御の処理の他の例を説明するフローチャートである。 各マスタのアクセスの要求と優先順位とを説明するタイミングチャートである。
符号の説明
５１ デジタルビデオカメラ， ６１ バス， ７１ CCD， ７２ 画像入力部， ７３ 画像処理部， ７４ 画像圧縮部， ７５ 画像伸張部， ７６ CPU， ７７ 記録制御部， ７８ 記録部， ７９ 画像出力部， ８０ 表示部， ８１ メモリ， ８２ ドライブ， ８３ リムーバブルメディア， １３５ アービタ， １５１ アクセス要求受信部， １５２ 優先順位制御部， １５３ アクセス許可送信部， １５４ カウンタ制御部， １５５ レジスタ設定部， １７１ 変更部， １７２ カウンタ

Claims (9)

  1. 複数のデバイスにあらかじめ定められている優先順位に基づいて、共通の通信経路を介しての前記複数のデバイスの間の通信を制御する情報処理装置において、
    前記複数のデバイスのうちの所定のデバイスの優先順位である第１の優先順位を、所定の期間だけ、第２の優先順位に変更する変更手段と、
    前記所定の期間の長さを制御する制御手段と
    を備える情報処理装置。
  2. 前記変更手段は、前記所定の期間が終了したときに、前記所定のデバイスの前記第２の優先順位を、前記第１の優先順位に戻す
    請求項１に記載の情報処理装置。
  3. 前記変更手段は、前記所定のデバイスからの通信の要求に対して応答したときに、前記所定のデバイスの優先順位である第１の優先順位を、前記第２の優先順位に変更する
    請求項２に記載の情報処理装置。
  4. 前記制御手段は、基準となるクロックごとにカウントし、カウントした値が所定の閾値になったときに、前記カウントした値をリセットするカウンタの動作を制御することによって、前記所定の期間の長さを制御し、
    前記変更手段は、前記カウントした値が前記閾値になったときに、前記所定のデバイスの前記第２の優先順位を、前記第１の優先順位に戻す
    請求項３に記載の情報処理装置。
  5. 前記制御手段は、前記所定のデバイスからの通信の要求があり、かつ、前記所定のデバイスの優先順位が第２の優先順位に変更されているときにカウンタを動作させるように、カウンタの動作を制御する
    請求項４に記載の情報処理装置。
  6. 前記通信経路は、バスである
    請求項１に記載の情報処理装置。
  7. 前記複数のデバイスは、前記通信経路を介して、フレームまたはフィールドを単位とする画像データを相互に通信し、
    前記変更手段は、フレームに割り当てられた時間であるフレーム時間内またはフィールドに割り当てられた時間であるフィールド時間内に少なくともフレームまたはフィールドの画像処理が行われるように、前記所定の期間だけ、前記所定のデバイスの優先順位を変更し、
    前記制御手段は、前記フレーム時間または前記フィールド時間を確保するように、前記所定の期間の長さを制御する
    請求項６に記載の情報処理装置。
  8. 複数のデバイスにあらかじめ定められている優先順位に基づいて、共通の通信経路を介しての前記複数のデバイスの間の通信を制御する情報処理装置の情報処理方法において、
    前記複数のデバイスのうちの所定のデバイスの優先順位である第１の優先順位を、所定の期間だけ、第２の優先順位に変更し、
    前記所定の期間の長さを制御する
    ステップを含む情報処理方法。
  9. 複数のデバイスにあらかじめ定められている優先順位に基づいて、共通の通信経路を介しての前記複数のデバイスの間の通信を制御する処理を、コンピュータに行わせるプログラムにおいて、
    前記複数のデバイスのうちの所定のデバイスの優先順位である第１の優先順位を、所定の期間だけ、第２の優先順位に変更し、
    前記所定の期間の長さを制御する
    ステップを含むプログラム。
JP2006165904A 2006-06-15 2006-06-15 情報処理装置および方法、並びにプログラム Pending JP2007334641A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006165904A JP2007334641A (ja) 2006-06-15 2006-06-15 情報処理装置および方法、並びにプログラム
US11/736,323 US8065458B2 (en) 2006-06-15 2007-04-17 Arbitration apparatus, method, and computer readable medium with dynamically adjustable priority scheme
CN2007101050794A CN101089833B (zh) 2006-06-15 2007-05-22 信息处理设备及其方法和程序

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006165904A JP2007334641A (ja) 2006-06-15 2006-06-15 情報処理装置および方法、並びにプログラム

Publications (2)

Publication Number Publication Date
JP2007334641A true JP2007334641A (ja) 2007-12-27
JP2007334641A5 JP2007334641A5 (ja) 2009-05-07

Family

ID=38862837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006165904A Pending JP2007334641A (ja) 2006-06-15 2006-06-15 情報処理装置および方法、並びにプログラム

Country Status (3)

Country Link
US (1) US8065458B2 (ja)
JP (1) JP2007334641A (ja)
CN (1) CN101089833B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007334641A (ja) * 2006-06-15 2007-12-27 Sony Corp 情報処理装置および方法、並びにプログラム
KR100868766B1 (ko) * 2007-01-31 2008-11-17 삼성전자주식회사 복수의 ｄｍａ 요청 블록들을 가지는 직접 메모리 액세스장치의 우선 순위를 결정하는 방법 및 장치
US8601192B2 (en) * 2009-06-08 2013-12-03 Panasonic Corporation Arbitration device, arbitration system, arbitration method, semiconductor integrated circuit, and image processing device
US8595402B1 (en) * 2010-03-02 2013-11-26 Marvell International Ltd. Dynamic arbitration schemes for multi-master memory systems
JP5565204B2 (ja) * 2010-08-23 2014-08-06 株式会社リコー データ転送装置、データ転送方法およびプログラム、ならびに、画像形成装置
JP2014016730A (ja) * 2012-07-06 2014-01-30 Canon Inc バス調停装置、バス調停方法、及びコンピュータプログラム
CN103257942B (zh) * 2013-03-27 2015-12-02 青岛中星微电子有限公司 一种片上系统共享总线请求处理的方法及装置
US20140333779A1 (en) * 2013-05-13 2014-11-13 Electronics And Telecommunications Research Institute Apparatus for distributing bus traffic of multiple camera inputs of automotive system on chip and automotive system on chip using the same
JP2015046130A (ja) * 2013-08-29 2015-03-12 キヤノン株式会社 データ処理装置、その制御方法およびプログラム
US10187760B2 (en) * 2015-10-16 2019-01-22 Apple Inc. Delivery of messages in a multi device configuration
EP3817368A3 (en) 2019-10-30 2021-09-29 Canon Kabushiki Kaisha Image capturing apparatus, control method, and program
JP2021196681A (ja) * 2020-06-10 2021-12-27 ルネサスエレクトロニクス株式会社 半導体装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07319806A (ja) * 1994-05-30 1995-12-08 Nec Shizuoka Ltd バス調停方式
JPH0883254A (ja) * 1994-03-30 1996-03-26 Internatl Business Mach Corp <Ibm> マルチメディア・コンピュータ・システムにおいて効率的にバスを割り振る方法およびそのためのシステム
JPH09297731A (ja) * 1996-04-30 1997-11-18 Sony Corp バス分配制御回路
JP2002222161A (ja) * 2001-01-26 2002-08-09 Fujitsu Ltd 半導体装置、及びデータ転送方法
JP2006018661A (ja) * 2004-07-02 2006-01-19 Ricoh Co Ltd メモリ制御装置およびメモリ制御方法
JP2006039672A (ja) * 2004-07-22 2006-02-09 Olympus Corp バス要求制御回路

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5572215A (en) * 1967-04-13 1996-11-05 Hughes Aircraft Company Digital data processor
JPS5099235A (ja) * 1973-12-28 1975-08-06
US4536839A (en) * 1982-03-30 1985-08-20 Mai Basic Four, Inc. Memory request arbitrator
US4829467A (en) * 1984-12-21 1989-05-09 Canon Kabushiki Kaisha Memory controller including a priority order determination circuit
US4623846A (en) * 1985-02-14 1986-11-18 Motorola, Inc. Constant duty cycle, frequency programmable clock generator
JPH06309200A (ja) * 1991-04-10 1994-11-04 Internatl Business Mach Corp <Ibm> ボリュームからオブジェクトを読取る方法、並びに階層式記憶システム及び情報処理システム
FR2677473B1 (fr) * 1991-06-05 1995-04-07 Telemecanique Procede et bus d'arbitrage pour transmission de donnees serie.
US5265223A (en) * 1991-08-07 1993-11-23 Hewlett-Packard Company Preservation of priority in computer bus arbitration
JPH05189366A (ja) * 1992-01-08 1993-07-30 Nec Ibaraki Ltd チャネルリクエスト優先度判定回路
JPH06309180A (ja) * 1993-04-22 1994-11-04 Toshiba Corp コンピュータシステムの割込制御装置
JP3130717B2 (ja) * 1993-11-25 2001-01-31 日本電気株式会社 バスアービトレーションシステム
JPH07200386A (ja) * 1993-12-28 1995-08-04 Toshiba Corp 共有メモリのアクセス制御装置および画像形成装置
US5524235A (en) * 1994-10-14 1996-06-04 Compaq Computer Corporation System for arbitrating access to memory with dynamic priority assignment
JP3320233B2 (ja) * 1995-02-06 2002-09-03 キヤノン株式会社 記録装置
JP2731768B2 (ja) * 1995-10-20 1998-03-25 甲府日本電気株式会社 メモリ制御装置
US5793747A (en) * 1996-03-14 1998-08-11 Motorola, Inc. Event-driven cell scheduler and method for supporting multiple service categories in a communication network
US5862355A (en) * 1996-09-12 1999-01-19 Telxon Corporation Method and apparatus for overriding bus prioritization scheme
US5991265A (en) * 1996-12-02 1999-11-23 Conexant Systems, Inc. Asynchronous transfer mode system and method
US6496515B2 (en) * 1997-05-26 2002-12-17 Alcatel Method for prioritised data transmission and data transmission arrangement
US6006303A (en) * 1997-08-28 1999-12-21 Oki Electric Industry Co., Inc. Priority encoding and decoding for memory architecture
US6199127B1 (en) * 1997-12-24 2001-03-06 Intel Corporation Method and apparatus for throttling high priority memory accesses
US6240475B1 (en) * 1997-12-30 2001-05-29 Adaptec, Inc. Timer based arbitrations scheme for a PCI multi-function device
JP2978871B2 (ja) * 1998-01-30 1999-11-15 日本電気アイシーマイコンシステム株式会社 リフレッシュ制御方式
JPH11327921A (ja) * 1998-05-13 1999-11-30 Toshiba Corp 計算機システムに於けるスレッド優先度制御装置、及びスレッド優先度制御方法
US6105102A (en) * 1998-10-16 2000-08-15 Advanced Micro Devices, Inc. Mechanism for minimizing overhead usage of a host system by polling for subsequent interrupts after service of a prior interrupt
US6272580B1 (en) * 1999-03-16 2001-08-07 Compaq Computer Corp. Apparatus and method for dynamically elevating a lower level bus master to an upper level bus master within a multi-level arbitration system
US6542921B1 (en) * 1999-07-08 2003-04-01 Intel Corporation Method and apparatus for controlling the processing priority between multiple threads in a multithreaded processor
US6473086B1 (en) * 1999-12-09 2002-10-29 Ati International Srl Method and apparatus for graphics processing using parallel graphics processors
US6745262B1 (en) * 2000-01-06 2004-06-01 International Business Machines Corporation Method, system, program, and data structure for queuing requests having different priorities
US20020083063A1 (en) * 2000-12-26 2002-06-27 Bull Hn Information Systems Inc. Software and data processing system with priority queue dispatching
JP2002236658A (ja) * 2001-02-13 2002-08-23 Ricoh Co Ltd 調停装置
WO2002087053A1 (en) * 2001-04-20 2002-10-31 Jaguar Cars Limited Motor vehicle electrical load management
US7099346B1 (en) * 2001-05-15 2006-08-29 Golden Bridge Technology, Inc. Channel capacity optimization for packet services
JP2003186824A (ja) 2001-12-18 2003-07-04 Canon Inc バス使用権優先度調整装置およびシステム
DE10162653A1 (de) * 2001-12-20 2003-07-03 Bosch Gmbh Robert Verfahren und System zur Anzeige von Informationen und Fahrzeug-Infotainment System
US6880028B2 (en) * 2002-03-18 2005-04-12 Sun Microsystems, Inc Dynamic request priority arbitration
CN100445973C (zh) * 2002-04-17 2008-12-24 威盛电子股份有限公司 总线控制权仲裁方法与仲裁器
CN1518325B (zh) * 2003-01-17 2010-04-28 华为技术有限公司 一种用于ip电话系统的路由优先级动态调整方法
US7213084B2 (en) * 2003-10-10 2007-05-01 International Business Machines Corporation System and method for allocating memory allocation bandwidth by assigning fixed priority of access to DMA machines and programmable priority to processing unit
US7099975B2 (en) * 2003-12-09 2006-08-29 International Business Machines Corporation Method of resource arbitration
US7174180B2 (en) * 2004-07-21 2007-02-06 Lucent Technologies Inc. Methods and apparatus for transmission scheduling in wireless networks
WO2007105256A1 (ja) * 2006-02-24 2007-09-20 Fujitsu Limited マルチプロセッサシステム、プロセッサ、およびキャッシュ制御方法
JP4801725B2 (ja) * 2006-02-28 2011-10-26 富士通株式会社 演算処理装置及び演算処理装置の制御方法
JP2007334641A (ja) * 2006-06-15 2007-12-27 Sony Corp 情報処理装置および方法、並びにプログラム
US8024739B2 (en) * 2007-01-09 2011-09-20 International Business Machines Corporation System for indicating and scheduling additional execution time based on determining whether the execution unit has yielded previously within a predetermined period of time
US7904626B2 (en) * 2007-06-07 2011-03-08 Renesas Electronics Corporation Arbiter and arbitration method of multiple data accesses
US7831265B1 (en) * 2007-11-07 2010-11-09 At&T Mobility Ii Llc Mobile rate control in mobile to mobile video communication

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883254A (ja) * 1994-03-30 1996-03-26 Internatl Business Mach Corp <Ibm> マルチメディア・コンピュータ・システムにおいて効率的にバスを割り振る方法およびそのためのシステム
JPH07319806A (ja) * 1994-05-30 1995-12-08 Nec Shizuoka Ltd バス調停方式
JPH09297731A (ja) * 1996-04-30 1997-11-18 Sony Corp バス分配制御回路
JP2002222161A (ja) * 2001-01-26 2002-08-09 Fujitsu Ltd 半導体装置、及びデータ転送方法
JP2006018661A (ja) * 2004-07-02 2006-01-19 Ricoh Co Ltd メモリ制御装置およびメモリ制御方法
JP2006039672A (ja) * 2004-07-22 2006-02-09 Olympus Corp バス要求制御回路

Also Published As

Publication number Publication date
CN101089833B (zh) 2010-06-02
CN101089833A (zh) 2007-12-19
US20070294446A1 (en) 2007-12-20
US8065458B2 (en) 2011-11-22

Similar Documents

Publication Publication Date Title
JP2007334641A (ja) 情報処理装置および方法、並びにプログラム
JP4857106B2 (ja) 映像音声処理用集積回路及び機器の設計開発方法
JP4519082B2 (ja) 情報処理方法、動画サムネイル表示方法、復号化装置、および情報処理装置
JPH10108117A (ja) メモリインターフェースを共用するビデオ及び／又はオーディオ脱圧縮及び／又は圧縮装置
JP2009044537A (ja) 映像ストリーム処理装置及びその制御方法、プログラム、記録媒体
JP2006197587A (ja) デュアルビデオデコーディングシステム及び方法
JP2010273190A (ja) 復号処理装置、復号処理方法、データ分配プログラムおよび復号処理プログラム
US20140029671A1 (en) Image encoding or decoding apparatus, system, method, and storage medium for encoding or decoding a plurality of images in parallel
JP2011192229A (ja) サーバ装置および情報処理方法
US9547330B2 (en) Processor and control method for processor
US11314664B2 (en) Memory access device, image processing device and imaging device
WO2009150836A1 (ja) デコード装置、情報処理システムおよび動画像記録再生システム
JPH08314793A (ja) メモリアクセス制御方法および該方法を適用した半導体集積回路および画像復号装置
JP4770023B2 (ja) デジタル信号処理装置および方法、並びにデジタル信号処理プログラム
JP2006251779A (ja) エンコーディングされたイメージデータをディスプレイする装置及びその方法
US20040064617A1 (en) Information processing apparatus, information processing method, recording medium and program
JP5589654B2 (ja) 映像音声再生装置、および映像音声再生方法
US20220150409A1 (en) Camera, control method, and program
JP2008271461A (ja) カメラシステムおよびデータ伝送方法
JP2006115168A (ja) 画像復号装置および画像表示装置
CN115334310A (zh) 视频数据编码方法、装置、电子设备和介质
JP2001324998A (ja) 映像音声処理装置
JP2007286682A (ja) データ処理装置及びデータ処理方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110708

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110830