JP2014016730A - バス調停装置、バス調停方法、及びコンピュータプログラム - Google Patents
バス調停装置、バス調停方法、及びコンピュータプログラム Download PDFInfo
- Publication number
- JP2014016730A JP2014016730A JP2012152830A JP2012152830A JP2014016730A JP 2014016730 A JP2014016730 A JP 2014016730A JP 2012152830 A JP2012152830 A JP 2012152830A JP 2012152830 A JP2012152830 A JP 2012152830A JP 2014016730 A JP2014016730 A JP 2014016730A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- master
- request signal
- masters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
Abstract
【解決手段】バス107を優先的に使用する順位を表す優先度が各々付されるCPU410、シリアルI/F413等の複数のバスマスタが接続されたバス107に設けられるバスアービタ101である。バスアービタ101は、複数のバスマスタの優先度を予め定められた周期で変化させる。バスアービタ101は、1以上のバスマスタからバス107の使用を要求する要求信号を受信する。バスアービタ101は、該要求信号を受信した時点の各バスマスタの優先度に基づき、該要求信号を送信した1以上のバスマスタのうち最も高い優先度が付された1つのバスマスタを特定する。バスアービタ101は、特定した1つのバスマスタにバス107の使用を許可する許可信号を送信する。
【選択図】図4
Description
画像形成装置1000は、自動原稿搬送部(DF:Document Feeder)100、画像読取部200、画像形成部300、及び操作部10を備える。画像読取部200は、画像形成部300上に設けられる。画像読取部200上には、自動原稿搬送部100が取り付けられている。画像形成装置1000を構成するこれらの構成要素は、複数の制御部により分散制御される。各制御部には、CPUや専用の半導体装置等を用いることができる。
図2は、画像形成部300の詳細な構成図である。画像形成部300は、電子写真方式を採用している。図2において、符号末尾のアルファベットY、M、C、Kは、それぞれイエロー、マゼンダ、シアン、ブラックの各色を表す。なお、以下の説明で全色を表す場合には、符号末尾のアルファベットY、M、C、Kを省略して説明する。
図6ではCPU410をバスマスタM0、シリアルI/F413をバスマスタM1、第1DMA440をバスマスタM2、第2DMA441をバスマスタM3、第3DMA442をバスマスタM4、第4DMA443をバスマスタM5と表している。バスマスタM0の優先度は、最も高く(優先度「1」)常に一定である。他のバスマスタM1〜M5の優先度は、クロックCLKに同期して変化する。この例では、最も優先度が高いバスマスタM0以外のバスマスタが5つ(バスマスタM1〜M5)であるため、5サイクルのクロックCLKで初期の優先度の状態に戻る。優先度は、バス権要求信号に関係なく、クロックCLKに同期して変化するカウント値に応じて決められる。なお、図6では、バスマスタM1〜M5の優先度がクロックCLKに同期して変化していることをわかりやすくするため、バスマスタM1の表現を他のバスマスタM2〜M5とは変えている。
バスアービタ101は、このような各バスマスタM0〜M5のバス調停の優先度を管理する優先度管理部を備える。
クロックサイクルC0では、すべてのバスマスタM0〜M5は、バス権要求信号を発行していない。そのために、バスアービタ101はバス権許可信号を出力しない。
クロックサイクルC1では、バスマスタM0のみがバス権要求信号を出力する。そのために、バスアービタ101はバスマスタM0へバス権許可信号を出力する。バスマスタM0は、バス権許可信号を受け取ることでバス107の使用が可能となる。バスマスタM0は、バス107の使用を終了すると、バス権要求信号の出力を停止する。
クロックサイクルC8では、最も優先度が高い優先度「1」のバスマスタM0がバス権要求信号を出力していないため、バス権は優先度「2」のバスマスタM4へ遷移する。しかし、バスマスタM4がバス権要求信号を出力していないため、バス権が優先度の高い順にバスマスタM5(優先度「3」)→バスマスタM1(優先度「4」)→バスマスタM2(優先度「5」)と遷移する。バスマスタM2はバス権要求信号を出力しているため、バスアービタ101は、バス権許可信号をバスマスタM2へ出力する。バスマスタM2はバス権許可信号を受け取ることでバス107の使用が可能となる。バスマスタM2は、バス107の使用を終了すると、バス使用要求の出力を停止する。
クロックサイクルC9でバス107を使用できなかったバスマスタM5は、バス権要求信号の出力を継続する。クロックサイクルC10では、バスアービタ101がバス権要求信号を出力しているバスマスタM5にバス権許可信号を出力する。バスマスタM5は、バス権許可信号を受け取ることでバス107を使用し、使用を終了すると、バス権要求信号の出力を停止する。なお、バスマスタM5は、クロックサイクルC10では、優先度が最も低い優先度「6」であるが、他のバスマスタM0〜M4がバス権要求信号を出力していないために、バス権許可信号を受け取ることができる。
クロックサイクルC12では、最も優先度の高いバスマスタM0以外のバスマスタM1〜M5が、バス権要求信号を出力する。最も優先度の高いバスマスタM0はバス権要求信号を出力していないため、バスアービタ101は、次に優先度の高い優先度「2」のバスマスタM3にバス権許可信号を出力する。バスマスタM3は、バス権許可信号を受け取ることでバス107を使用し、使用が終了すると、バス権要求信号の出力を停止する。
クロックサイクルC15では、最も優先度の高いバスマスタM0はバス権要求信号を出力しない。バスマスタM1、M2、M4は、クロックサイクルC12からバス権要求信号を出力し続けている。そのためにバスアービタ101は、バスマスタM1、M2、M4のうち最も優先度の高い優先度「2」のバスマスタM1へバス権許可信号を出力する。バスマスタM1は、バス権許可信号を受け取ることでバス107を使用し、使用が終了すると、バス権要求信号の出力を停止する。
クロックサイクルC16では、最も優先度の高いバスマスタM0はバス権要求信号を出力しない。バスマスタM2、M4は、クロックサイクルC12からバス権要求信号を出力し続けている。そのためにバスアービタ101は、バスマスタM2、M4のうち優先度の高い優先度「2」のバスマスタM2へバス権使用許可信号を出力する。バスマスタM2はバス権許可信号を受け取ることでバス107を使用し、使用が終了すると、バス権要求信号の出力を停止する。
クロックサイクルC17では、最も優先度の高いバスマスタM0はバス権要求信号を出力しない。そのためにバスアービタ101は、次に優先度の高いバスマスタM3へバス権を遷移させる。しかし、バスマスタM3はバス権要求信号を出力していないため、バスアービタ101は、バス権許可信号をバスマスタM3には出力せず、次に優先度の高いバスマスタM4へバス権を遷移させる。バスマスタM4は、クロックサイクルC12からバス権要求信号を出力し続けている。バスアービタ101は、バスマスタM4に対して、バス権許可信号を出力する。バスマスタM4は、バス権許可信号を受け取ることでバス17を使用し、使用が終了すると、バス権要求信号の出力を停止する。
このように、優先度及びバス権要求信号により、適宜、バスマスタM0〜M5のいずれか1つに、バス権が割り当てられる。
バスアービタ101は、カウント値nが「0〜4」の範囲内にあるならば、優先度が2番目に高い優先度「2」のバスマスタがバス権要求信号を出力しているか否かを確認する(S4:Y、S5)。バスアービタ101は、例えば図6に示すような各バスマスタM0〜M5の優先度を記憶しており、カウント値nにより、各バスマスタM0〜M5の優先度を確認することができる。
図9の例では、バスマスタを優先度に応じてグループ化する。バスマスタM0の優先度は、最も高く常に一定である。バスマスタM1、M2、M3は、2番目に優先度の高いグループである。バスマスタM4、M5は、3番目に優先度の高いグループである。
3番目に優先度の高いグループに属するバスマスタM4、M5は、カウント値が「0」のとき、優先度がバスマスタM4、M5の順になる。次のクロックサイクルでは(カウント値「1」)、バスマスタM5、M4の順になる。2クロックサイクルで元の優先度順になる。
また、上記の説明では最も優先度の高いバスマスタの優先度を固定しているが、最も優先度の低いバスマスタを固定するようにしてもよい。例えば優先的にバス107を使用する必要は無いが、処理のログデータのように記録として残す必要があるデータをメモリに転送する場合に用いることができる。
Claims (5)
- バスを優先的に使用する順位を表す優先度が各々付される複数のバスマスタが接続された前記バスに設けられるバス調停装置であって、
前記複数のバスマスタの優先度を予め定められた周期で変化させる優先度管理手段と、
1以上のバスマスタから前記バスの使用を要求する要求信号を受信すると、該要求信号を受信した時点の各バスマスタの優先度に基づいて、該要求信号を送信した前記1以上のバスマスタのうち最も高い優先度が付された1つのバスマスタを特定し、特定した前記1つのバスマスタに前記バスの使用を許可する許可信号を送信する調停手段と、を備えることを特徴とする、
バス調停装置。 - 前記優先度管理手段は、いずれか1つのバスマスタの優先度を最も高い優先度に固定しすることを特徴とする、
請求項1記載のバス調停装置。 - 前記優先度管理手段は、優先度が固定されていないバスマスタを、各々2以上のバスマスタを含む複数のグループに分けて、グループ毎に前記周期で変化する優先度を付し、
各グループ内では、該グループに属するバスマスタのグループ内の優先度を前記周期で変化させることを特徴とする、
請求項2記載のバス調停装置。 - バスを優先的に使用する順位を表す優先度が各々付される複数のバスマスタが接続された前記バスに設けられるバス調停装置により実行される方法であって、
前記複数のバスマスタの優先度を予め定められた周期で変化させる段階と、
前記周期毎に、その時点の最も高い優先度が付されたバスマスタから、優先度の高い順に、前記バスの使用を要求する要求信号を送信したか否かを確認する段階と、
前記要求信号を送信したバスマスタがあれば、該バスマスタに、前記バスの使用を許可する許可信号を送信する段階と、を含むことを特徴とする、
バス調停方法。 - バスを優先的に使用する順位を表す優先度が各々付される複数のバスマスタが接続された前記バスに設けられるコンピュータを、
前記複数のバスマスタの優先度を予め定められた周期で変化させる優先度管理手段、
1以上のバスマスタから前記バスの使用を要求する要求信号を受信すると、該要求信号を受信した時点の各バスマスタの優先度に基づいて、該要求信号を送信した前記1以上のバスマスタのうち最も高い優先度が付された1つのバスマスタを特定し、特定した前記1つのバスマスタに前記バスの使用を許可する許可信号を送信する調停手段、
として機能させることを特徴とするコンピュータプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012152830A JP2014016730A (ja) | 2012-07-06 | 2012-07-06 | バス調停装置、バス調停方法、及びコンピュータプログラム |
US13/922,747 US9665515B2 (en) | 2012-07-06 | 2013-06-20 | Bus arbitration apparatus provided to a bus connected to a plurality of bus masters, bus arbitration method, and computer-readable storage medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012152830A JP2014016730A (ja) | 2012-07-06 | 2012-07-06 | バス調停装置、バス調停方法、及びコンピュータプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014016730A true JP2014016730A (ja) | 2014-01-30 |
JP2014016730A5 JP2014016730A5 (ja) | 2015-08-20 |
Family
ID=49879392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012152830A Pending JP2014016730A (ja) | 2012-07-06 | 2012-07-06 | バス調停装置、バス調停方法、及びコンピュータプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9665515B2 (ja) |
JP (1) | JP2014016730A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10303631B2 (en) | 2016-03-17 | 2019-05-28 | International Business Machines Corporation | Self-moderating bus arbitration architecture |
US10482056B2 (en) * | 2017-11-21 | 2019-11-19 | Qualcomm Incorporated | Transfer of master duties to a slave on a communication bus |
CN115622834A (zh) * | 2022-10-10 | 2023-01-17 | 合肥美的电冰箱有限公司 | 总线通信控制方法、装置、设备及存储介质 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4924380A (en) * | 1988-06-20 | 1990-05-08 | Modular Computer Systems, Inc. (Florida Corporation) | Dual rotating priority arbitration method for a multiprocessor memory bus |
JP2002312309A (ja) * | 2001-04-09 | 2002-10-25 | Nec Eng Ltd | 調停回路及び調停方法 |
JP2002351821A (ja) * | 2001-05-28 | 2002-12-06 | Mitsubishi Electric Corp | 調停制御方法および回路 |
JP2006309530A (ja) * | 2005-04-28 | 2006-11-09 | Matsushita Electric Ind Co Ltd | バス調停回路 |
JP2007026021A (ja) * | 2005-07-15 | 2007-02-01 | Nec Electronics Corp | バス制御システム及びバス制御方法 |
US20080256279A1 (en) * | 2007-04-16 | 2008-10-16 | Nvidia Corporation | Resource arbiter |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5560016A (en) * | 1994-10-06 | 1996-09-24 | Dell Usa, L.P. | System and method for dynamic bus access prioritization and arbitration based on changing bus master request frequency |
US6826644B1 (en) * | 2000-08-10 | 2004-11-30 | Serverworks Corporation | Peripheral component interconnect arbiter implementation with dynamic priority scheme |
US6804736B2 (en) * | 2000-11-30 | 2004-10-12 | Hewlett-Packard Development Company, L.P. | Bus access arbitration based on workload |
JP2003186824A (ja) * | 2001-12-18 | 2003-07-04 | Canon Inc | バス使用権優先度調整装置およびシステム |
US6880028B2 (en) * | 2002-03-18 | 2005-04-12 | Sun Microsystems, Inc | Dynamic request priority arbitration |
US20030229743A1 (en) * | 2002-06-05 | 2003-12-11 | Brown Andrew C. | Methods and structure for improved fairness bus arbitration |
US6985985B2 (en) * | 2002-06-05 | 2006-01-10 | Lsi Logic Corporation | Methods and structure for dynamic modifications to arbitration for a shared resource |
JP4266619B2 (ja) * | 2002-11-25 | 2009-05-20 | 株式会社ルネサステクノロジ | 調停回路 |
US7065595B2 (en) * | 2003-03-27 | 2006-06-20 | International Business Machines Corporation | Method and apparatus for bus access allocation |
KR20050072541A (ko) * | 2004-01-07 | 2005-07-12 | 삼성전자주식회사 | 버스 할당 방법 및 장치 |
DE102004013635B4 (de) * | 2004-03-19 | 2006-04-20 | Infineon Technologies Ag | Verfahren zur Vergabe von Buszugriffsrechten in Multimaster-Bussystemen, sowie Multimaster-Bussystem zur Durchführung des Verfahrens |
JP2006195867A (ja) * | 2005-01-17 | 2006-07-27 | Matsushita Electric Ind Co Ltd | バス調停方法及び半導体装置 |
JP4974508B2 (ja) * | 2005-10-28 | 2012-07-11 | キヤノン株式会社 | バスマスタ装置、バス調停装置及びバス調停方法 |
JP2007334641A (ja) * | 2006-06-15 | 2007-12-27 | Sony Corp | 情報処理装置および方法、並びにプログラム |
JP2007095089A (ja) | 2006-11-14 | 2007-04-12 | Ricoh Co Ltd | バスアービタ |
US7577780B2 (en) * | 2007-02-28 | 2009-08-18 | National Chiao Tung University | Fine-grained bandwidth control arbiter and the method thereof |
US20080270658A1 (en) * | 2007-04-27 | 2008-10-30 | Matsushita Electric Industrial Co., Ltd. | Processor system, bus controlling method, and semiconductor device |
US8032678B2 (en) * | 2008-11-05 | 2011-10-04 | Mediatek Inc. | Shared resource arbitration |
JP2011133940A (ja) * | 2009-12-22 | 2011-07-07 | Seiko Epson Corp | アクセス調停装置、集積回路装置、電子機器、アクセス調停方法、及びプログラム |
US8682639B2 (en) * | 2010-09-21 | 2014-03-25 | Texas Instruments Incorporated | Dedicated memory window for emulation address |
US9064050B2 (en) * | 2010-10-20 | 2015-06-23 | Qualcomm Incorporated | Arbitrating bus transactions on a communications bus based on bus device health information and related power management |
JP5625766B2 (ja) * | 2010-11-08 | 2014-11-19 | ソニー株式会社 | アービトレーション回路、および、その制御方法 |
-
2012
- 2012-07-06 JP JP2012152830A patent/JP2014016730A/ja active Pending
-
2013
- 2013-06-20 US US13/922,747 patent/US9665515B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4924380A (en) * | 1988-06-20 | 1990-05-08 | Modular Computer Systems, Inc. (Florida Corporation) | Dual rotating priority arbitration method for a multiprocessor memory bus |
JP2002312309A (ja) * | 2001-04-09 | 2002-10-25 | Nec Eng Ltd | 調停回路及び調停方法 |
JP2002351821A (ja) * | 2001-05-28 | 2002-12-06 | Mitsubishi Electric Corp | 調停制御方法および回路 |
JP2006309530A (ja) * | 2005-04-28 | 2006-11-09 | Matsushita Electric Ind Co Ltd | バス調停回路 |
JP2007026021A (ja) * | 2005-07-15 | 2007-02-01 | Nec Electronics Corp | バス制御システム及びバス制御方法 |
US20080256279A1 (en) * | 2007-04-16 | 2008-10-16 | Nvidia Corporation | Resource arbiter |
Also Published As
Publication number | Publication date |
---|---|
US20140013019A1 (en) | 2014-01-09 |
US9665515B2 (en) | 2017-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110225443A1 (en) | Image forming apparatus and control apparatus | |
JP6039276B2 (ja) | 画像形成装置 | |
JP2014016730A (ja) | バス調停装置、バス調停方法、及びコンピュータプログラム | |
JP2006293138A (ja) | 画像形成装置 | |
US8615675B2 (en) | Image forming apparatus | |
US8804179B2 (en) | Information processing system, information processing method, and storage medium | |
US9555994B2 (en) | Image forming apparatus, method of controlling the same, and storage medium | |
JP6056271B2 (ja) | 画像形成装置 | |
JP2001356556A (ja) | 画像形成装置 | |
JP2015145967A (ja) | 画像形成装置、エンジンおよびこれらの制御方法 | |
JP2019049933A (ja) | 情報処理装置および画像形成装置 | |
JP2010038926A (ja) | 画像形成装置 | |
JP2001337506A (ja) | 画像形成装置 | |
JP2007240900A (ja) | カラー画像形成装置及び画像形成制御方法 | |
JPH05181760A (ja) | Cpuの暴走監視装置 | |
JP2019012298A (ja) | 電子機器 | |
JP5827614B2 (ja) | 画像形成装置 | |
JP2012008476A (ja) | 電子写真画像形成装置 | |
JP2014044558A (ja) | 分散制御システム、制御装置 | |
JP2013033079A (ja) | 画像形成装置 | |
JP6318648B2 (ja) | 画像形成装置、および画像形成方法 | |
JP2010256634A (ja) | 画像形成装置及びその制御方法 | |
JP2011164976A (ja) | 電子機器 | |
JP2007108587A (ja) | 画像形成装置 | |
JP2005096084A (ja) | 画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150706 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150706 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160517 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160518 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160715 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170110 |