JP2014016730A - バス調停装置、バス調停方法、及びコンピュータプログラム - Google Patents

バス調停装置、バス調停方法、及びコンピュータプログラム Download PDF

Info

Publication number
JP2014016730A
JP2014016730A JP2012152830A JP2012152830A JP2014016730A JP 2014016730 A JP2014016730 A JP 2014016730A JP 2012152830 A JP2012152830 A JP 2012152830A JP 2012152830 A JP2012152830 A JP 2012152830A JP 2014016730 A JP2014016730 A JP 2014016730A
Authority
JP
Japan
Prior art keywords
bus
priority
master
request signal
masters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012152830A
Other languages
English (en)
Other versions
JP2014016730A5 (ja
Inventor
Hirotaka Seki
広高 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012152830A priority Critical patent/JP2014016730A/ja
Priority to US13/922,747 priority patent/US9665515B2/en
Publication of JP2014016730A publication Critical patent/JP2014016730A/ja
Publication of JP2014016730A5 publication Critical patent/JP2014016730A5/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/374Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

【課題】複数のバスマスタのデータ転送を、できるだけ先送りせずに確約するバス調停装置を提供する。
【解決手段】バス107を優先的に使用する順位を表す優先度が各々付されるCPU410、シリアルI/F413等の複数のバスマスタが接続されたバス107に設けられるバスアービタ101である。バスアービタ101は、複数のバスマスタの優先度を予め定められた周期で変化させる。バスアービタ101は、1以上のバスマスタからバス107の使用を要求する要求信号を受信する。バスアービタ101は、該要求信号を受信した時点の各バスマスタの優先度に基づき、該要求信号を送信した1以上のバスマスタのうち最も高い優先度が付された1つのバスマスタを特定する。バスアービタ101は、特定した1つのバスマスタにバス107の使用を許可する許可信号を送信する。
【選択図】図4

Description

本発明は、例えば画像形成装置において、画像データの転送、モータやセンサ等の複数のアクチュエータ制御を行うためのデータの転送等に用いられるバス(bus)の、使用権(バス権)の調停を行うバス調停装置(バスアービタ)に関する。
バスアービタは、同一のバスに接続されたCPU(Central Processing Unit)等の複数のバスマスタからのバス権要求に応じて、バス権を付与するバスマスタを決定する。本明細書では、このようなバスアービタをデジタル複写機等の画像形成装置に用いる例について説明する。なお、バスマスタとは、システム制御を行うCPU、IEEE1394等の通信系インタフェースやダイレクトメモリアクセス(DMA:Direct Memory Access)等であり、バス上の転送制御を行うデバイスである。
自動原稿搬送モジュールを装備した画像形成装置には、CPUを含むシステム制御部が原稿に光を照射する光走査部を原稿読取位置に停止させ、原稿を1枚ずつ読み取る流し読みモードを備えるものがある。システム制御部は、原稿を読取位置まで搬送するための原稿搬送制御部と同一のバスに接続される。また、原稿の読み取りデータである原稿データを記憶するメモリも、システム制御部と同一のバスに接続される。そのために、当該バスには、原稿の読み取り時に大量のデータが転送されることになる。画像形成装置の動作が高速になるほど、バス上のデータの転送量が増大する。バスアービタは、このように転送量が増大した場合のバス権の調停に有効である。
特許文献1は、このようなバスアービタの一例である。特許文献1では、スキャナ(光走査部)、システム制御部、メモリ等を同一の汎用バスに接続し、バスアービタにより、最も優先度の高いバスマスタからのバス権要求があれば、他のバスマスタのバス使用頻度を一時的に低下させる。これにより、最も優先度の高いバスマスタのデータ転送効率を確約する。
バスには、リアルタイム性を損なわずにシステム制御部の負荷を低減するために、データ転送を行うDMA等のデータ転送機能部を、バスマスタとして接続することが一般的である。バス上にシステム制御部、データ転送機能部といった複数のバスマスタが存在する構成では、画像形成装置の動作を制御する上で、バスを使用するためのバス権の調停が重要である。
特開2007−95089号公報
特許文献1に開示される発明では、最も優先度の高いバスマスタの転送が確約されるが、優先度の低いバスマスタからのバス権要求が重なった場合、相対的に優先度の低いバスマスタのデータ転送が確約されることは無い。また優先度の高いバスマスタからのバス権要求が連続する場合、優先度の低いバスマスタによるデータ転送が先送りになる。そのために、例えば、紙を搬送させるためのドラムモータを一定速度で回転させることが困難になり、紙詰まり等が発生する。そこで、すべてのバスマスタのデータ転送を効率よく確約する必要がある。
本発明は、以上のような従来の問題に鑑み、複数のバスマスタのデータ転送を、できるだけ先送りせずに確約するバス調停装置を提供することを主たる課題とする。
上記の課題を解決する本発明のバス調停装置は、バスを優先的に使用する順位を表す優先度が各々付される複数のバスマスタが接続された前記バスに設けられるバス調停装置である。バス調停装置は、優先度管理手段及び調停手段を備える。優先度管理手段は、前記複数のバスマスタの優先度を予め定められた周期で変化させる。調停手段は、1以上のバスマスタから前記バスの使用を要求する要求信号を受信する。調停手段は要求信号を受信すると、該要求信号を受信した時点の各バスマスタの優先度に基づいて、該要求信号を送信した前記1以上のバスマスタのうち最も高い優先度が付された1つのバスマスタを特定する。調停手段は、特定した前記1つのバスマスタに前記バスの使用を許可する許可信号を送信する。
本発明のバス調停方法は、バスを優先的に使用する順位を表す優先度が各々付される複数のバスマスタが接続された前記バスに設けられるバス調停装置により実行される方法である。バス調停装置が、前記複数のバスマスタの優先度を予め定められた周期で変化させる。また、バス調停装置が、前記周期毎に、その時点の最も高い優先度が付されたバスマスタから、優先度の高い順に、前記バスの使用を要求する要求信号を送信したか否かを確認する。また、バス調停装置が、前記要求信号を送信したバスマスタがあれば、該バスマスタに、前記バスの使用を許可する許可信号を送信する。
本発明のコンピュータプログラムは、バスを優先的に使用する順位を表す優先度が各々付される複数のバスマスタが接続された前記バスに設けられるコンピュータを、優先度管理手段及び調停手段として機能させる。優先度管理手段は、前記複数のバスマスタの優先度を予め定められた周期で変化させる。調停手段は、1以上のバスマスタから前記バスの使用を要求する要求信号を受信する。調停手段は要求信号を受信すると、該要求信号を受信した時点の各バスマスタの優先度に基づいて、該要求信号を送信した前記1以上のバスマスタのうち最も高い優先度が付された1つのバスマスタを特定する。また、調停手段は、特定した前記1つのバスマスタに前記バスの使用を許可する許可信号を送信する。
本発明は、バスに接続されたバスマスタの優先度を、予め定められた周期で変化させる。そのために各バスマスタには、バスの優先度が高いときと低いときとが周期的に訪れる。各バスマスタは、優先度が高いときにバスを使用することが可能となるために、すべてのバスマスタによるバスの使用が、滞りなく確約される。
本実施形態の画像形成装置の概観図。 画像形成部の詳細な構成図。 制御モジュールの構成例示図。 作像モジュールの一部の構成図。 バスマスタ間のバス権の遷移状態の説明図。 バス調停の優先度についての説明図。 バス調停のタイミングチャート。 バス調停処理を表すフローチャート。 バス調停の優先度についての他の例示図。
以下、本発明の実施の形態を図面を参照しつつ詳細に説明する。
図1は、本実施形態のシリアル通信装置を適用した画像形成装置1000の概観図である。
画像形成装置1000は、自動原稿搬送部(DF:Document Feeder)100、画像読取部200、画像形成部300、及び操作部10を備える。画像読取部200は、画像形成部300上に設けられる。画像読取部200上には、自動原稿搬送部100が取り付けられている。画像形成装置1000を構成するこれらの構成要素は、複数の制御部により分散制御される。各制御部には、CPUや専用の半導体装置等を用いることができる。
自動原稿搬送部100は、原稿を自動的に原稿台ガラス上に搬送する。画像読取部200は、自動原稿搬送部100から搬送された原稿を読み取って画像データを出力する。画像形成部300は、画像読取部200から出力された画像データやネットワークを介して外部装置から入力された画像データに基づく画像を、紙等の記録材に形成する。操作部10は、ユーザが各種操作を行うためのGUI(Graphical User Interface)を有する。操作部10は、例えばタッチパネル等を備えたディスプレイにより構成されており、ユーザに対して情報を提示可能である。
[画像形成部]
図2は、画像形成部300の詳細な構成図である。画像形成部300は、電子写真方式を採用している。図2において、符号末尾のアルファベットY、M、C、Kは、それぞれイエロー、マゼンダ、シアン、ブラックの各色を表す。なお、以下の説明で全色を表す場合には、符号末尾のアルファベットY、M、C、Kを省略して説明する。
フルカラー静電画像を形成するための像形成体である感光ドラム(以下、「感光体」と称する。)225は、モータからの駆動力によって図中矢印Aの方向に回転する。感光体225の周囲には、一次帯電部221、露光部218、現像部223、転写部220、クリーナ部222、及び除電部271が設けられている。
現像部223Kはモノクロ現像のための現像モジュールであり、感光体225K上に形成された潜像をブラックのトナーで現像する。現像部223Y、M、Cはカラー現像のための現像モジュールであり、現像部223Y、M、Cは、感光体225Y、M、C上に形成された潜像を、それぞれイエロー、マゼンダ、シアンの各トナーで現像する。感光体225上で現像された各色のトナー像は、転写部220によって中間転写体である転写ベルト226に多重転写され、4色のトナー像が重ね合わされる。
転写ベルト226は、ローラ227、228、229に張架される。ローラ227は、駆動源からの駆動力により転写ベルト226を駆動する駆動ローラである。ローラ228は、転写ベルト226の張力を調節するテンションローラである。ローラ229は、二次転写部231としての転写ローラのバックアップローラである。転写ローラ脱着ユニット250は、二次転写部231を転写ベルト226に当接、離間するための駆動ユニットである。二次転写部231を通過後の転写ベルト226の下部には、クリーナーブレード232が設けられており、転写ベルト226上の残留トナーが掻き落とされる。
カセット240、241及び手差し給紙部253に収納される記録材は、給紙ローラ対235及びレジストローラ255により二次転写部231と転写ベルト226との当接部(ニップ部)に給送される。その際、二次転写部231は、転写ローラ脱着ユニット250によって転写ベルト226に当接される。転写ベルト226上に形成されたトナー像は、ニップ部で記録材上に転写される。記録材に転写されたトナー像は、定着部234によって、記録材に熱定着される。そして、トナー像が定着された記録材は外部に排紙される。
カセット240、241及び手差し給紙部253は、それぞれ記録材の有無を検知するための検知センサ243、244、245を備える。また、カセット240、241及び手差し給紙部253は、それぞれ記録材のピックアップ不良を検知するための給紙センサ247、248、249を備える。カセット240、241に収納された記録材は、ピックアップローラ238、239により1枚ずつ縦パスローラ対236、237を介して給紙ローラ対235に搬送される。手差し給紙部253に収納された記録材は、ピックアップローラ254により1枚ずつ給紙ローラ対235に搬送される。
画像形成部300の画像形成動作について説明する。画像形成の開始指示に応じて、カセット240、241及び手差し給紙部253に収納された記録材は、ピックアップローラ238、239、254により1枚ずつに給紙ローラ対235に搬送される。記録材は、給紙ローラ対235によりレジストローラ255へ搬送される。レジストセンサ256はレジストローラ255の上流に配置されており、記録材の通過を検知する。
レジストセンサ256による記録材の通過の検知に応じて、給紙ローラを停止させる。これにより、記録材は、停止しているレジストローラ255に当接して停止する。このとき記録材の先端が、搬送経路に対して垂直になるように記録材の姿勢が調整される。以下、この処理を位置補正と称する。位置補正は、以降の処理において、記録材に形成される画像の傾きを低減するために行われる。位置補正後、レジストローラ255を起動させて搬送動作を再開し、記録材を二次転写部231へ搬送する。なお、レジストローラ255は、クラッチを介して駆動源に結合されている。
一方、感光体225の表面は、電圧が印加された一次帯電部221によって所定の電位で一様にマイナス帯電される。そして、露光部218が帯電された感光体225の表面を露光し、潜像を形成する。露光部218はプリンタ制御I/F(インタフェース)215を介してコントローラ460から送られてくる画像データに基づいてレーザー光をオン、オフする。
現像部223の現像ローラには色毎に予め設定された現像バイアスが印加される。現像ローラは、トナーを用いて潜像を現像し、トナー像を形成する。トナー像は、転写部220により転写ベルト226に転写され、さらに二次転写部231で、搬送されてきた記録材に転写される。トナー像が転写された記録材は、搬送パス268を通過し、定着搬送ベルト230によって定着部234へ搬送される。
定着部234における定着前帯電器251、252は、トナーの吸着力を補って画像乱れを防止するために、記録材に転写されたトナー像を帯電する。そして、定着ローラ233は、トナー像を記録材に熱定着する。トナー像が定着された記録材は排紙ローラ270により搬送され、排紙フラッパ257により排紙パス258側に切り替えられた搬送パスを介して排紙トレー242に排紙される。
感光体225上に残留するトナーは、クリーナ部222によって除去され、回収される。感光体225は、除電部271により一様にゼロボルト付近まで除電される。
両面印刷を行う場合には、記録材の表面に画像が形成された後に、記録材を排紙トレー242に排紙せず、引き続き記録材の裏面に画像を形成する。記録材の裏面に画像を形成する場合の動作について詳細に説明する。裏面に画像形成を行なう場合、センサ269の記録材検知に応じて、排紙フラッパ257が搬送パスを裏面パス259側に切り替える。反転ローラ260が裏面パス259を通過した記録材を両面反転パス261に搬送する。記録材は、送り方向幅の分だけ両面反転パス261に搬送された後に、反転ローラ260の逆回転駆動により進行方向が切り替えられる。そして、両面パス搬送ローラ262が、表面が下向きになっている記録材を両面パス263に搬送する。
記録材は、両面パス263を再給紙ローラ264に向かって搬送される。再給紙センサ265による記録材の通過検知に応じて(本実施形態では所定の時間経過後)、搬送動作を中断する。記録材は、停止している再給紙ローラ264に当接して停止する。このとき記録材の先端が、搬送経路に対して垂直になるように記録材の姿勢が調整される。以下、この処理を再位置補正と称する。
再位置補正は、記録材の裏面に形成される画像の傾きを低減するために行われる。再位置補正後、再給紙ローラ264を起動する。再給紙ローラ264は、表裏が逆転した状態の記録材を、再度、給紙パス266上に搬送する。その後の画像形成動作については、上述した画像形成動作と同じであるため省略する。両面に画像形成された記録材は、排紙トレー242に排紙される。
なお、画像形成部300は、両面印刷時においても、記録材の連続給送が可能である。しかしながら、画像形成部300は、記録材への画像形成や形成されたトナー像の定着などを行うための機構は1系統しか有していないため、表面への印刷と裏面への印刷を同時に行うことはできない。したがって、両面印刷時には、画像形成部300に対し、カセット240、241及び手差し給紙部253からの記録材と、裏面印刷のために反転させて再度給送された記録材とが、交互に画像形成される。
画像形成部300は、図2を用いて説明した各構成要素を、搬送モジュールA、搬送モジュールB、作像モジュール、定着モジュールの4つのモジュールに仕分けている。そして、4つの制御モジュールが各々自律して、対応するモジュールに属する構成要素を制御する。また、マスタモジュール306が、これらの4つの制御モジュールを連携させて機能させるために、これら4つの制御モジュールを統括して制御する。図3は、これらの制御モジュールの構成例示図である。
マスタ制御部301は、プリンタ制御I/F215を介してコントローラ460から送られる指示及び画像データに基づいて画像形成部300全体の動作制御を行う。画像形成を実行するための搬送モジュールA302、搬送モジュールB303、作像モジュール304、及び定着モジュール305は、各モジュールの動作を制御するサブマスタ制御部310、320、330、340を備える。サブマスタ制御部310、320、330、340はマスタ制御部301により制御される。これらの制御モジュールの各々は、機能実現のための構成要素の制御を行うスレーブ制御部311〜314、321、322、331〜335、341、342を備える。スレーブ制御部311〜314はサブマスタ制御部310により制御される。スレーブ制御部321、322はサブマスタ制御部320により制御される。スレーブ制御部331〜335はサブマスタ制御部330により制御される。スレーブ制御部341、342はサブマスタ制御部340により制御される。
マスタ制御部301と複数のサブマスタ制御部310、320、330、340とは、1対1接続(ピアツーピア接続)型のシリアル通信バス350〜353を介して接続される。サブマスタ制御部310は、シリアル通信バス360〜363を介して複数のスレーブ制御部311〜314の各々に1対1接続される。同様にサブマスタ制御部320は、シリアル通信バス370、371を介して、スレーブ制御部321、322の各々に接続される。サブマスタ制御部330は、シリアル通信バス380〜384を介して、スレーブ制御部331〜335の各々に1対1接続される。サブマスタ制御部340は、シリアル通信バス390、391を介して、スレーブ制御部341、342の各々に接続される。
図4は作像モジュール304の一部の構成図である。サブマスタ制御部330は、CPU401により、画像形成装置1000の機能の一つである作像機能に関わる動作及びシーケンス制御を行う。RAM(Random Access Memory)402は、CPU401の一時記憶領域として用いられる。ROM(Read Only Memory)403は、作像に関わる動作及びシーケンス制御を行うためのプログラムを格納する。シリアルI/F404は、シリアル通信バス380を介して、スレーブ制御部331と1対1のシリアル通信を行う。
スレーブ制御部331は、複数のバスマスタが共通のバス107上に接続されて構成される。図4では、CPU410、シリアルI/F413、第1〜第4DMA440〜443、ROM412、RAM411、ACC/DEC制御部414、ドラムモータ制御部424、ローラ駆動制御部434、及び高圧生成制御部444がバスマスタとなる。各バスマスタは、バス107を介してバスアービタ101にバス107の使用を要求するバス権要求信号を送信する。バスアービタ101は、バス権要求信号及び各バスマスタに設定されるバス調停の優先度に応じて、バス107の使用を許可するバス権許可信号を、1つのバスマスタにバス107を介して返信する。バスアービタ101は1度に1つのバスマスタに対してのみバス権許可信号を出力することで、バス107の調停を行う。バスアービタ101は、このような処理を行うための調停部を備える。バスアービタ101の機能は、ハードウェアにより実現してもよいが、例えばコンピュータプログラムをバスマスタ107に接続されたコンピュータが読み出して実行することで実現してもよい。
CPU410は、クロックに同期してリアルタイムに以下の処理を行う。CPU410は、露光部218Yに内蔵されるポリゴンミラーの駆動用モータを予め定められた回転速度で駆動する。作像終了後は、ポリゴンミラーの駆動用モータの停止制御を行う。CPU410は、感光体225Yを回転駆動するドラムモータの制御を行う。CPU410は、ローラ227、228、229の回転を制御して、転写ベルト226を、感光体225Y、225M、225C、225Kの回転に同期するように、予め定められた回転速度で駆動する。CPU410は、一次帯電装置221Yに供給する高電圧信号の制御を行う。
RAM411はCPU410の一時記憶領域として用いられる。ROM412はポリゴンミラー制御、ドラム駆動制御、ローラ回転駆動制御、高電圧信号制御に関わるプログラムと、サブマスタ制御部330と通信するためのプログラムを格納する。データ転送機能部である第1〜第4DMA440〜443は、ROM412からポリゴンミラー制御、ドラム駆動制御、ローラ回転駆動制御、高電圧信号制御に関わる各プログラム読み出す。第1〜第4DMA440〜443は、読み出したこれらのプログラムを、それぞれACC/DEC制御部414、ドラムモータ制御部424、ローラ駆動制御部434、高圧生成制御部444に、クロックに同期して転送する。
図5は、バスマスタ間のバス権の遷移状態の説明図である。バス権は、すべてのバスマスタ間で遷移することが可能である。クロックに同期して変化するバスの優先度に応じてバス権の遷移が可能である。CPU410は、スレーブ制御部331全体の動作を制御するために、最も優先度が高い。そのために、CPU410からバス権要求信号が発行されると、他のバスマスタからCPU410にバス権が遷移する。CPU410からバス権要求信号が発行されていない場合、優先度の低いバスマスタへバス権が遷移する。バス権が遷移した先において、バスマスタがバス権要求信号を発行している場合は、バス権許可信号が出力されるが、バスマスタがバス権要求信号を発行していない場合は、更に優先度の低い次のバスマスタへバス権が遷移する。
図6は、バス調停の優先度についての説明図である。
図6ではCPU410をバスマスタM0、シリアルI/F413をバスマスタM1、第1DMA440をバスマスタM2、第2DMA441をバスマスタM3、第3DMA442をバスマスタM4、第4DMA443をバスマスタM5と表している。バスマスタM0の優先度は、最も高く(優先度「1」)常に一定である。他のバスマスタM1〜M5の優先度は、クロックCLKに同期して変化する。この例では、最も優先度が高いバスマスタM0以外のバスマスタが5つ(バスマスタM1〜M5)であるため、5サイクルのクロックCLKで初期の優先度の状態に戻る。優先度は、バス権要求信号に関係なく、クロックCLKに同期して変化するカウント値に応じて決められる。なお、図6では、バスマスタM1〜M5の優先度がクロックCLKに同期して変化していることをわかりやすくするため、バスマスタM1の表現を他のバスマスタM2〜M5とは変えている。
バスアービタ101は、このような各バスマスタM0〜M5のバス調停の優先度を管理する優先度管理部を備える。
図7は,バス調停のタイミングチャートである。
クロックサイクルC0では、すべてのバスマスタM0〜M5は、バス権要求信号を発行していない。そのために、バスアービタ101はバス権許可信号を出力しない。
クロックサイクルC1では、バスマスタM0のみがバス権要求信号を出力する。そのために、バスアービタ101はバスマスタM0へバス権許可信号を出力する。バスマスタM0は、バス権許可信号を受け取ることでバス107の使用が可能となる。バスマスタM0は、バス107の使用を終了すると、バス権要求信号の出力を停止する。
クロックサイクルC2〜C6では、バス権要求信号がバスマスタM1〜M5のいずれか1つから出力される。そのためにバスアービタ101は、バス権要求信号を出力するバスマスタに、バス権許可信号を出力する。バスマスタM1〜M5のうちバス権要求信号を出力するものが、バス権許可信号を受け取ることでバス107の使用が可能となる。バスマスタM1〜M5は、バス107の使用を終了すると、バス権要求信号の出力を停止する。
クロックサイクルC7では、クロックサイクルC0同様、すべてのバスマスタM0〜M5は、バス権要求信号を出力しない。そのために、バスアービタ101はバス権許可信号を出力しない。
クロックサイクルC8では、最も優先度が高い優先度「1」のバスマスタM0がバス権要求信号を出力していないため、バス権は優先度「2」のバスマスタM4へ遷移する。しかし、バスマスタM4がバス権要求信号を出力していないため、バス権が優先度の高い順にバスマスタM5(優先度「3」)→バスマスタM1(優先度「4」)→バスマスタM2(優先度「5」)と遷移する。バスマスタM2はバス権要求信号を出力しているため、バスアービタ101は、バス権許可信号をバスマスタM2へ出力する。バスマスタM2はバス権許可信号を受け取ることでバス107の使用が可能となる。バスマスタM2は、バス107の使用を終了すると、バス使用要求の出力を停止する。
クロックサイクルC9、C10では、最も優先度が高い優先度「1」のバスマスタM0及びバスマスタM0より優先度が低いバスマスタM5が、バス権要求信号を出力する。バスアービタ101は、最も優先度が高いバスマスタM0へバス権許可信号を出力する。バスマスタM0は、バス権許可信号を受け取ることでバス107を使用し、使用を終了すると、バス権要求信号の出力を停止する。
クロックサイクルC9でバス107を使用できなかったバスマスタM5は、バス権要求信号の出力を継続する。クロックサイクルC10では、バスアービタ101がバス権要求信号を出力しているバスマスタM5にバス権許可信号を出力する。バスマスタM5は、バス権許可信号を受け取ることでバス107を使用し、使用を終了すると、バス権要求信号の出力を停止する。なお、バスマスタM5は、クロックサイクルC10では、優先度が最も低い優先度「6」であるが、他のバスマスタM0〜M4がバス権要求信号を出力していないために、バス権許可信号を受け取ることができる。
クロックサイクルC11では、クロックサイクルC0同様、すべてのバスマスタM0〜M5は、バス権要求信号を出力しない。そのために、バスアービタ101はバス権許可信号を出力しない。
クロックサイクルC12では、最も優先度の高いバスマスタM0以外のバスマスタM1〜M5が、バス権要求信号を出力する。最も優先度の高いバスマスタM0はバス権要求信号を出力していないため、バスアービタ101は、次に優先度の高い優先度「2」のバスマスタM3にバス権許可信号を出力する。バスマスタM3は、バス権許可信号を受け取ることでバス107を使用し、使用が終了すると、バス権要求信号の出力を停止する。
クロックサイクルC13では、最も優先度の高いバスマスタM0がバス権要求信号を出力する。バスマスタM1、M2、M4、M5は、クロックサイクルC12からバス権要求信号を出力し続けている。しかしバスアービタ101は、バスマスタM0の優先権が最も高いために、バスマスタM0へバス権許可信号を出力する。バスマスタM0は、バス権許可信号を受け取ることでバス107を使用し、使用が終了すると、バス権要求信号の出力を停止する。
クロックサイクルC14では、最も優先度の高いバスマスタM0はバス権要求信号を出力しない。バスマスタM1、M2、M4、M5は、クロックサイクルC12からバス権要求信号を出力し続けている。そのためにバスアービタ101は、バスマスタM1、M2、M4、M5のうち最も優先度の高い優先度「2」のバスマスタM5へバス権許可信号を出力する。バスマスタM5は、バス権許可信号を受け取ることでバス107を使用し、使用が終了すると、バス権要求信号の出力を停止する。
クロックサイクルC15では、最も優先度の高いバスマスタM0はバス権要求信号を出力しない。バスマスタM1、M2、M4は、クロックサイクルC12からバス権要求信号を出力し続けている。そのためにバスアービタ101は、バスマスタM1、M2、M4のうち最も優先度の高い優先度「2」のバスマスタM1へバス権許可信号を出力する。バスマスタM1は、バス権許可信号を受け取ることでバス107を使用し、使用が終了すると、バス権要求信号の出力を停止する。
クロックサイクルC16では、最も優先度の高いバスマスタM0はバス権要求信号を出力しない。バスマスタM2、M4は、クロックサイクルC12からバス権要求信号を出力し続けている。そのためにバスアービタ101は、バスマスタM2、M4のうち優先度の高い優先度「2」のバスマスタM2へバス権使用許可信号を出力する。バスマスタM2はバス権許可信号を受け取ることでバス107を使用し、使用が終了すると、バス権要求信号の出力を停止する。
クロックサイクルC17では、最も優先度の高いバスマスタM0はバス権要求信号を出力しない。そのためにバスアービタ101は、次に優先度の高いバスマスタM3へバス権を遷移させる。しかし、バスマスタM3はバス権要求信号を出力していないため、バスアービタ101は、バス権許可信号をバスマスタM3には出力せず、次に優先度の高いバスマスタM4へバス権を遷移させる。バスマスタM4は、クロックサイクルC12からバス権要求信号を出力し続けている。バスアービタ101は、バスマスタM4に対して、バス権許可信号を出力する。バスマスタM4は、バス権許可信号を受け取ることでバス17を使用し、使用が終了すると、バス権要求信号の出力を停止する。
クロックサイクルC18、C19では、ロックサイクルC0同様全てのバスマスタM0〜M5はバス権要求信号を出力しない。そのためにバスアービタ101は、バス権許可信号を出力しない。
このように、優先度及びバス権要求信号により、適宜、バスマスタM0〜M5のいずれか1つに、バス権が割り当てられる。
図8は、スレーブ制御部321によるバス調停処理を表すフローチャートである。
スレーブ制御部321のバスアービタ101はカウンタを有している。バスアービタ101は、バス調停のために、カウンタの動作を開始して、クロックサイクル毎にカウント値n(nは自然数)をカウントアップする(S1)。図6に示すように、本実施形態においてカウンタは、カウント値nを「0〜4」までカウントする。
カウンタの動作開始後に、バスアービタ101は、優先度が最も高いバスマスタM0がバス権要求信号を出力しているか否かを確認する(S2)。バスマスタM0からバス権要求信号が出力されている場合にバスアービタ101は、バスマスタM0にバス権許可信号を出力する(S2:Y、S3)。バスアービタ101は、バス権許可信号を、バスマスタM0からバス権要求信号が出力されている間だけに出力する。バスマスタM0がバス権要求信号の出力を停止することで、バスアービタ101がバス権許可信号の出力を終了する。
バスマスタM0からバス権要求信号が出力されていない場合にバスアービタ101は、カウント値nが「0〜4」の範囲内にあるか否かを確認する(S4)。
バスアービタ101は、カウント値nが「0〜4」の範囲内にあるならば、優先度が2番目に高い優先度「2」のバスマスタがバス権要求信号を出力しているか否かを確認する(S4:Y、S5)。バスアービタ101は、例えば図6に示すような各バスマスタM0〜M5の優先度を記憶しており、カウント値nにより、各バスマスタM0〜M5の優先度を確認することができる。
優先度「2」のバスマスタからバス権要求信号が出力されている場合にバスアービタ101は、優先度「2」のバスマスタにバス権許可信号を出力する(S5:Y、S6)。バスアービタ101は、バス権許可信号を、優先度「2」のバスマスタからバス権要求信号が出力されている間だけ出力する。優先度「2」のバスマスタがバス権要求信号の出力を停止することで、バスアービタ101がバス権許可信号の出力を終了する。
優先度「2」のバスマスタからバス権要求信号が出力されていない場合にバスアービタ101は、次に優先度の高い優先度「3」のバスマスタがバス権要求信号を出力しているか否かを確認する(S5:N、S7)。優先度「3」のバスマスタからバス権要求信号が出力されている場合にバスアービタ101は、優先度「3」のバスマスタにバス権許可信号を出力する(S7:Y、S8)。バスアービタ101は、バス権許可信号を、優先度「3」のバスマスタからバス権要求信号が出力されている間だけ出力する。優先度「3」のバスマスタがバス権要求信号の出力を停止することで、バスアービタ101がバス権許可信号の出力を終了する。
優先度「3」のバスマスタからバス権要求信号が出力されていない場合にバスアービタ101は、次に優先度の高い優先度「4」のバスマスタがバス権要求信号を出力しているか否かを確認する(S7:N、S9)。優先度「4」のバスマスタからバス権要求信号が出力されている場合にバスアービタ101は、優先度「4」のバスマスタにバス権許可信号を出力する(S9:Y、S10)。バスアービタ101は、バス権許可信号を、優先度「4」のバスマスタからバス権要求信号が出力されている間だけ出力する。優先度「4」のバスマスタがバス権要求信号の出力を停止することで、バスアービタ101がバス権許可信号の出力を終了する。
優先度「4」のバスマスタからバス権要求信号が出力されていない場合にバスアービタ101は、次に優先度の高い優先度「5」のバスマスタがバス権要求信号を出力しているか否かを確認する(S9:N、S11)。優先度「5」のバスマスタからバス権要求信号が出力されている場合にバスアービタ101は、優先度「5」のバスマスタにバス権許可信号を出力する(S11:Y、S12)。バスアービタ101は、バス権許可信号を、優先度「5」のバスマスタからバス権要求信号が出力されている間だけ出力する。優先度「5」のバスマスタがバス権要求信号の出力を停止することで、バスアービタ101がバス権許可信号の出力を終了する。
優先度「5」のバスマスタからバス権要求信号が出力されていない場合にバスアービタ101は、最も優先度の低い優先度「6」のバスマスタがバス権要求信号を出力しているか否かを確認する(S11:N、S13)。優先度「6」のバスマスタからバス権要求信号が出力されている場合にバスアービタ101は、優先度「6」のバスマスタにバス権許可信号を出力する(S13:Y、S14)。バスアービタ101は、バス権許可信号を、優先度「6」のバスマスタからバス権要求信号が出力されている間だけ出力する。優先度「5」のバスマスタがバス権要求信号の出力を停止することで、バスアービタ101がバス権許可信号の出力を終了する。
バスアービタ101は、バス権許可信号の出力(S3、S6、S8、S10、S12、S14)の終了後、或いは優先度「6」のバスマスタからバス権要求信号が出力されていない場合に(S13:N)、バス調停処理を終了するか否かを確認する(S15)。バスアービタ101は、バス調停処理を終了する場合に、カウンタの動作を停止し、カウント値nを「0」にリセットしてバス調停処理を終了する(S15:Y)。
バスアービタ101は、バス調停処理を終了しない場合に、カウント値nが「5」以上であれば「0」にリセットし、「5」未満であればカウント値nに「1」を加算してカウント値nを更新する(S15:N、S16)。バスアービタ101は、カウント値nの更新後に、ステップS2の処理に戻り、ステップS2〜ステップS52の処理をバス調停処理の終了まで繰り返す。
以上のようなバスアービタ101の処理により、最も優先度の高いバスマスタM0のデータ転送は最優先で確約される。他のバスマスタM1〜M5のデータ転送についても、優先度が順次変化するために、無視されることなく確約される。そのために、確実にデータ転送が実行される。よって、例えば記録材を搬送するためのモータを一定速度で動作させることが可能となり、モータの動作が不安定なことに起因するジャム等の発生を抑制することができる。
図9は、バス調停の優先度についての他の例示図である。
図9の例では、バスマスタを優先度に応じてグループ化する。バスマスタM0の優先度は、最も高く常に一定である。バスマスタM1、M2、M3は、2番目に優先度の高いグループである。バスマスタM4、M5は、3番目に優先度の高いグループである。
各グループ内では、クロックサイクルに応じて、グループ内のバスマスタの優先度が変化する。例えば、2番目に優先度の高いグループに属するバスマスタM1、M2、M3は、クロックサイクルに応じて変化するカウント値が「0」のとき、優先度がバスマスタM1、M2、M3の順になる。次のクロックサイクルでは(カウント値「1」)、バスマスタM2がこのグループでは最も優先度が高くなり、次いで、バスマスタM3、M1の順になる。3クロックサイクルで元の優先度順になる。
3番目に優先度の高いグループに属するバスマスタM4、M5は、カウント値が「0」のとき、優先度がバスマスタM4、M5の順になる。次のクロックサイクルでは(カウント値「1」)、バスマスタM5、M4の順になる。2クロックサイクルで元の優先度順になる。
このように各バスマスタの優先度は、グループ毎に決められ、グループ内でクロックサイクルに応じて変化するようにしてもよい。バスアービタ101は、最も優先度の高いバスマスタM0のバス権要求信号に応じて、最優先でバス権をバスマスタM0に割り当てる。他のバスマスタM1〜M5については、相対的に優先度の高いグループに属するバスマスタM1、M2、M3からのバス権要求信号が優先される。また、同グループ内の優先度に応じて、優先度の高いバスマスタM1、M2、M3からのバス権要求信号が優先される。
以上のように、バスアービタ101により、最も優先度の高いバスマスタに対しては最優先でバス権を与え、優先度の低いバスマスタについても周期的に優先度を変化させることで、確実にバス権を与えるようにバス107の調停が可能となる。優先度が変化するために、各バスマスタから出力されるバス権要求信号は、バスアービタ101に無視されることはない。そのために、例えば紙を搬送するためのドラムモータを一定速度で動作させることが可能となりジャム等の発生を抑制することができる。
また、上記の説明では最も優先度の高いバスマスタの優先度を固定しているが、最も優先度の低いバスマスタを固定するようにしてもよい。例えば優先的にバス107を使用する必要は無いが、処理のログデータのように記録として残す必要があるデータをメモリに転送する場合に用いることができる。
1000…画像形成装置、100…自動原稿搬送部、200…画像読取部、300…画像形成部、10…操作部、460…コントローラ。215…プリンタ制御I/F、301…マスタ制御部、306…マスタモジュール、310,320,330,340…サブマスタ制御部、302…搬送モジュールA、303…搬送モジュールB、304…作像モジュール、305…定着モジュール。311,312,313,314,321,322,331,332,333,334,335,341,342…スレーブ制御部。401,410…CPU、402,411…RAM、403,412…ROM、404,413…シリアルI/F。101…バスアービタ、107…バス、414…ACC/DEC制御部、424…ドラムモータ制御部、434…ローラ駆動制御部、444…高圧生成制御部。440…第1DMA、441…第2DMA、442…第3DMA、443…第4DMA、M0〜M5…バスマスタ。

Claims (5)

  1. バスを優先的に使用する順位を表す優先度が各々付される複数のバスマスタが接続された前記バスに設けられるバス調停装置であって、
    前記複数のバスマスタの優先度を予め定められた周期で変化させる優先度管理手段と、
    1以上のバスマスタから前記バスの使用を要求する要求信号を受信すると、該要求信号を受信した時点の各バスマスタの優先度に基づいて、該要求信号を送信した前記1以上のバスマスタのうち最も高い優先度が付された1つのバスマスタを特定し、特定した前記1つのバスマスタに前記バスの使用を許可する許可信号を送信する調停手段と、を備えることを特徴とする、
    バス調停装置。
  2. 前記優先度管理手段は、いずれか1つのバスマスタの優先度を最も高い優先度に固定しすることを特徴とする、
    請求項1記載のバス調停装置。
  3. 前記優先度管理手段は、優先度が固定されていないバスマスタを、各々2以上のバスマスタを含む複数のグループに分けて、グループ毎に前記周期で変化する優先度を付し、
    各グループ内では、該グループに属するバスマスタのグループ内の優先度を前記周期で変化させることを特徴とする、
    請求項2記載のバス調停装置。
  4. バスを優先的に使用する順位を表す優先度が各々付される複数のバスマスタが接続された前記バスに設けられるバス調停装置により実行される方法であって、
    前記複数のバスマスタの優先度を予め定められた周期で変化させる段階と、
    前記周期毎に、その時点の最も高い優先度が付されたバスマスタから、優先度の高い順に、前記バスの使用を要求する要求信号を送信したか否かを確認する段階と、
    前記要求信号を送信したバスマスタがあれば、該バスマスタに、前記バスの使用を許可する許可信号を送信する段階と、を含むことを特徴とする、
    バス調停方法。
  5. バスを優先的に使用する順位を表す優先度が各々付される複数のバスマスタが接続された前記バスに設けられるコンピュータを、
    前記複数のバスマスタの優先度を予め定められた周期で変化させる優先度管理手段、
    1以上のバスマスタから前記バスの使用を要求する要求信号を受信すると、該要求信号を受信した時点の各バスマスタの優先度に基づいて、該要求信号を送信した前記1以上のバスマスタのうち最も高い優先度が付された1つのバスマスタを特定し、特定した前記1つのバスマスタに前記バスの使用を許可する許可信号を送信する調停手段、
    として機能させることを特徴とするコンピュータプログラム。
JP2012152830A 2012-07-06 2012-07-06 バス調停装置、バス調停方法、及びコンピュータプログラム Pending JP2014016730A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012152830A JP2014016730A (ja) 2012-07-06 2012-07-06 バス調停装置、バス調停方法、及びコンピュータプログラム
US13/922,747 US9665515B2 (en) 2012-07-06 2013-06-20 Bus arbitration apparatus provided to a bus connected to a plurality of bus masters, bus arbitration method, and computer-readable storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012152830A JP2014016730A (ja) 2012-07-06 2012-07-06 バス調停装置、バス調停方法、及びコンピュータプログラム

Publications (2)

Publication Number Publication Date
JP2014016730A true JP2014016730A (ja) 2014-01-30
JP2014016730A5 JP2014016730A5 (ja) 2015-08-20

Family

ID=49879392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012152830A Pending JP2014016730A (ja) 2012-07-06 2012-07-06 バス調停装置、バス調停方法、及びコンピュータプログラム

Country Status (2)

Country Link
US (1) US9665515B2 (ja)
JP (1) JP2014016730A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10303631B2 (en) 2016-03-17 2019-05-28 International Business Machines Corporation Self-moderating bus arbitration architecture
US10482056B2 (en) * 2017-11-21 2019-11-19 Qualcomm Incorporated Transfer of master duties to a slave on a communication bus
CN115622834A (zh) * 2022-10-10 2023-01-17 合肥美的电冰箱有限公司 总线通信控制方法、装置、设备及存储介质

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924380A (en) * 1988-06-20 1990-05-08 Modular Computer Systems, Inc. (Florida Corporation) Dual rotating priority arbitration method for a multiprocessor memory bus
JP2002312309A (ja) * 2001-04-09 2002-10-25 Nec Eng Ltd 調停回路及び調停方法
JP2002351821A (ja) * 2001-05-28 2002-12-06 Mitsubishi Electric Corp 調停制御方法および回路
JP2006309530A (ja) * 2005-04-28 2006-11-09 Matsushita Electric Ind Co Ltd バス調停回路
JP2007026021A (ja) * 2005-07-15 2007-02-01 Nec Electronics Corp バス制御システム及びバス制御方法
US20080256279A1 (en) * 2007-04-16 2008-10-16 Nvidia Corporation Resource arbiter

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5560016A (en) * 1994-10-06 1996-09-24 Dell Usa, L.P. System and method for dynamic bus access prioritization and arbitration based on changing bus master request frequency
US6826644B1 (en) * 2000-08-10 2004-11-30 Serverworks Corporation Peripheral component interconnect arbiter implementation with dynamic priority scheme
US6804736B2 (en) * 2000-11-30 2004-10-12 Hewlett-Packard Development Company, L.P. Bus access arbitration based on workload
JP2003186824A (ja) * 2001-12-18 2003-07-04 Canon Inc バス使用権優先度調整装置およびシステム
US6880028B2 (en) * 2002-03-18 2005-04-12 Sun Microsystems, Inc Dynamic request priority arbitration
US20030229743A1 (en) * 2002-06-05 2003-12-11 Brown Andrew C. Methods and structure for improved fairness bus arbitration
US6985985B2 (en) * 2002-06-05 2006-01-10 Lsi Logic Corporation Methods and structure for dynamic modifications to arbitration for a shared resource
JP4266619B2 (ja) * 2002-11-25 2009-05-20 株式会社ルネサステクノロジ 調停回路
US7065595B2 (en) * 2003-03-27 2006-06-20 International Business Machines Corporation Method and apparatus for bus access allocation
KR20050072541A (ko) * 2004-01-07 2005-07-12 삼성전자주식회사 버스 할당 방법 및 장치
DE102004013635B4 (de) * 2004-03-19 2006-04-20 Infineon Technologies Ag Verfahren zur Vergabe von Buszugriffsrechten in Multimaster-Bussystemen, sowie Multimaster-Bussystem zur Durchführung des Verfahrens
JP2006195867A (ja) * 2005-01-17 2006-07-27 Matsushita Electric Ind Co Ltd バス調停方法及び半導体装置
JP4974508B2 (ja) * 2005-10-28 2012-07-11 キヤノン株式会社 バスマスタ装置、バス調停装置及びバス調停方法
JP2007334641A (ja) * 2006-06-15 2007-12-27 Sony Corp 情報処理装置および方法、並びにプログラム
JP2007095089A (ja) 2006-11-14 2007-04-12 Ricoh Co Ltd バスアービタ
US7577780B2 (en) * 2007-02-28 2009-08-18 National Chiao Tung University Fine-grained bandwidth control arbiter and the method thereof
US20080270658A1 (en) * 2007-04-27 2008-10-30 Matsushita Electric Industrial Co., Ltd. Processor system, bus controlling method, and semiconductor device
US8032678B2 (en) * 2008-11-05 2011-10-04 Mediatek Inc. Shared resource arbitration
JP2011133940A (ja) * 2009-12-22 2011-07-07 Seiko Epson Corp アクセス調停装置、集積回路装置、電子機器、アクセス調停方法、及びプログラム
US8682639B2 (en) * 2010-09-21 2014-03-25 Texas Instruments Incorporated Dedicated memory window for emulation address
US9064050B2 (en) * 2010-10-20 2015-06-23 Qualcomm Incorporated Arbitrating bus transactions on a communications bus based on bus device health information and related power management
JP5625766B2 (ja) * 2010-11-08 2014-11-19 ソニー株式会社 アービトレーション回路、および、その制御方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4924380A (en) * 1988-06-20 1990-05-08 Modular Computer Systems, Inc. (Florida Corporation) Dual rotating priority arbitration method for a multiprocessor memory bus
JP2002312309A (ja) * 2001-04-09 2002-10-25 Nec Eng Ltd 調停回路及び調停方法
JP2002351821A (ja) * 2001-05-28 2002-12-06 Mitsubishi Electric Corp 調停制御方法および回路
JP2006309530A (ja) * 2005-04-28 2006-11-09 Matsushita Electric Ind Co Ltd バス調停回路
JP2007026021A (ja) * 2005-07-15 2007-02-01 Nec Electronics Corp バス制御システム及びバス制御方法
US20080256279A1 (en) * 2007-04-16 2008-10-16 Nvidia Corporation Resource arbiter

Also Published As

Publication number Publication date
US20140013019A1 (en) 2014-01-09
US9665515B2 (en) 2017-05-30

Similar Documents

Publication Publication Date Title
US20110225443A1 (en) Image forming apparatus and control apparatus
JP6039276B2 (ja) 画像形成装置
JP2014016730A (ja) バス調停装置、バス調停方法、及びコンピュータプログラム
JP2006293138A (ja) 画像形成装置
US8615675B2 (en) Image forming apparatus
US8804179B2 (en) Information processing system, information processing method, and storage medium
US9555994B2 (en) Image forming apparatus, method of controlling the same, and storage medium
JP6056271B2 (ja) 画像形成装置
JP2001356556A (ja) 画像形成装置
JP2015145967A (ja) 画像形成装置、エンジンおよびこれらの制御方法
JP2019049933A (ja) 情報処理装置および画像形成装置
JP2010038926A (ja) 画像形成装置
JP2001337506A (ja) 画像形成装置
JP2007240900A (ja) カラー画像形成装置及び画像形成制御方法
JPH05181760A (ja) Cpuの暴走監視装置
JP2019012298A (ja) 電子機器
JP5827614B2 (ja) 画像形成装置
JP2012008476A (ja) 電子写真画像形成装置
JP2014044558A (ja) 分散制御システム、制御装置
JP2013033079A (ja) 画像形成装置
JP6318648B2 (ja) 画像形成装置、および画像形成方法
JP2010256634A (ja) 画像形成装置及びその制御方法
JP2011164976A (ja) 電子機器
JP2007108587A (ja) 画像形成装置
JP2005096084A (ja) 画像形成装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150706

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160715

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170110