JP2003186824A - バス使用権優先度調整装置およびシステム - Google Patents

バス使用権優先度調整装置およびシステム

Info

Publication number
JP2003186824A
JP2003186824A JP2001384698A JP2001384698A JP2003186824A JP 2003186824 A JP2003186824 A JP 2003186824A JP 2001384698 A JP2001384698 A JP 2001384698A JP 2001384698 A JP2001384698 A JP 2001384698A JP 2003186824 A JP2003186824 A JP 2003186824A
Authority
JP
Japan
Prior art keywords
bus
interval
slave
master device
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001384698A
Other languages
English (en)
Other versions
JP2003186824A5 (ja
Inventor
Takashi Fujiwara
隆史 藤原
Atsushi Date
厚 伊達
Noboru Yokoyama
登 横山
Katsunori Kato
勝則 加藤
Tadaaki Maeda
忠昭 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001384698A priority Critical patent/JP2003186824A/ja
Priority to US10/314,285 priority patent/US6952747B2/en
Priority to CNB021570140A priority patent/CN1271534C/zh
Publication of JP2003186824A publication Critical patent/JP2003186824A/ja
Priority to US11/110,667 priority patent/US7380034B2/en
Publication of JP2003186824A5 publication Critical patent/JP2003186824A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 本発明では、バス使用権の優先度の調整を、
アービタによらず、動的に変更することができ、かつ、
細かく調整できることを目的とする。 【解決手段】 バスに接続されるマスタ装置において、
バスを使用する必要が生じた時期から実際にバス使用権
を要求するリクエスト信号を発行するまでインターバル
を挿入する手段を持つ。また、バスのトラフィックを示
す信号を用意し、トラフィックが多い時にはインターバ
ルを挿入し、少ない時にはトラフィックを挿入しないよ
うに動作する。これにより、実質的なバス使用権の優先
度を細かく調整することが可能になる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマスタ装置とスレー
ブ装置が接続されるバスおよびスイッチを持ったバス使
用権優先度調整装置およびシステムに関するものであ
る。
【０００２】
【従来の技術】従来、バスに接続されるマスタ装置は、
バスを使用する必要が生じると、即座に実際にバス使用
権を要求するリクエスト信号を発行する。バス使用権の
優先度の調整はアービタにより行われていた。
【０００３】
【発明が解決しようとする課題】アービタによるバス使
用権の優先度の調整は、細かい調整は難しく、また、動
的に優先度を変更することは難しい。さらに、アービタ
のロジックが大変複雑になるという課題もあった。
【０００４】本発明は以上の点に着目して成されたもの
でバスまたはマルチプレックスに接続されたマスタ装置
がトランザクション開始のリクエストを行なう際に、イ
ンターバルを挿入することにより、単純なアービタを使
用しているにも関わらず、バス使用権の優先度の調整を
詳細に行なうことが可能であり、優先度の変更をダイナ
ミックに行なうことが容易で、さらにバスが使用中でな
い時にはインターバルを挿入しないことで、トラフィッ
クが少ない時のレイテンシの低下を防ぐことができ、そ
してスレーブ装置が複数存在しているばあいに、特定の
スレーブに対するトランザクションだけにインターバル
を挿入することができ、これにより、スレ−ブ毎に異な
った優先度に設定することが可能であるバス使用権優先
度調整装置およびシステムを提供することを目的とす
る。
【０００５】
【課題を解決するための手段】本発明に係る第１の発明
は、マスタ装置がバスを使用する必要が生じた時期から
実際にバス使用権を要求するリクエスト信号を発行する
までインターバルを挿入する手段を持つことを特徴とし
ている。
【０００６】本発明に係る第２の発明は、マスタ装置が
前記インターバルをなくすことを指示される手段を持
ち、インターバルをなくすよう指示されていない場合に
は、バスを使用する必要が生じた時期から実際にバス使
用権を要求するリクエスト信号を発行するまでインター
バルを挿入し、インターバルをなくすよう指示されてい
る場合には、バスを使用する必要が生じた時期から実際
にバス使用権を要求するリクエスト信号を発行するまで
インターバルを挿入しないことを特徴としている。
【０００７】本発明に係る第３の発明は、複数のスレー
ブに対してアクセスを行なうことができるマスタ装置に
おいて、アクセスのターゲットとなるスレーブによっ
て、前記インターバルを挿入するかしないかを切り替え
ることを特徴とする。
【０００８】本発明に係る第４の発明は、複数のスレー
ブに対してアクセスを行なうことができるマスタ装置に
おいて、アクセスのターゲットとなるスレーブによっ
て、前記インターバルのサイクル数を変更することを特
徴とする。
【０００９】本発明に係る第５の発明は、少なくとも２
つのマスタ装置と、少なくとも１つのスレーブ装置と、
これらのマスタ装置とスレーブ装置を接続するバスと、
バスの使用権を調停するアービタとを持つシステムにお
いて、２つのマスタ装置のうち少なくとも１つが請求項
１または請求項２に記載のマスタ装置であることを特徴
としている。
【００１０】本発明に係る第６の発明は、請求項５に記
載のシステムにおいて、前記バスがマルチプレックスス
イッチであることを特徴としている。
【００１１】本発明に係る第７の発明は、請求項５に記
載のシステムにおいて、前記インターバルをなくすこと
を指示される手段は前記アービタからの信号で、前記バ
スに接続された一部あるいは全部のマスタ装置からリク
エストがない状態であることを示す信号であることを特
徴とする。
【００１２】以上、本発明を整理して要約すれば以下の
構成に集約できる。
【００１３】（１）バスを使用する必要が生じた時期か
ら実際にバス使用権を要求するリクエスト信号を発行す
るまでインターバルを挿入する手段を持つことを特徴と
するバス使用権優先度調整装置。
【００１４】（２）前記インターバルをなくすことを指
示される手段を持ち、インターバルをなくすよう指示さ
れていない場合には、バスを使用する必要が生じた時期
から実際にバス使用権を要求するリクエスト信号を発行
するまでインターバルを挿入し、インターバルをなくす
よう指示されている場合には、バスを使用する必要が生
じた時期から実際にバス使用権を要求するリクエスト信
号を発行するまでインターバルを挿入しないことを特徴
とする前記（１）に記載のバス使用権優先度調整装置。
【００１５】（３）複数のスレーブに対してアクセスを
行なうことができるマスタ装置において、アクセスのタ
ーゲットとなるスレーブによって、前記インターバルを
挿入するかしないかを切り替えることを特徴とする前記
（１）または前記（２）に記載のバス使用権優先度調整
装置。
【００１６】（４）複数のスレーブに対してアクセスを
行なうことができるマスタ装置において、アクセスのタ
ーゲットとなるスレーブによって、前記インターバルの
サイクル数を変更することを特徴とする前記（１）また
は前記（２）に記載のバス使用権優先度調整装置。
【００１７】（５）少なくとも２つのマスタ装置と、少
なくとも１つのスレープ装置と、これらのマスタ装置と
スレーブ装置を接続するバスと、バスの使用権を調停す
るアービタとを持つシステムにおいて、２つのマスタ装
置のうち少なくとも１つが前記（１）または前記（２）
に記載のバス使用権優先度調整装置であることを特徴と
するバス使用権優先度調整システム。
【００１８】（６）前記バスがマルチプレックススイッ
チであることを特徴とする前記（５）に記載のバス使用
権優先度調整システム。
【００１９】（７）前記インターバルをなくすことを指
示される手段は前記アービタからの信号で、前記バスに
接続された一部あるいは全部のマスタ装置からリクエス
トがない状態であることを示す信号であることを特徴と
する前記（５）に記載のバス使用権優先度調整システ
ム。
【００２０】
【発明の実施の形態】（第１の実施例）以下、添付図面
を参照して本発明の第１の実施例に説明を加える。
【００２１】図１は本発明の第１の実施例におけるシス
テムのブロック図である。１０１はマスタ装置Ａ、１０
２はマスタ装置Ｂ、１０３はスレーブ装置、１０４はマ
スタ装置Ａ１０１とマスタ装置Ｂ１０２からのリクエス
トを調停するアービタ、１０５はマスタ装置Ａ１０１と
マスタ装置Ｂ１０２、スレーブ装置１０３を接続するシ
ステムバスである。
【００２２】１０６はマスタ装置Ａ１０１がバス使用権
をリクエストする際にアサートするリクエスト信号Ａ、
１０７はアービタ１０４がマスタ装置Ａ１０１にバス使
用権を与える際にアサートするグラント信号Ａ、１０８
はマスタ装置Ｂ１０２がバス使用権をリクエストする際
にアサートするリクエスト信号Ｂ、１０９はアービタ１
０４がマスタ装置Ｂ１０２にバス使用権を与える際にア
サートするグラント信号Ｂ、１１０はマスタ装置Ａ１０
１とマスタ装置Ｂ１０２からのリクエスト信号がどちら
もアサートされていないことをアービタ１０４が通知す
るノーリクエスト信号である。
【００２３】ここでアービタ１０４はすべてのリクエス
トを公平に取り扱い、バス使用権の優先度はすべてのマ
スタ装置に対して平等となるようなアービタとする。ま
た、アービトレーションの方式は一般的なラウンドロビ
ン方式とする。
【００２４】図２はマスタ装置Ａ１０１のバスインター
フェース部周辺のブロック図である。２０１はバスイン
ターフェースＡ、２０３はマスタ装置Ａ１０１の内部ロ
ジックからバスを使用してトランザクションを開始せよ
という命令を伝えるトランザクションスタート信号Ａ、
２０２はトランザクションスタート信号Ａ２０３がアサ
ートされてから実際にリクエスト信号Ａ１０６をアサー
トするまでのインターバルをカウントするためのインタ
ーバルタイマＡ、２０６はインターバルの値を設定する
インターバル設定値Ａ、これはレジスタ設定などによっ
て変更できる。２０４はインターバルタイマＡ２０２に
インターバル設定値Ａ２０６をロードさせるロード信号
Ａ、２０５はインターバルタイマＡがカウントダウン
し、エクスパイアしたことを通知するエクスパイア信号
Ａである。
【００２５】マスタ装置Ａ１０１の内部ロジックからト
ランザクションスタート信号Ａ２０３がアサートされた
とする。ここで、ノーリクエスト信号１１０がアサート
されていない場合は、インターバルを挿入するため、ロ
ード信号Ａ２０４をインターバルタイマＡ２０２に送
る。インターバルタイマＡ２０２はインターバル設定値
Ａ２０６をロードし、カウントダウンを始める。インタ
ーバルタイマＡ２０２が０に達したら、エクスパイア信
号Ａ２０５がアサートされる。バスインターフェースＡ
２０１はそれを待ってアービタＡ１０４に対してリクエ
スト信号Ａ１０６をアサートする。
【００２６】ノーリクエスト信号１１０がアサートされ
ている場合は、インターバルを挿入しないため、トラン
ザクションスタート信号Ａ２０３がアサートされると即
座にリクエスト信号Ａ１０６をアサートする。
【００２７】アービタ１０４はアービトレーションを行
ない、バス使用権をマスタ装置Ａ１０１に与えられるよ
うになったら、グラント信号Ａ１０７をアサートする。
それを受けてバスインターフェースＡ２０１はシステム
バス１０５上でトランザクションを開始する。
【００２８】図３にマスタ装置Ａ１０１とマスタ装置Ｂ
１０２の二つのマスタ装置が連続してバスの使用をリク
エストしている場合の信号波形の例を示す。
【００２９】ここで、マスタ装置Ａ１０１にはインター
バル挿入機能が備わっているとし、その設定値は１５サ
イクルとする。
【００３０】それぞれのマスタ装置は内部ロジックから
トランザクションの開始の要求がトランザクションスタ
ート信号で示される。マスタ装置Ｂ１０２は即座にアー
ビタ１０４に対してリクエスト信号Ｂをアサートする。
それに対してマスタ装置Ａ１０１は１５サイクル経過し
てからリクエスト信号Ａをアサートする。アービタ１０
４はリクエスト信号がマスタ装置Ｂ１０２からしかアサ
ートされていないので、グラント信号Ｂをアサートして
マスタ装置Ｂ１０２にバス使用権を与える。マスタ装置
Ｂ１０２はトランザクションを開始する。ここで、トラ
ンザクションは１０サイクルを要するとしている。トラ
ンザクション中はバスビジー信号Ｂがアサートされてい
る。トランザクションが終了すると、マスタ装置Ｂ１０
２の内部ロジックは再びトランザクションの開始を要求
し、リクエスト信号Ｂによって再びバス使用権の要求を
行なう。この時点ではまだマスタ装置Ａ１０１からのリ
クエスト信号Ａはアサートされていないので、連続して
マスタ装置Ｂがバスを使用することになる。
【００３１】その後、ようやくマスタ装置Ａ１０１から
リクエスト信号Ａがアサートされる。マスタ装置Ｂが二
回目のトランザクションを終了するとアービタ１０４は
今度はグラント信号Ａをアサートし、マスタ装置Ａ１０
１にバス使用権を与える。マスタ装置Ａ１０１はトラン
ザクションを開始する。
【００３２】トランザクション終了後マスタ装置Ａの内
部ロジックは再びトランザクションの開始を要求する
が、やはり１５サイクル経過してからリクエスト信号Ａ
をアサートする。そこでマスタＢ１０２が再び２回連続
してトランザクションを行なうことになる。
【００３３】以上のように、マスタ装置Ａのインターバ
ルを１５サイクルに設定することにより、バスの使用頻
度はマスタ装置Ａ１０１の１回に対して、マスタ装置Ｂ
１０２は２回となる。このようにインターバルを設定し
てやることでバス使用権の優先度を調整してやることが
できる。たとえばマスタ装置Ａ１０１のインターバルの
設定値をさらに大きくしてやれば、マスタ装置Ｂ１０２
のバス使用権の優先度をさらに上げてやることが可能に
なる。
【００３４】マスタの数が増えれば、それぞれのマスタ
のインターバルを設定してやることで、バス使用権の優
先度をより細かく設定することができる。
【００３５】（第２の実施例）本発明は図１のようなバ
スに接続されるマスタ装置だけでなく、図４に示すよう
にマルチプレックススイッチに接続されるマスタ装置に
も適用することができる。図４の４０１はマスタ装置Ａ
１０１とマスタ装置Ｂ１０２をスレーブ装置１０３に接
続するマルチプレックススイッチである。４０２はマス
タ装置Ａ１０１とマスタ装置Ｂ１０２からリクエストを
受け、調停を行ない、それぞれのマスタに対してグラン
ト信号を送ると共に、マルチプレックススイッチ４０１
のスイッチングのコントロールを行なうアービタ装置で
ある。４０３はアービタ４０２からマルチプレックスス
イッチ４０１のスイッチングのコントロールを行なうコ
ントロール信号である。
【００３６】マスタ装置の動作はバスで接続されている
場合と同様である。
【００３７】（第３の実施例）次に本発明の第３の実施
例に説明を加える。
【００３８】図５は本発明の第３の実施例におけるシス
テムのブロック図である。５０１はマスタ装置Ａ、５０
２はマスタ装置Ｂ、５０３はスレーブ装置Ａ、５０４は
スレーブ装置Ｂである。これらはマルチプレックススイ
ッチ５０５で接続されている。マルチプレックススイッ
チ５０５はマスタ装置Ａ５０１をスレーブ装置Ａ５０３
あるいはスレーブ装置Ｂ５０４へ接続し、マスタ装置Ｂ
５０２をスレーブ装置Ａ５０３あるいはスレーブ装置Ｂ
５０４へ接続する。
【００３９】５２０はマスタ装置Ａ５０１がスレーブ装
置Ａ５０３への接続をリクエストする際にアサートする
スレーブＡリクエスト信号Ａ、５２１はマスタ装置Ａ５
０１がスレーブ装置Ｂ５０４への接続をリクエストする
際にアサートするスレーブＢリクエスト信号Ａ、５２２
はマスタ装置Ｂ５０２がスレーブ装置Ａ５０３への接続
をリクエストする際にアサートするスレーブＡリクエス
ト信号Ｂ、５２３はマスタ装置Ｂ５０２がスレーブ装置
Ｂ５０４への接続をリクエストする際にアサートするス
レーブＢリクエスト信号Ｂ、５２４はアービタ５０６が
マスタ装置Ａ５０１にスレーブ接続権を与える際にアサ
ートするグラント信号Ａ、５２５はアービタ５０６がマ
スタ装置Ｂ５０２にスレーブ接続権を与える際にアサー
トするグラント信号Ｂである。５０６はマスタ装置Ａ５
０１とマスタ装置Ｂ５０２からのリクエスト信号を受
け、マルチプレックススイッチ５０５をコントロールし
て、スレーブ装置Ａ５０３あるいはスレーブ装置Ｂ５０
４に接続するアービタ装置である。アービタ５０６はス
イッチコントロール信号５１０によりマルチプレックス
スイッチ５０５をコントロールする。
【００４０】５２６はマスタ装置Ａ５０１とマスタ装置
Ｂ５０２のどちらもがスレーブ装置Ａ５０３に接続され
ていないことを示す、スレーブＡアイドル信号である。
【００４１】本実施例では、マスタ装置Ａ５０１および
マスタ装置Ｂ５０２はスレーブ装置Ａ５０３に対してト
ランザクションを行なう時には、インターバルを挿入し
てリクエスト信号をアサートするが、スレーブ装置Ｂ５
０４に対してトランザクションを行なう時にはインター
バルを挿入しないでリクエスト信号をアサートする。各
マスタ装置はアドレスによってスレーブ装置Ａ５０３と
スレーブ装置Ｂ５０４のどちらに対してトランザクショ
ンを行なうかを決定する。
【００４２】図６はマスタ装置Ａ５０１のバスインター
フェース部周辺のブロック図である。６０１はアドレス
デコーダＡ、６０２はバスインターフェースＡ、６１０
はマスタ装置Ａ５０１の内部ロジックからバスを使用し
てトランザクションを開始せよという命令を伝えるトラ
ンザクションスタート信号Ａ、６１１はトランザクショ
ンのターゲットアドレスＡ、６０３はトランザクション
スタート信号Ａ６１０がアサートされてから実際にリク
エスト信号をアサートするまでのインターバルをカウン
トするためのインターバルタイマＡ、６１６はインター
バルの値を設定するインターバル設定値Ａ、これはレジ
スタ設定などによって変更できる。６１４はインターバ
ルタイマＡ６０３にインターバル設定値Ａ６１６をロー
ドさせるロード信号Ａ、６１５はインターバルタイマＡ
６０３がカウントダウンし、エクスパイアしたことを通
知するエクスパイア信号Ａである。６１２は内部ロジッ
クからのトランザクション要求がスレーブＡ５０３に対
する要求であった場合にアサートされるスレーブＡトラ
ンザクションスタート信号Ａ、６１３は内部ロジックか
らのトランザクション要求がスレーブＢ５０４に対する
要求であった場合にアサートされるスレーブＢトランザ
クションスタート信号Ａである。
【００４３】マスタ装置Ａ５０１の内部ロジックからト
ランザクションスタート信号Ａ６１０がアサートされた
とする。ここで、ターゲットアドレスＡ６１１はスレー
ブ装置Ａ５０３のアドレスだったとする。アドレスデコ
ーダＡ６０１はターゲットアドレスＡ６１１をデコード
し、スレーブＡトランザクションスタート信号Ａ６１２
をアサートする。バスインターフェースＡ６０２はイン
ターバルを挿入するため、ロード信号Ａ６１４をインタ
ーバルタイマＡ６０３に送る。インターバルタイマＡ６
０３はインターバル設定値Ａ６１６をロードし、カウン
トダウンを始める。インターバルタイマＡ６０３が０に
達したら、エクスパイア信号Ａ６１５がアサートされ
る。バスインターフェースＡ６０２はそれを待ってアー
ビタ５０６に対してスレーブＡリクエスト信号Ａ５２０
をアサートする。ここで、ターゲットアドレスＡ６１１
がスレーブＢのアドレスで、スレーブＢトランザクショ
ンスタート信号Ａ６１３がアサートされた場合は、イン
ターバルを挿入せず、バスインターフェースＡ６０２は
即座にスレーブＢリクエスト信号Ａ５２１をアサートす
る。
【００４４】また、スレーブ装置Ａ５０３に接続されて
いるマスタ装置がない場合にアービタ５０６からアサー
トされるスレーブＡアイドル信号５２６がアサートされ
ている場合、スレーブＡトランザクションスタート信号
Ａ６１２がアサートされたとしてもバスインターフェー
スＡ６０２は即座にスレーブＡリクエスト信号Ａ５２０
をアサートする。
【００４５】（第４の実施例）さらに本発明の応用例と
して、マスタ装置内にターゲットとなるスレーブ毎にイ
ンターバルタイマの設定値を変更できる仕組みを入れる
ことでスレーブ毎に異なったインターバルを挿入するこ
とが可能である。図７にその応用例のバスインターフェ
ース部周辺のブロック図を示す。
【００４６】７０１はスレーブ装置Ａ５０３に対するト
ランザクションの場合にアサートされるスレーブＡロー
ド信号Ａ、７０２はスレーブ装置Ｂ５０４に対するトラ
ンザクションの場合にアサートされるスレーブＢロード
信号Ａ、７０３はスレーブＡロード信号Ａ７０１がアサ
ートされた時にインターバルタイマにロードされるスレ
ーブＡインターバル設定値Ａ、７０４はスレーブＢロー
ド信号Ａ７０２がアサートされた時にインターバルタイ
マにロードされるスレーブＢインターバル設定値Ａ、で
ある。このような構成によりターゲットによって異なる
インターバル設定値をロードすることが可能になる。
【００４７】
【発明の効果】以上説明したように、本発明によれば、
バスまたはマルチプレックスに接続されたマスタ装置が
トランザクション開始のリクエストを行なう際に、イン
ターバルを挿入することにより、単純なアービタを使用
しているにも関わらず、バス使用権の優先度の調整を詳
細に行なうことが可能である。また、優先度の変更をダ
イナミックに行なうことが容易である。さらに、バスが
使用中でない時にはインターバルを挿入しないことで、
トラフィックが少ない時のレイテンシの低下を防ぐこと
ができる。
【００４８】また、本発明の第２の実施例によれば、ス
レーブ装置が複数存在しているばあいに、特定のスレー
ブに対するトランザクションだけにインターバルを挿入
することができる。
【００４９】これにより、スレ−ブ毎に異なった優先度
に設定することが可能である。
【図面の簡単な説明】
【図１】 本発明の第１の実施例のシステムのブロック
図
【図２】 本発明の第１の実施例のマスタ装置のバスイ
ンターフェース部詳細図
【図３】 本発明の第１の実施例の信号波形の例を示す
図
【図４】 本発明の第２の実施例のシステムのブロック
図
【図５】 本発明の第３の実施例のシステムのブロック
図
【図６】 本発明の第３の実施例のマスタ装置のバスイ
ンターフェース部詳細図
【図７】 本発明の第４の実施例のマスタ装置のバスイ
ンターフェース部詳細図
【符号の説明】
１０１ マスタ装置Ａ １０２ マスタ装置Ｂ １０３ スレーブ装置 １０４ アービタ １０５ システムバス ２０１ バスインターフェース ２０２ インターバルタイマ ４０１ マルチプレックススイッチ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 横山 登 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 加藤 勝則 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 (72)発明者 前田 忠昭 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 5B061 BA01 BB16

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 バスを使用する必要が生じた時期から実
    際にバス使用権を要求するリクエスト信号を発行するま
    でインターバルを挿入する手段を持つことを特徴とする
    バス使用権優先度調整装置。
  2. 【請求項２】 前記インターバルをなくすことを指示さ
    れる手段を持ち、インターバルをなくすよう指示されて
    いない場合には、バスを使用する必要が生じた時期から
    実際にバス使用権を要求するリクエスト信号を発行する
    までインターバルを挿入し、インターバルをなくすよう
    指示されている場合には、バスを使用する必要が生じた
    時期から実際にバス使用権を要求するリクエスト信号を
    発行するまでインターバルを挿入しないことを特徴とす
    る請求項１に記載のバス使用権優先度調整装置。
  3. 【請求項３】 複数のスレーブに対してアクセスを行な
    うことができるマスタ装置において、アクセスのターゲ
    ットとなるスレーブによって、前記インターバルを挿入
    するかしないかを切り替えることを特徴とする請求項１
    または請求項２に記載のバス使用権優先度調整装置。
  4. 【請求項４】 複数のスレーブに対してアクセスを行な
    うことができるマスタ装置において、アクセスのターゲ
    ットとなるスレーブによって、前記インターバルのサイ
    クル数を変更することを特徴とする請求項１または請求
    項２に記載のバス使用権優先度調整装置。
  5. 【請求項５】 少なくとも２つのマスタ装置と、少なく
    とも１つのスレープ装置と、これらのマスタ装置とスレ
    ーブ装置を接続するバスと、バスの使用権を調停するア
    ービタとを持つシステムにおいて、２つのマスタ装置の
    うち少なくとも１つが請求項１または請求項２に記載の
    バス使用権優先度調整装置であることを特徴とするバス
    使用権優先度調整システム。
  6. 【請求項６】 前記バスがマルチプレックススイッチで
    あることを特徴とする請求項５に記載のバス使用権優先
    度調整システム。
  7. 【請求項７】 前記インターバルをなくすことを指示さ
    れる手段は前記アービタからの信号で、前記バスに接続
    された一部あるいは全部のマスタ装置からリクエストが
    ない状態であることを示す信号であることを特徴とする
    請求項５に記載のバス使用権優先度調整システム。
JP2001384698A 2001-12-18 2001-12-18 バス使用権優先度調整装置およびシステム Pending JP2003186824A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001384698A JP2003186824A (ja) 2001-12-18 2001-12-18 バス使用権優先度調整装置およびシステム
US10/314,285 US6952747B2 (en) 2001-12-18 2002-12-09 Method of delaying bus request signals to arbitrate for bus use and system therefor
CNB021570140A CN1271534C (zh) 2001-12-18 2002-12-18 总线使用请求的调整方法及其系统
US11/110,667 US7380034B2 (en) 2001-12-18 2005-04-21 Method of arbitration for bus use request and system therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001384698A JP2003186824A (ja) 2001-12-18 2001-12-18 バス使用権優先度調整装置およびシステム

Publications (2)

Publication Number Publication Date
JP2003186824A true JP2003186824A (ja) 2003-07-04
JP2003186824A5 JP2003186824A5 (ja) 2005-07-28

Family

ID=19187747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001384698A Pending JP2003186824A (ja) 2001-12-18 2001-12-18 バス使用権優先度調整装置およびシステム

Country Status (3)

Country Link
US (2) US6952747B2 (ja)
JP (1) JP2003186824A (ja)
CN (1) CN1271534C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8065458B2 (en) 2006-06-15 2011-11-22 Sony Corporation Arbitration apparatus, method, and computer readable medium with dynamically adjustable priority scheme
JP2018185762A (ja) * 2017-04-27 2018-11-22 キヤノン株式会社 転送装置、転送方法および複合機

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003186824A (ja) * 2001-12-18 2003-07-04 Canon Inc バス使用権優先度調整装置およびシステム
JP4181839B2 (ja) * 2002-09-30 2008-11-19 キヤノン株式会社 システムコントローラ
JP4217452B2 (ja) * 2002-09-30 2009-02-04 キヤノン株式会社 プロセッサシステム
JP2004126646A (ja) 2002-09-30 2004-04-22 Canon Inc バス制御方法
JP2005063358A (ja) * 2003-08-20 2005-03-10 Matsushita Electric Ind Co Ltd 命令供給制御装置および半導体装置
CN100375448C (zh) * 2005-11-04 2008-03-12 北京和利时系统工程股份有限公司 一种避免冗余主站对串行总线链路访问冲突的方法
DE102009027625A1 (de) * 2009-07-10 2011-01-13 Robert Bosch Gmbh Elektrische Schaltung zur Übertragung von Signalen zwischen zwei Mastern und einem oder mehreren Slaves
JP5503365B2 (ja) * 2010-03-25 2014-05-28 キヤノン株式会社 デバイス管理システム、管理装置、デバイス管理方法及びプログラム
US8386682B2 (en) * 2010-06-30 2013-02-26 Intel Corporation Method, apparatus and system for maintaining transaction coherecy in a multiple data bus platform
KR101855399B1 (ko) * 2011-03-24 2018-05-09 삼성전자주식회사 데이터 트래픽을 개선한 ＳｏＣ 및 이의 동작 방법
JP2014016730A (ja) * 2012-07-06 2014-01-30 Canon Inc バス調停装置、バス調停方法、及びコンピュータプログラム
CN106598888B (zh) * 2016-12-22 2019-07-12 广东威创视讯科技股份有限公司 一种采用rs485协议的多板卡通讯系统及方法
US10496577B2 (en) 2017-02-09 2019-12-03 Hewlett Packard Enterprise Development Lp Distribution of master device tasks among bus queues
US11520725B2 (en) * 2020-05-15 2022-12-06 Nxp Usa, Inc. Performance monitor for interconnection network in an integrated circuit

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3821709A (en) * 1972-10-05 1974-06-28 Honeywell Inf Systems Memory storage sequencer
US3820081A (en) * 1972-10-05 1974-06-25 Honeywell Inf Systems Override hardware for main store sequencer
US4759965A (en) 1985-08-06 1988-07-26 Canon Kabushiki Kaisha Ceramic, preparation thereof and electronic circuit substrate by use thereof
JP2529720B2 (ja) 1988-06-17 1996-09-04 富士通株式会社 ダイレクトメモリアクセス装置
US4972313A (en) 1989-08-07 1990-11-20 Bull Hn Information Systems Inc. Bus access control for a multi-host system using successively decremented arbitration delay periods to allocate bus access among the hosts
JPH03263159A (ja) 1990-03-13 1991-11-22 Nec Corp バス獲得要求生成方式
JP2986176B2 (ja) * 1990-05-11 1999-12-06 株式会社日立製作所 バス権制御方式およびバスシステム
EP0795136A4 (en) * 1994-11-28 1999-04-21 Analogic Corp NON-INTERRUPTIBLE POWER SUPPLY FOR MEDICAL IMAGING DEVICE
US5572686A (en) * 1995-06-05 1996-11-05 Apple Computer, Inc. Bus arbitration scheme with priority switching and timer
US5862353A (en) * 1997-03-25 1999-01-19 International Business Machines Corporation Systems and methods for dynamically controlling a bus
US6189076B1 (en) * 1997-11-14 2001-02-13 Lucent Technologies, Inc. Shared synchronous memory with a switching circuit controlled by an arbiter and method for glitch free switching of a clock signal
US6275890B1 (en) 1998-08-19 2001-08-14 International Business Machines Corporation Low latency data path in a cross-bar switch providing dynamically prioritized bus arbitration
JP2000211210A (ja) 1999-01-25 2000-08-02 Canon Inc 複合機器の制御装置及び方法
US6772254B2 (en) * 2000-06-21 2004-08-03 International Business Machines Corporation Multi-master computer system with overlapped read and write operations and scalable address pipelining
US6745273B1 (en) * 2001-01-12 2004-06-01 Lsi Logic Corporation Automatic deadlock prevention via arbitration switching
JP4916059B2 (ja) 2001-07-31 2012-04-11 キヤノン株式会社 画像処理装置
JP2003186824A (ja) * 2001-12-18 2003-07-04 Canon Inc バス使用権優先度調整装置およびシステム
US6880028B2 (en) * 2002-03-18 2005-04-12 Sun Microsystems, Inc Dynamic request priority arbitration
US20030229743A1 (en) * 2002-06-05 2003-12-11 Brown Andrew C. Methods and structure for improved fairness bus arbitration

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8065458B2 (en) 2006-06-15 2011-11-22 Sony Corporation Arbitration apparatus, method, and computer readable medium with dynamically adjustable priority scheme
JP2018185762A (ja) * 2017-04-27 2018-11-22 キヤノン株式会社 転送装置、転送方法および複合機

Also Published As

Publication number Publication date
CN1271534C (zh) 2006-08-23
US20030115392A1 (en) 2003-06-19
US6952747B2 (en) 2005-10-04
US7380034B2 (en) 2008-05-27
CN1427352A (zh) 2003-07-02
US20050188139A1 (en) 2005-08-25

Similar Documents

Publication Publication Date Title
JP2003186824A (ja) バス使用権優先度調整装置およびシステム
US5572686A (en) Bus arbitration scheme with priority switching and timer
JP4480427B2 (ja) リソース管理装置
EP0867814B1 (en) System and method for controlling a bus
CN114911727A (zh) 总线仲裁方法和装置、计算机可读存储介质及主控芯片
JP2004521410A (ja) コンピュータシステムにおけるマルチレベル割込み方式を実現するためのシステムおよび方法
US5948094A (en) Method and apparatus for executing multiple transactions within a single arbitration cycle
TW200400438A (en) Bus arbiter for integrated circuit systems
JP2007018280A (ja) バスシステムの制御方法及び制御回路
JP5677007B2 (ja) バス調停装置、バス調停方法
JP2004178266A (ja) バス共有システム及びバス共有方法
JP2000132505A (ja) バスアクセス方法および装置とその利用装置およびシステム
JPH10320349A (ja) プロセッサ及び当該プロセッサを用いるデータ転送システム
US5799160A (en) Circuit and method for controlling bus arbitration
JP2002288120A (ja) 調停装置およびバスシステム
JP2001117860A (ja) メモリアクセス優先順位切替制御装置
JP2005173859A (ja) メモリアクセス制御回路
JPH0830549A (ja) バス制御装置
JP2000259548A (ja) Ｄｍａバス転送方式
JPH022445A (ja) 多重バスシステム
JPH08137785A (ja) Ｄｍａ制御装置
JP4432268B2 (ja) バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法
JP3677535B2 (ja) データ転送制御回路
JP2003006146A (ja) バス調停回路
JPH05151143A (ja) Ｄｍａコントローラ内蔵コンピユータの割り込み処理方式

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20041206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041220

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071022

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071204

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080128

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080306

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080311

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080411

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100630