JPH03263159A - バス獲得要求生成方式 - Google Patents
バス獲得要求生成方式Info
- Publication number
- JPH03263159A JPH03263159A JP6300790A JP6300790A JPH03263159A JP H03263159 A JPH03263159 A JP H03263159A JP 6300790 A JP6300790 A JP 6300790A JP 6300790 A JP6300790 A JP 6300790A JP H03263159 A JPH03263159 A JP H03263159A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- bus request
- signal
- bus acquisition
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims description 3
- 230000010365 information processing Effects 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 description 4
- 238000005070 sampling Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- RKUNBYITZUJHSG-UHFFFAOYSA-N Hyosciamin-hydrochlorid Natural products CN1C(C2)CCC1CC2OC(=O)C(CO)C1=CC=CC=C1 RKUNBYITZUJHSG-UHFFFAOYSA-N 0.000 description 1
- XMLNCADGRIEXPK-KUMOIWDRSA-M chembl2146143 Chemical compound [Br-].O([C@H]1C[C@H]2CC[C@@H](C1)[N+]2(C)C)C(=O)C(CO)C1=CC=CC=C1 XMLNCADGRIEXPK-KUMOIWDRSA-M 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はバス獲得要求生成方式に関する。
従来、この種の情報処理装置における個々のバス獲得要
求装置（以下、バス要求装置と略す）が生成する、共通
バスに対する連続したバス要求生成タイミング間隔は、
バス要求装置自身の転送性能やスレーブデバイスの転送
性能等によりまちまちであり、転送準備が完了したとこ
ろでバス要求を出力する方式となっていた。
求装置（以下、バス要求装置と略す）が生成する、共通
バスに対する連続したバス要求生成タイミング間隔は、
バス要求装置自身の転送性能やスレーブデバイスの転送
性能等によりまちまちであり、転送準備が完了したとこ
ろでバス要求を出力する方式となっていた。
上述した従来のバス要求装置では、一定時間以内にサー
ビスされないバス要求袋ｆｔはデバイスオーバーランに
よる、動作上のエラーが発生するという欠点がある。
ビスされないバス要求袋ｆｔはデバイスオーバーランに
よる、動作上のエラーが発生するという欠点がある。
例えば、バス要求に対し固定優先のバス調整制御方式で
は、バス要求間隔の非常に狭いバス要求装置が優先順位
の高いところに位置ずけられている場合、それより低い
ところに位置ずけられてぃるバス要求装置はバス獲得で
きなくなる。
は、バス要求間隔の非常に狭いバス要求装置が優先順位
の高いところに位置ずけられている場合、それより低い
ところに位置ずけられてぃるバス要求装置はバス獲得で
きなくなる。
また、ラウントロピン制御のバス調停制御方式において
も、バス要求間隔が広く、優先順位の低いバス要求装置
はど、バス獲得が待たされること本発明のバス獲得要求
生成方式は、任意のバス要求装置に他のバス要求装置か
らの、バス要求の有無を判別するバス要求監視制御部と
、連続したバス要求において、他のバス要求装置がバス
獲得待になっているときに、バス要求生成間隔を各々の
バス要求装置固有の間隔で、調整するバス要求間隔調整
制御部を有している。
も、バス要求間隔が広く、優先順位の低いバス要求装置
はど、バス獲得が待たされること本発明のバス獲得要求
生成方式は、任意のバス要求装置に他のバス要求装置か
らの、バス要求の有無を判別するバス要求監視制御部と
、連続したバス要求において、他のバス要求装置がバス
獲得待になっているときに、バス要求生成間隔を各々の
バス要求装置固有の間隔で、調整するバス要求間隔調整
制御部を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の回路図であり、複数個のバ
ス要求装置の内の一つのバス要求装置に対する回路、第
２図は上記実施例回路のタイミングチャートである。
ス要求装置の内の一つのバス要求装置に対する回路、第
２図は上記実施例回路のタイミングチャートである。
１は任意の設定値により、バス要求間隔を調整するため
のパルス信号な生成する、カウント機能を有するバス要
求間隔調整制御部、信号２（ＯＰＬＳ）は、バス要求間
隔調整制御部ｌＪ：り生成される、バス要求間隔調整用
サンプリングパルス信号（以下０ＰＬＳ信号と略す）、
信号群３ （ＤＡＴＡＯ〜７）はバス要求間隔調整制御
部１に対してＯＰＬＳ信号の生成カウント値を決定する
ための設定データを入力する信号、信号４（ＷＲＩＴＥ
）はバス要求間隔調整制御部１に対する設定データの書
き込みを有効にする制御信号。信号５ （ＢＣＬＫ）は
、共通バスのクロックでバス調停制御クロックと同等な
りロック（以下ＢＣＬＫ信号と略す）、信号６ （ＢＲ
ＥＱ”）はバス要求装置の通常のバス要求信号（以下Ｂ
ＲＥＱ’信号と略す）また、ＢＬＣＫ信号の立ち下がり
に同期する、信号７（ＧＡＴＡ）は、バス要求間隔調整
制御部１０力ウント開始トシガ信号（以下ＧＡＴＥ信号
と略す）であり、バス要求間隔調整制御部１はＧＡＴＥ
信号の立ち上がりトリガの次の入力ＣＬＫパルスの立ち
上がりからカウントを開始する。
のパルス信号な生成する、カウント機能を有するバス要
求間隔調整制御部、信号２（ＯＰＬＳ）は、バス要求間
隔調整制御部ｌＪ：り生成される、バス要求間隔調整用
サンプリングパルス信号（以下０ＰＬＳ信号と略す）、
信号群３ （ＤＡＴＡＯ〜７）はバス要求間隔調整制御
部１に対してＯＰＬＳ信号の生成カウント値を決定する
ための設定データを入力する信号、信号４（ＷＲＩＴＥ
）はバス要求間隔調整制御部１に対する設定データの書
き込みを有効にする制御信号。信号５ （ＢＣＬＫ）は
、共通バスのクロックでバス調停制御クロックと同等な
りロック（以下ＢＣＬＫ信号と略す）、信号６ （ＢＲ
ＥＱ”）はバス要求装置の通常のバス要求信号（以下Ｂ
ＲＥＱ’信号と略す）また、ＢＬＣＫ信号の立ち下がり
に同期する、信号７（ＧＡＴＡ）は、バス要求間隔調整
制御部１０力ウント開始トシガ信号（以下ＧＡＴＥ信号
と略す）であり、バス要求間隔調整制御部１はＧＡＴＥ
信号の立ち上がりトリガの次の入力ＣＬＫパルスの立ち
上がりからカウントを開始する。
また、バス要求間隔調整制御部ｌはカウント中に再びＧ
ＡＴＥ信号が入力された場合、最初からカウントをしな
おす。
ＡＴＥ信号が入力された場合、最初からカウントをしな
おす。
信号８ （ＣＢＲＱ）は、バスの使用権を持つバス要求
装置以外から少なくとも一つ以上、バス要求が出ている
ときアクティブロウになり、他にバス要求がなければイ
ンアクティブハイになる、バス要求の有無を表す信号（
以下ＣＢＲＱ信号と略す）、同期化フリップフロップ９
は、ＣＢＲＱ信号をＢＬＣＫ信号に同期化するためのフ
リップフロップ、ＡＮＤゲート１０はＣＢＲＱ信号によ
り他にバス要求がないとき、ＢＣＬＫ信号と同相のクロ
ックパルスを出力するＡＮＤゲート、 ＯＲゲート１１
はプロ、り１０で生成されるパルス信号、又はＯＰＬＳ
信号のどちらか一方のパルス信号を出力するＯ’Ｒゲー
ト、信号１２はバス要求信号のサンプリングパルス信号
（以下ＢＲＥＱＣＬＫ信号と略す）、フリップフロップ
１３はＢＲＥＱ’信号の７クテイブハイのときに、ＢＲ
ＥＱＣＬＫ信号の立ち上がりトリガでバス要求信号を出
力するフリップフロップ、 信号１４ （ＢＲＥＱ）はバス調停制御部に対するバス
要求信号、信号１５ （ＢＲＥＱＲ８Ｔ）はバス要求信
号のリセット信号であり、ＢＲＥＱ’信号のリセット条
件と同じとする。
装置以外から少なくとも一つ以上、バス要求が出ている
ときアクティブロウになり、他にバス要求がなければイ
ンアクティブハイになる、バス要求の有無を表す信号（
以下ＣＢＲＱ信号と略す）、同期化フリップフロップ９
は、ＣＢＲＱ信号をＢＬＣＫ信号に同期化するためのフ
リップフロップ、ＡＮＤゲート１０はＣＢＲＱ信号によ
り他にバス要求がないとき、ＢＣＬＫ信号と同相のクロ
ックパルスを出力するＡＮＤゲート、 ＯＲゲート１１
はプロ、り１０で生成されるパルス信号、又はＯＰＬＳ
信号のどちらか一方のパルス信号を出力するＯ’Ｒゲー
ト、信号１２はバス要求信号のサンプリングパルス信号
（以下ＢＲＥＱＣＬＫ信号と略す）、フリップフロップ
１３はＢＲＥＱ’信号の７クテイブハイのときに、ＢＲ
ＥＱＣＬＫ信号の立ち上がりトリガでバス要求信号を出
力するフリップフロップ、 信号１４ （ＢＲＥＱ）はバス調停制御部に対するバス
要求信号、信号１５ （ＢＲＥＱＲ８Ｔ）はバス要求信
号のリセット信号であり、ＢＲＥＱ’信号のリセット条
件と同じとする。
同期化フリップフロップ１６はＢＲＥＱ’ 信号なりＬ
ＣＫ信号の立ち上がりに同期させるフリップフロップ、
１７はインバータである。
ＣＫ信号の立ち上がりに同期させるフリップフロップ、
１７はインバータである。
次に第２図を参照して本実施例回路の動作について説明
する。
する。
第２図はＯＰＬＳ信号のカウント値＝４（ＢＣＬＫ信号
の４サイクル）を、ブロック１に初期設定した場合のタ
イミングチャートである。
の４サイクル）を、ブロック１に初期設定した場合のタ
イミングチャートである。
タイミングチャートの左部は、他にバス要求がある場合
で、ＧＡＴＥ信号の立ち上がりトリガ入力後、４カウン
トしてＯＰＬＳ信号によりＢＲＥＱ信号を出力する。（
カウンタによる遅延バス要求） 右部は、他にバス要求がない場合で、ＯＰＬＳ信号に関
係なくＢＲＥＱ’信号よりＢＬＣＫ信号の１サイクル分
遅れてＢＲＥＱ信号を出力する。
で、ＧＡＴＥ信号の立ち上がりトリガ入力後、４カウン
トしてＯＰＬＳ信号によりＢＲＥＱ信号を出力する。（
カウンタによる遅延バス要求） 右部は、他にバス要求がない場合で、ＯＰＬＳ信号に関
係なくＢＲＥＱ’信号よりＢＬＣＫ信号の１サイクル分
遅れてＢＲＥＱ信号を出力する。
（ＣＢＲＱ信号によるバス要求）
〔発明の効果〕
以上説明したように本発明は、任意のバス要求装置にバ
ス要求生成間隔を、各々のバス要求装置固有の間隔で調
整するバス要求間隔調整制御部を持つことにより、多数
のバス要求混在時に、バス調停制御部へのバス要求の加
入を遅らし、他のバス要求装置のバス獲得待ち時間を短
縮し、デバイスオーバーランによる動作上のエラー発生
を防止する効果がある。
ス要求生成間隔を、各々のバス要求装置固有の間隔で調
整するバス要求間隔調整制御部を持つことにより、多数
のバス要求混在時に、バス調停制御部へのバス要求の加
入を遅らし、他のバス要求装置のバス獲得待ち時間を短
縮し、デバイスオーバーランによる動作上のエラー発生
を防止する効果がある。
特にバス要求を遅らすことで上位側との転送が遅れても
、デバイスオーバーランにならない、プリンタ等の制御
装置には本発明は有効である。
、デバイスオーバーランにならない、プリンタ等の制御
装置には本発明は有効である。
求間隔調整用サンプリングパルス信号、３・・・・・・
設定データ信号、４・・・・・・書き込みを有効にする
信号、５１１．・・・バスクロ、り、６・・・・・・バ
ス要求装置の通常のバス要求信号、７・・・・・・カウ
ント開始トリガ信号、８・・・・・・バス要求の有無を
表す信号、９・・・・・・同期化フリップフロップ、１
０・・・・・・ＡＮＤゲート、１１・・・・・・ＯＲゲ
ート、１２・・・・・・バス要求サンプリングパルス信
号、１３・・・・・・バス要求生成フリップフロップ、
１４・・・・・・バス要求信号、１５・・・・・・バス
要求信号のリセット信号、１６・・・・・・同期化フリ
、ブフロップ、１７・・・・・・インバータ。
設定データ信号、４・・・・・・書き込みを有効にする
信号、５１１．・・・バスクロ、り、６・・・・・・バ
ス要求装置の通常のバス要求信号、７・・・・・・カウ
ント開始トリガ信号、８・・・・・・バス要求の有無を
表す信号、９・・・・・・同期化フリップフロップ、１
０・・・・・・ＡＮＤゲート、１１・・・・・・ＯＲゲ
ート、１２・・・・・・バス要求サンプリングパルス信
号、１３・・・・・・バス要求生成フリップフロップ、
１４・・・・・・バス要求信号、１５・・・・・・バス
要求信号のリセット信号、１６・・・・・・同期化フリ
、ブフロップ、１７・・・・・・インバータ。
Claims (1)
- 情報を転送する共通のバスと、複数のバス獲得要求に対
する調停機能を有するバス調停制御装置と、バス獲得を
要求する機能を有する複数個のバス獲得要求装置とで構
成される情報処理装置において、任意のバス獲得要求装
置に他のバス獲得要求装置からのバス獲得要求の有無を
判別するバス獲得要求監視制御部と、前記バス獲得要求
監視制御部により他のバス獲得要求装置がバス獲得待状
態であることを認識し前記バス獲得要求装置のバス獲得
要求生成間隔を各々のバス獲得要求装置固有の間隔で調
整するバス獲得要求間隔調整制御部とを含むことを特徴
とするバス獲得要求生成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6300790A JPH03263159A (ja) | 1990-03-13 | 1990-03-13 | バス獲得要求生成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6300790A JPH03263159A (ja) | 1990-03-13 | 1990-03-13 | バス獲得要求生成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03263159A true JPH03263159A (ja) | 1991-11-22 |
Family
ID=13216834
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6300790A Pending JPH03263159A (ja) | 1990-03-13 | 1990-03-13 | バス獲得要求生成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03263159A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7380034B2 (en) | 2001-12-18 | 2008-05-27 | Canon Kabushiki Kaisha | Method of arbitration for bus use request and system therefor |
-
1990
- 1990-03-13 JP JP6300790A patent/JPH03263159A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7380034B2 (en) | 2001-12-18 | 2008-05-27 | Canon Kabushiki Kaisha | Method of arbitration for bus use request and system therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0135879B1 (en) | Interface circuit and method for connecting a memory controller with a synchronous or an asynchronous bus system | |
| US4050097A (en) | Synchronization technique for data transfers over an asynchronous common bus network coupling data processing apparatus | |
| JPH0619756B2 (ja) | 非同期装置間で通信を行なうための効率的なプロトコル | |
| JPS625406A (ja) | 状態装置 | |
| JP2928866B2 (ja) | プログラマブルなデータ転送タイミング | |
| JPH077376B2 (ja) | システムバス制御方法 | |
| US4639859A (en) | Priority arbitration logic for a multi-master bus system | |
| Yun et al. | A high-performance asynchronous SCSI controller | |
| US6219744B1 (en) | Interrupt masker for an interrupt handler with double-edge interrupt request signals detection | |
| JPS6290742A (ja) | 中央処理装置の性能を向上させる方法および装置 | |
| JPH03263159A (ja) | バス獲得要求生成方式 | |
| JPS5836381B2 (ja) | 共用メモリ制御装置 | |
| JPH04230563A (ja) | データ処理システム | |
| JPS61177564A (ja) | 共有記憶装置 | |
| US6408353B1 (en) | Microcomputer having sampling function of retry requesting signal in syncronization with strobe signal | |
| JP2507643B2 (ja) | 共通バス制御方法及びその制御装置並びにマスタ装置と計算機システム | |
| JP3072168B2 (ja) | メモリ動作調停回路 | |
| EP0943999A1 (en) | Interrupt masker for an interrupt handler with double-edge interrupt request signals detection | |
| JPS59176863A (ja) | タイマ同期化方式 | |
| JPS622348B2 (ja) | ||
| JPH0991194A (ja) | 調停システムおよび調停方法 | |
| JPH05120206A (ja) | Ｄｍａコントローラ | |
| JPH11273380A (ja) | Ｌｓｉ動作モード設定信号取り込み方法およびモード信号取り込み機能つきｌｓｉ | |
| JP2730275B2 (ja) | 高速感熱波形記録装置 | |
| JPH0756645B2 (ja) | データ処理装置 |