JPH05204832A - Ｄｍａバス調停方式 - Google Patents
Ｄｍａバス調停方式Info
- Publication number
- JPH05204832A JPH05204832A JP3882392A JP3882392A JPH05204832A JP H05204832 A JPH05204832 A JP H05204832A JP 3882392 A JP3882392 A JP 3882392A JP 3882392 A JP3882392 A JP 3882392A JP H05204832 A JPH05204832 A JP H05204832A
- Authority
- JP
- Japan
- Prior art keywords
- dma
- circuit
- transfer
- bus
- dma transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 ＤＭＡ転送する複数の回路が競合するＤＭＡ
バスにおいて、１つの回路に長時間ＤＭＡバスを専有さ
せないＤＭＡバス調停方式を提供する。 【構成】 長時間ＤＭＡバスを専有する第１の回路１が
１回のＤＭＡ転送でＤＭＡバス３を専有できる専有時間
長を記憶しておくレジスタ５と、ＤＭＡバスを短時間し
か専有しない第２の回路２のいずれかからＤＭＡ転送要
求があるときに、第１の回路１にＤＭＡ転送許可を与え
ている時間長を計測するカウンタ６と、レジスタ５から
の専有時間長とこのカウンタ６での計測時間長とを比較
し、両者が一致したときに一致信号を出力する比較器７
と、この比較器７から一致信号が入力されたときに第１
の回路１に転送待ち信号ＷＡＩＴを送出する転送待ち信
号送出部８とからＤＭＡバス調停回路４がなり、この転
送待ち信号ＷＡＩＴが入力されたときにＤＭＡ転送を一
時中断し、ＤＭＡ転送要求を取り下げるＤＭＡ転送中断
手段を第１の回路１が備えている。
バスにおいて、１つの回路に長時間ＤＭＡバスを専有さ
せないＤＭＡバス調停方式を提供する。 【構成】 長時間ＤＭＡバスを専有する第１の回路１が
１回のＤＭＡ転送でＤＭＡバス３を専有できる専有時間
長を記憶しておくレジスタ５と、ＤＭＡバスを短時間し
か専有しない第２の回路２のいずれかからＤＭＡ転送要
求があるときに、第１の回路１にＤＭＡ転送許可を与え
ている時間長を計測するカウンタ６と、レジスタ５から
の専有時間長とこのカウンタ６での計測時間長とを比較
し、両者が一致したときに一致信号を出力する比較器７
と、この比較器７から一致信号が入力されたときに第１
の回路１に転送待ち信号ＷＡＩＴを送出する転送待ち信
号送出部８とからＤＭＡバス調停回路４がなり、この転
送待ち信号ＷＡＩＴが入力されたときにＤＭＡ転送を一
時中断し、ＤＭＡ転送要求を取り下げるＤＭＡ転送中断
手段を第１の回路１が備えている。
Description
【０００１】
【産業上の利用分野】本発明はＤＭＡ調停方式に関し、
特に１回のダイレクト・メモリ・アクセス転送（以下、
ＤＭＡ転送という）で長時間ダイレクト・メモリ・アク
セス・バス（以下、ＤＭＡバスという）を専有する回路
を調停するＤＭＡ調停方式に関する。
特に１回のダイレクト・メモリ・アクセス転送（以下、
ＤＭＡ転送という）で長時間ダイレクト・メモリ・アク
セス・バス（以下、ＤＭＡバスという）を専有する回路
を調停するＤＭＡ調停方式に関する。
【０００２】
【従来の技術】ＣＰＵを介さずに直接メモリにアクセス
してデータの転送を行なうＤＭＡ転送では、効率よくデ
ータの転送を行なえるようにするためにＤＭＡバスの調
停を行なう必要がある。従来のＤＭＡバス調停方式で
は、１回のＤＭＡ転送で長時間ＤＭＡバスを専有する回
路に対しても、１回のＤＭＡ転送で短時間しかＤＭＡバ
スを専有しない回路と同様に扱って調停を行なってい
る。すなわち長時間ＤＭＡバスを専有する回路からＤＭ
Ａバス調停回路に対してＤＭＡ転送要求を行なった場合
でも、１回のＤＭＡ転送で短時間しかＤＭＡバスを専有
しない回路からＤＭＡ転送要求があった場合と同様に、
ＤＭＡ転送許可がＤＭＡバス調停回路から与えられてい
た。また本来１回のＤＭＡ転送で長時間ＤＭＡバスを専
有する回路で予めＤＭＡ転送を分割し、ＤＭＡバス調停
回路に対して１回のＤＭＡ転送で長時間ＤＭＡバスを専
有しない方式となっていた。
してデータの転送を行なうＤＭＡ転送では、効率よくデ
ータの転送を行なえるようにするためにＤＭＡバスの調
停を行なう必要がある。従来のＤＭＡバス調停方式で
は、１回のＤＭＡ転送で長時間ＤＭＡバスを専有する回
路に対しても、１回のＤＭＡ転送で短時間しかＤＭＡバ
スを専有しない回路と同様に扱って調停を行なってい
る。すなわち長時間ＤＭＡバスを専有する回路からＤＭ
Ａバス調停回路に対してＤＭＡ転送要求を行なった場合
でも、１回のＤＭＡ転送で短時間しかＤＭＡバスを専有
しない回路からＤＭＡ転送要求があった場合と同様に、
ＤＭＡ転送許可がＤＭＡバス調停回路から与えられてい
た。また本来１回のＤＭＡ転送で長時間ＤＭＡバスを専
有する回路で予めＤＭＡ転送を分割し、ＤＭＡバス調停
回路に対して１回のＤＭＡ転送で長時間ＤＭＡバスを専
有しない方式となっていた。
【０００３】
【発明が解決しようとする課題】この従来のＤＭＡバス
調停方式では、一旦ＤＭＡ転送要求元に対してＤＭＡ転
送許可を与えてしまうと、ＤＭＡ転送要求元がＤＭＡ転
送要求を調停回路に対して取り下げるまでＤＭＡ転送許
可を与え続けることとなるため、１回のＤＭＡ転送にお
けるＤＭＡバス専有時間が極端に長いＤＭＡ転送要求元
が競合するＤＭＡバスでは、別のＤＭＡ転送要求元がＤ
ＭＡ転送許可されるまでに長い待ち時間を要する可能性
があり、高速にＤＭＡ転送を行なえなくなるという問題
点があった。
調停方式では、一旦ＤＭＡ転送要求元に対してＤＭＡ転
送許可を与えてしまうと、ＤＭＡ転送要求元がＤＭＡ転
送要求を調停回路に対して取り下げるまでＤＭＡ転送許
可を与え続けることとなるため、１回のＤＭＡ転送にお
けるＤＭＡバス専有時間が極端に長いＤＭＡ転送要求元
が競合するＤＭＡバスでは、別のＤＭＡ転送要求元がＤ
ＭＡ転送許可されるまでに長い待ち時間を要する可能性
があり、高速にＤＭＡ転送を行なえなくなるという問題
点があった。
【０００４】本発明は、このような従来の技術が有する
課題を解決するために提案されたものであり、ＤＭＡ転
送する複数の回路が競合するＤＭＡバスにおいて、１つ
の回路に長時間ＤＭＡバスを専有させないＤＭＡバス調
停方式を提供することを目的とする。
課題を解決するために提案されたものであり、ＤＭＡ転
送する複数の回路が競合するＤＭＡバスにおいて、１つ
の回路に長時間ＤＭＡバスを専有させないＤＭＡバス調
停方式を提供することを目的とする。
【０００５】
【課題を解決するための手段】この目的を達成するため
に本発明は、複数の回路がＤＭＡバスを共有してＤＭＡ
転送を行なうにあたって、ＤＭＡ転送要求があった回路
にＤＭＡ転送許可を与えるための調停を行なうＤＭＡバ
ス調停方式において、ある回路が１回のＤＭＡ転送でＤ
ＭＡバスを専有できる専有時間長を記憶しておく記憶部
と、別の回路からＤＭＡ転送要求があるときに、ある回
路にＤＭＡ転送許可を与えている時間長を計測する計時
部と、上記記憶部からの専有時間長とこの計時部での計
測時間長とを比較し、両者が一致したときにある回路に
転送待ち信号を送出する転送待ち信号発生部とからＤＭ
Ａバス調停回路がなり、この転送待ち信号が入力された
ときにＤＭＡ転送を一時中断し、ＤＭＡ転送要求を取り
下げるＤＭＡ転送中断手段をある回路が備え、別の回路
がＤＭＡ転送要求中であるときに、ある回路に対して１
回のＤＭＡ転送で一定時間以上ＤＭＡバスを専有させ
ず、別の回路の待ち時間を短くできる制御を行なえる構
成としてある。
に本発明は、複数の回路がＤＭＡバスを共有してＤＭＡ
転送を行なうにあたって、ＤＭＡ転送要求があった回路
にＤＭＡ転送許可を与えるための調停を行なうＤＭＡバ
ス調停方式において、ある回路が１回のＤＭＡ転送でＤ
ＭＡバスを専有できる専有時間長を記憶しておく記憶部
と、別の回路からＤＭＡ転送要求があるときに、ある回
路にＤＭＡ転送許可を与えている時間長を計測する計時
部と、上記記憶部からの専有時間長とこの計時部での計
測時間長とを比較し、両者が一致したときにある回路に
転送待ち信号を送出する転送待ち信号発生部とからＤＭ
Ａバス調停回路がなり、この転送待ち信号が入力された
ときにＤＭＡ転送を一時中断し、ＤＭＡ転送要求を取り
下げるＤＭＡ転送中断手段をある回路が備え、別の回路
がＤＭＡ転送要求中であるときに、ある回路に対して１
回のＤＭＡ転送で一定時間以上ＤＭＡバスを専有させ
ず、別の回路の待ち時間を短くできる制御を行なえる構
成としてある。
【０００６】また本発明は、１回のＤＭＡ転送で長時間
ＤＭＡバスを専有し続ける第１の回路と１回のＤＭＡ転
送で短時間しかＤＭＡバスを専有しない第２の回路とが
ＤＭＡバスを共有してＤＭＡ転送を行なうにあたって、
ＤＭＡ転送要求があった第１または第２の回路にＤＭＡ
転送許可を与えるための調停を行なうＤＭＡバス調停方
式において、予め第１の回路が１回のＤＭＡ転送でＤＭ
Ａバスを専有できる専有時間長を記憶しておく記憶部
と、第２の回路からＤＭＡ転送要求があるときに、第１
の回路にＤＭＡ転送許可を与えている時間長を計測する
計時部と、上記記憶部からの専有時間長とこの計時部で
の計測時間長とを比較し、両者が一致したときに第１の
回路に転送待ち信号を送出する転送待ち信号発生部とか
らＤＭＡバス調停回路がなり、この転送待ち信号が入力
されたときにＤＭＡ転送を一時中断し、ＤＭＡ転送要求
を取り下げるＤＭＡ転送中断手段を第１の回路が備え、
第２の回路がＤＭＡ転送要求中であるときに、第１の回
路に対して１回のＤＭＡ転送で一定時間以上ＤＭＡバス
を専有させず、第２の回路の待ち時間を短くできる制御
を行なえる構成としてある。
ＤＭＡバスを専有し続ける第１の回路と１回のＤＭＡ転
送で短時間しかＤＭＡバスを専有しない第２の回路とが
ＤＭＡバスを共有してＤＭＡ転送を行なうにあたって、
ＤＭＡ転送要求があった第１または第２の回路にＤＭＡ
転送許可を与えるための調停を行なうＤＭＡバス調停方
式において、予め第１の回路が１回のＤＭＡ転送でＤＭ
Ａバスを専有できる専有時間長を記憶しておく記憶部
と、第２の回路からＤＭＡ転送要求があるときに、第１
の回路にＤＭＡ転送許可を与えている時間長を計測する
計時部と、上記記憶部からの専有時間長とこの計時部で
の計測時間長とを比較し、両者が一致したときに第１の
回路に転送待ち信号を送出する転送待ち信号発生部とか
らＤＭＡバス調停回路がなり、この転送待ち信号が入力
されたときにＤＭＡ転送を一時中断し、ＤＭＡ転送要求
を取り下げるＤＭＡ転送中断手段を第１の回路が備え、
第２の回路がＤＭＡ転送要求中であるときに、第１の回
路に対して１回のＤＭＡ転送で一定時間以上ＤＭＡバス
を専有させず、第２の回路の待ち時間を短くできる制御
を行なえる構成としてある。
【０００７】また本発明は、１回のＤＭＡ転送でバース
ト転送を行なうために長時間ＤＭＡバスを専有し続ける
第１の回路と１回のＤＭＡ転送で短時間しかＤＭＡバス
を専有しない複数の第２の回路とがＤＭＡバスを共有し
てＤＭＡ転送を行なうにあたって、ＤＭＡ転送要求があ
った第１または第２の回路にＤＭＡ転送許可を与えるた
めの調停を行なうＤＭＡバス調停方式において、予め第
１の回路が１回のＤＭＡ転送でＤＭＡバスを専有できる
専有時間長を記憶しておくレジスタと、第２の回路のい
ずれかからＤＭＡ転送要求があるときに、第１の回路に
ＤＭＡ転送許可を与えている時間長を計測するカウンタ
と、上記レジスタからの専有時間長とこのカウンタでの
計測時間長とを比較し、両者が一致したときに一致信号
を出力する比較部と、この比較部から一致信号が入力さ
れたときに第１の回路に転送待ち信号を送出する転送待
ち信号送出部とからＤＭＡバス調停回路がなり、この転
送待ち信号が入力されたときにＤＭＡ転送を一時中断
し、ＤＭＡ転送要求を取り下げるＤＭＡ転送中断手段を
第１の回路が備え、第２の回路のいずれかがＤＭＡ転送
要求中であるときに、第１の回路に対して１回のＤＭＡ
転送で一定時間以上ＤＭＡバスを専有させず、第２の回
路の待ち時間を短くできる制御を行なえる構成としてあ
る。
ト転送を行なうために長時間ＤＭＡバスを専有し続ける
第１の回路と１回のＤＭＡ転送で短時間しかＤＭＡバス
を専有しない複数の第２の回路とがＤＭＡバスを共有し
てＤＭＡ転送を行なうにあたって、ＤＭＡ転送要求があ
った第１または第２の回路にＤＭＡ転送許可を与えるた
めの調停を行なうＤＭＡバス調停方式において、予め第
１の回路が１回のＤＭＡ転送でＤＭＡバスを専有できる
専有時間長を記憶しておくレジスタと、第２の回路のい
ずれかからＤＭＡ転送要求があるときに、第１の回路に
ＤＭＡ転送許可を与えている時間長を計測するカウンタ
と、上記レジスタからの専有時間長とこのカウンタでの
計測時間長とを比較し、両者が一致したときに一致信号
を出力する比較部と、この比較部から一致信号が入力さ
れたときに第１の回路に転送待ち信号を送出する転送待
ち信号送出部とからＤＭＡバス調停回路がなり、この転
送待ち信号が入力されたときにＤＭＡ転送を一時中断
し、ＤＭＡ転送要求を取り下げるＤＭＡ転送中断手段を
第１の回路が備え、第２の回路のいずれかがＤＭＡ転送
要求中であるときに、第１の回路に対して１回のＤＭＡ
転送で一定時間以上ＤＭＡバスを専有させず、第２の回
路の待ち時間を短くできる制御を行なえる構成としてあ
る。
【０００８】
【作用】上述した構成によれば、長時間ＤＭＡバスを専
有するようなＤＭＡ転送を行なう回路に対して、別の回
路からＤＭＡ転送要求があるときに、予め決められた一
定時間以上ＤＭＡバスを専有させない制御が可能とな
り、別の回路が短い待ち時間後にＤＭＡ転送を行なうこ
とができる。別の回路がＤＭＡ転送を終了させたあと
は、中断していたＤＭＡ転送を再開できる。また別の回
路からＤＭＡ転送要求がないときは、長時間ＤＭＡバス
を専有する回路のＤＭＡ転送は中断することなく継続で
きる。
有するようなＤＭＡ転送を行なう回路に対して、別の回
路からＤＭＡ転送要求があるときに、予め決められた一
定時間以上ＤＭＡバスを専有させない制御が可能とな
り、別の回路が短い待ち時間後にＤＭＡ転送を行なうこ
とができる。別の回路がＤＭＡ転送を終了させたあと
は、中断していたＤＭＡ転送を再開できる。また別の回
路からＤＭＡ転送要求がないときは、長時間ＤＭＡバス
を専有する回路のＤＭＡ転送は中断することなく継続で
きる。
【０００９】
【実施例】以下、本発明によるＤＭＡバス調停方式の具
体的な実施例を図面に基づき詳細に説明する。図１のブ
ロック図に、このＤＭＡバス調停方式の一実施例を示
す。この図で、第１の回路１と複数の第２の回路２がＤ
ＭＡバス３に接続され、これら第１および第２の回路
１，２がＤＭＡバス３を共有している。第１の回路１
は、１回のＤＭＡ転送でバースト転送を行なうために長
時間ＤＭＡバス３を専有し続ける回路であり、０番目か
ら（ｎ−１）番目までの複数の第２の回路２は、１回の
ＤＭＡ転送で短時間しかＤＭＡバス３を専有しない回路
である。これら第１および第２の回路１，２は、ＤＭＡ
転送において競合する関係にあり、高速なデータ転送を
行なえるようにするためにＤＭＡバス調停回路４がこれ
らの回路１，２の調停を行なっている。すなわちＤＭＡ
バス調停回路４は、第１の回路１および第２の回路２か
らＤＭＡバス要求信号ＬＢＲＱおよびＢＲＱ０，ＢＲＱ
１，…，ＢＲＱ（ｎ−１）をそれぞれ受信し、調停を行
なっていずれか１つの回路に対して転送許可信号ＬＢＡ
Ｋ，ＢＡＫ０，ＢＡＫ１，…，ＢＡＫ（ｎ−１）の１つ
を返送する。
体的な実施例を図面に基づき詳細に説明する。図１のブ
ロック図に、このＤＭＡバス調停方式の一実施例を示
す。この図で、第１の回路１と複数の第２の回路２がＤ
ＭＡバス３に接続され、これら第１および第２の回路
１，２がＤＭＡバス３を共有している。第１の回路１
は、１回のＤＭＡ転送でバースト転送を行なうために長
時間ＤＭＡバス３を専有し続ける回路であり、０番目か
ら（ｎ−１）番目までの複数の第２の回路２は、１回の
ＤＭＡ転送で短時間しかＤＭＡバス３を専有しない回路
である。これら第１および第２の回路１，２は、ＤＭＡ
転送において競合する関係にあり、高速なデータ転送を
行なえるようにするためにＤＭＡバス調停回路４がこれ
らの回路１，２の調停を行なっている。すなわちＤＭＡ
バス調停回路４は、第１の回路１および第２の回路２か
らＤＭＡバス要求信号ＬＢＲＱおよびＢＲＱ０，ＢＲＱ
１，…，ＢＲＱ（ｎ−１）をそれぞれ受信し、調停を行
なっていずれか１つの回路に対して転送許可信号ＬＢＡ
Ｋ，ＢＡＫ０，ＢＡＫ１，…，ＢＡＫ（ｎ−１）の１つ
を返送する。
【００１０】このＤＭＡバス調停回路４内の記憶部をな
すレジスタ５には、第１の回路１が１回のＤＭＡ転送で
ＤＭＡバス３を専有できる時間長Ｓが予め数値化されて
記憶されている。またＤＭＡバス調停回路４は、複数の
第２の回路２から送られてくるＤＭＡバス要求信号ＢＲ
Ｑ０，ＢＲＱ１，…，ＢＲＱ（ｎ−１）の論理和を取
り、この論理和出力と第１の回路１に送出している転送
許可信号ＬＢＡＫとの論理積を取って、この論理積出力
によって調停回路４内のカウンタ６の計時が開始される
ようにしている。すなわち計時部をなすカウンタ６で
は、複数の第２の回路２のいずれかがＤＭＡバス転送要
求中であるときに、第１の回路１に転送許可信号ＬＢＡ
Ｋを返送している時間長の計測が行なわれる。この時間
長は、第１の回路１がＤＭＡ転送中であるために、第２
の回路２に転送許可信号が返送されてくるまでの待ち時
間の長さに相当している。レジスタ５の出力とカウンタ
６の出力は、ＤＭＡバス調停回路４内の比較器７に送ら
れ、両出力が一致したとき、すなわち第１の回路１がＤ
ＭＡバス３を専有可能な時間長Ｓと第１の回路１に転送
許可信号ＬＢＡＫが返送され続けた時間長とが一致した
ときに比較器７からは一致信号に相当する“１”が出力
される。ＤＭＡバス調停回路４内の転送待ち信号送出部
８では、この比較器から“１”が入力されるのに同期し
て、第１の回路１に対して転送待ち信号ＷＡＩＴの送出
を行なう。ここで、比較器７と転送待ち信号送出部８
は、転送待ち信号発生部を構成している。
すレジスタ５には、第１の回路１が１回のＤＭＡ転送で
ＤＭＡバス３を専有できる時間長Ｓが予め数値化されて
記憶されている。またＤＭＡバス調停回路４は、複数の
第２の回路２から送られてくるＤＭＡバス要求信号ＢＲ
Ｑ０，ＢＲＱ１，…，ＢＲＱ（ｎ−１）の論理和を取
り、この論理和出力と第１の回路１に送出している転送
許可信号ＬＢＡＫとの論理積を取って、この論理積出力
によって調停回路４内のカウンタ６の計時が開始される
ようにしている。すなわち計時部をなすカウンタ６で
は、複数の第２の回路２のいずれかがＤＭＡバス転送要
求中であるときに、第１の回路１に転送許可信号ＬＢＡ
Ｋを返送している時間長の計測が行なわれる。この時間
長は、第１の回路１がＤＭＡ転送中であるために、第２
の回路２に転送許可信号が返送されてくるまでの待ち時
間の長さに相当している。レジスタ５の出力とカウンタ
６の出力は、ＤＭＡバス調停回路４内の比較器７に送ら
れ、両出力が一致したとき、すなわち第１の回路１がＤ
ＭＡバス３を専有可能な時間長Ｓと第１の回路１に転送
許可信号ＬＢＡＫが返送され続けた時間長とが一致した
ときに比較器７からは一致信号に相当する“１”が出力
される。ＤＭＡバス調停回路４内の転送待ち信号送出部
８では、この比較器から“１”が入力されるのに同期し
て、第１の回路１に対して転送待ち信号ＷＡＩＴの送出
を行なう。ここで、比較器７と転送待ち信号送出部８
は、転送待ち信号発生部を構成している。
【００１１】ＤＭＡ転送中断手段を有する第１の回路１
は、この転送待ち信号ＷＡＩＴが送られてきた時点で、
現在実行中のメモリへの読み出しまたは書き込み動作を
行なったあとに、ＤＭＡバス調停回路４へのＤＭＡバス
要求信号ＬＢＲＱの送出を中断する。これに伴いＤＭＡ
バス調停回路４から第１の回路１に返送されていた転送
許可信号ＬＢＡＫの送出が停止され、ＤＭＡバス要求中
であった第２の回路２のうちのいずれかに転送許可信号
が返送される。これにより待ち状態にあった第２の回路
２のＤＭＡ転送動作が開始される。第１の回路１は、Ｄ
ＭＡバス要求信号ＬＢＲＱの送出を中断したあと、一定
時間経過後に再びＤＭＡバス要求信号ＬＢＲＱをＤＭＡ
バス調停回路４に送出する。これを受けてＤＭＡバス調
停回路４は、第１の回路１に転送許可信号ＬＢＡＫを返
送するので、第１の回路１は一時中断していたメモリア
ドレスのつぎのアドレスからＤＭＡ転送を再開できる。
は、この転送待ち信号ＷＡＩＴが送られてきた時点で、
現在実行中のメモリへの読み出しまたは書き込み動作を
行なったあとに、ＤＭＡバス調停回路４へのＤＭＡバス
要求信号ＬＢＲＱの送出を中断する。これに伴いＤＭＡ
バス調停回路４から第１の回路１に返送されていた転送
許可信号ＬＢＡＫの送出が停止され、ＤＭＡバス要求中
であった第２の回路２のうちのいずれかに転送許可信号
が返送される。これにより待ち状態にあった第２の回路
２のＤＭＡ転送動作が開始される。第１の回路１は、Ｄ
ＭＡバス要求信号ＬＢＲＱの送出を中断したあと、一定
時間経過後に再びＤＭＡバス要求信号ＬＢＲＱをＤＭＡ
バス調停回路４に送出する。これを受けてＤＭＡバス調
停回路４は、第１の回路１に転送許可信号ＬＢＡＫを返
送するので、第１の回路１は一時中断していたメモリア
ドレスのつぎのアドレスからＤＭＡ転送を再開できる。
【００１２】つぎに、このような構成からなるＤＭＡバ
ス調停方式の動作を図２の波形図を参照して説明する。
なお、波形図に示されている信号は全て正論理となって
いる。第１の回路１に対してＤＭＡバス調停回路４から
転送許可信号ＬＢＡＫが返されていない間は、要求があ
った第２の回路２に対して順次転送許可信号が返され
る。図２の例では、ＤＭＡバス要求信号ＢＲＱ０のつぎ
にＤＭＡバス要求信号ＢＲＱ１がＤＭＡバス調停回路４
に入力されているので、転送許可信号ＢＡＫ０に続いて
転送許可信号ＢＡＫ１が返送されている。
ス調停方式の動作を図２の波形図を参照して説明する。
なお、波形図に示されている信号は全て正論理となって
いる。第１の回路１に対してＤＭＡバス調停回路４から
転送許可信号ＬＢＡＫが返されていない間は、要求があ
った第２の回路２に対して順次転送許可信号が返され
る。図２の例では、ＤＭＡバス要求信号ＢＲＱ０のつぎ
にＤＭＡバス要求信号ＢＲＱ１がＤＭＡバス調停回路４
に入力されているので、転送許可信号ＢＡＫ０に続いて
転送許可信号ＢＡＫ１が返送されている。
【００１３】第１の回路１からＤＭＡバス要求信号ＬＢ
ＲＱが送出されてから、（ｎ−１）番目と０番目の第２
の回路２から順次ＤＭＡバス要求信号ＢＲＱ（ｎ−１）
とＢＲＱ０が送出されたことで、ＤＭＡバス調停回路４
から第１の回路１に転送許可信号ＬＢＡＫが返送された
あと、レジスタ５で予め決められた時間長Ｓが経過した
ときに、転送待ち信号ＷＡＩＴが第１の回路１に送られ
る。これを受けて第１の回路１は、出力していたＤＭＡ
バス要求信号ＬＢＲＱを落とすので、ＤＭＡバス調停回
路４は第１の回路１への転送許可信号ＬＢＡＫの返送を
停止し、（ｎ−１）番目の第２の回路２に対して転送許
可信号ＢＡＫ（ｎ−１）を返送する。その後０番目の第
２の回路２へ転送許可信号ＢＡＫ０の返送を行なう。第
１の回路１が、ＤＭＡバス要求信号ＬＢＲＱを落として
から一定時間後にＤＭＡバス要求信号ＬＢＲＱがＤＭＡ
バス調停回路４に再送されるので、ＤＭＡバス調停回路
４からは、転送許可信号ＢＡＫ０の返送後に第１の回路
１に対して転送許可信号ＬＢＡＫが返送され、第１の回
路１によるＤＭＡ転送動作が再開される。
ＲＱが送出されてから、（ｎ−１）番目と０番目の第２
の回路２から順次ＤＭＡバス要求信号ＢＲＱ（ｎ−１）
とＢＲＱ０が送出されたことで、ＤＭＡバス調停回路４
から第１の回路１に転送許可信号ＬＢＡＫが返送された
あと、レジスタ５で予め決められた時間長Ｓが経過した
ときに、転送待ち信号ＷＡＩＴが第１の回路１に送られ
る。これを受けて第１の回路１は、出力していたＤＭＡ
バス要求信号ＬＢＲＱを落とすので、ＤＭＡバス調停回
路４は第１の回路１への転送許可信号ＬＢＡＫの返送を
停止し、（ｎ−１）番目の第２の回路２に対して転送許
可信号ＢＡＫ（ｎ−１）を返送する。その後０番目の第
２の回路２へ転送許可信号ＢＡＫ０の返送を行なう。第
１の回路１が、ＤＭＡバス要求信号ＬＢＲＱを落として
から一定時間後にＤＭＡバス要求信号ＬＢＲＱがＤＭＡ
バス調停回路４に再送されるので、ＤＭＡバス調停回路
４からは、転送許可信号ＢＡＫ０の返送後に第１の回路
１に対して転送許可信号ＬＢＡＫが返送され、第１の回
路１によるＤＭＡ転送動作が再開される。
【００１４】なお、本発明は上述した実施例に限定され
ず、要旨の範囲内で種々の変更実施が可能である。
ず、要旨の範囲内で種々の変更実施が可能である。
【００１５】
【発明の効果】以上説明したように本発明によれば、Ｄ
ＭＡバス調停回路が１回のＤＭＡ転送において長時間Ｄ
ＭＡバスを専有する回路に対して、他の回路からＤＭＡ
転送要求がある場合に転送待ち信号を送出することがで
きる。これにより長時間ＤＭＡバスを専有する回路は、
転送待ち信号を認識してからＤＭＡ転送を一時的に中断
するので、この回路以外にＤＭＡ転送要求している回路
は一定時間以上待つことなく、ＤＭＡ転送許可を得るこ
とができる。また長時間ＤＭＡバスを専有する回路から
のみＤＭＡ転送要求がある場合は、一時中断することな
くＤＭＡ転送を継続できる。したがって、複数の回路が
ＤＭＡバスを共有してＤＭＡ転送を行なう場合に、長時
間の待ちが発生するような不具合がなく、高速にＤＭＡ
転送を行なえるという利点がある。
ＭＡバス調停回路が１回のＤＭＡ転送において長時間Ｄ
ＭＡバスを専有する回路に対して、他の回路からＤＭＡ
転送要求がある場合に転送待ち信号を送出することがで
きる。これにより長時間ＤＭＡバスを専有する回路は、
転送待ち信号を認識してからＤＭＡ転送を一時的に中断
するので、この回路以外にＤＭＡ転送要求している回路
は一定時間以上待つことなく、ＤＭＡ転送許可を得るこ
とができる。また長時間ＤＭＡバスを専有する回路から
のみＤＭＡ転送要求がある場合は、一時中断することな
くＤＭＡ転送を継続できる。したがって、複数の回路が
ＤＭＡバスを共有してＤＭＡ転送を行なう場合に、長時
間の待ちが発生するような不具合がなく、高速にＤＭＡ
転送を行なえるという利点がある。
【図１】本発明によるＤＭＡバス調停方式の一実施例を
示すブロック図である。
示すブロック図である。
【図２】このＤＭＡバス調停方式の動作を説明するため
の動作波形図である。
の動作波形図である。
１ ＤＭＡバスを長時間専有する第１の回路 ２ ＤＭＡバスを短時間しか専有しない複数の第２の回
路 ３ ＤＭＡバス ４ ＤＭＡバス調停回路 ５ レジスタ ６ カウンタ ７ 比較器 ８ 転送待ち信号送出部
路 ３ ＤＭＡバス ４ ＤＭＡバス調停回路 ５ レジスタ ６ カウンタ ７ 比較器 ８ 転送待ち信号送出部
Claims (3)
- 【請求項１】 複数の回路がＤＭＡバスを共有してＤＭ
Ａ転送を行なうにあたって、ＤＭＡ転送要求があった回
路にＤＭＡ転送許可を与えるための調停を行なうＤＭＡ
バス調停方式において、 ある回路が１回のＤＭＡ転送でＤＭＡバスを専有できる
専有時間長を記憶しておく記憶部と、別の回路からＤＭ
Ａ転送要求があるときに、ある回路にＤＭＡ転送許可を
与えている時間長を計測する計時部と、上記記憶部から
の専有時間長とこの計時部での計測時間長とを比較し、
両者が一致したときにある回路に転送待ち信号を送出す
る転送待ち信号発生部とからＤＭＡバス調停回路がな
り、 この転送待ち信号が入力されたときにＤＭＡ転送を一時
中断し、ＤＭＡ転送要求を取り下げるＤＭＡ転送中断手
段とをある回路が備え、 別の回路がＤＭＡ転送要求中であるときに、ある回路に
対して１回のＤＭＡ転送で一定時間以上ＤＭＡバスを専
有させず、別の回路の待ち時間を短くできる制御を行な
えるようにしたことを特徴とするＤＭＡバス調停方式。 - 【請求項２】 １回のＤＭＡ転送で長時間ＤＭＡバスを
専有し続ける第１の回路と１回のＤＭＡ転送で短時間し
かＤＭＡバスを専有しない第２の回路とがＤＭＡバスを
共有してＤＭＡ転送を行なうにあたって、ＤＭＡ転送要
求があった第１または第２の回路にＤＭＡ転送許可を与
えるための調停を行なうＤＭＡバス調停方式において、 予め第１の回路が１回のＤＭＡ転送でＤＭＡバスを専有
できる専有時間長を記憶しておく記憶部と、第２の回路
からＤＭＡ転送要求があるときに、第１の回路にＤＭＡ
転送許可を与えている時間長を計測する計時部と、上記
記憶部からの専有時間長とこの計時部での計測時間長と
を比較し、両者が一致したときに第１の回路に転送待ち
信号を送出する転送待ち信号発生部とからＤＭＡバス調
停回路がなり、 この転送待ち信号が入力されたときにＤＭＡ転送を一時
中断し、ＤＭＡ転送要求を取り下げるＤＭＡ転送中断手
段を第１の回路が備え、 第２の回路がＤＭＡ転送要求中であるときに、第１の回
路に対して１回のＤＭＡ転送で一定時間以上ＤＭＡバス
を専有させず、第２の回路の待ち時間を短くできる制御
を行なえるようにしたことを特徴とするＤＭＡバス調停
方式。 - 【請求項３】 １回のＤＭＡ転送で長時間ＤＭＡバスを
専有し続ける第１の回路と１回のＤＭＡ転送で短時間し
かＤＭＡバスを専有しない複数の第２の回路とがＤＭＡ
バスを共有してＤＭＡ転送を行なうにあたって、ＤＭＡ
転送要求があった第１または第２の回路にＤＭＡ転送許
可を与えるための調停を行なうＤＭＡバス調停方式にお
いて、 予め第１の回路が１回のＤＭＡ転送でＤＭＡバスを専有
できる専有時間長を記憶しておくレジスタと、第２の回
路のいずれかからＤＭＡ転送要求があるときに、第１の
回路にＤＭＡ転送許可を与えている時間長を計測するカ
ウンタと、上記レジスタからの専有時間長とこのカウン
タでの計測時間長とを比較し、両者が一致したときに一
致信号を出力する比較部と、この比較部から一致信号が
入力されたときに第１の回路に転送待ち信号を送出する
転送待ち信号送出部とからＤＭＡバス調停回路がなり、 この転送待ち信号が入力されたときにＤＭＡ転送を一時
中断し、ＤＭＡ転送要求を取り下げるＤＭＡ転送中断手
段を第１の回路が備え、 第２の回路のいずれかがＤＭＡ転送要求中であるとき
に、第１の回路に対して１回のＤＭＡ転送で一定時間以
上ＤＭＡバスを専有させず、第２の回路の待ち時間を短
くできる制御を行なえるようにしたことを特徴とするＤ
ＭＡバス調停方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3882392A JP2848082B2 (ja) | 1992-01-29 | 1992-01-29 | Ｄｍａバス調停方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3882392A JP2848082B2 (ja) | 1992-01-29 | 1992-01-29 | Ｄｍａバス調停方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05204832A true JPH05204832A (ja) | 1993-08-13 |
| JP2848082B2 JP2848082B2 (ja) | 1999-01-20 |
Family
ID=12535973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3882392A Expired - Lifetime JP2848082B2 (ja) | 1992-01-29 | 1992-01-29 | Ｄｍａバス調停方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2848082B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009098729A (ja) * | 2007-10-12 | 2009-05-07 | Ricoh Co Ltd | 調停装置、調停方法及びプログラム |
| JP2012104160A (ja) * | 2012-02-17 | 2012-05-31 | Ricoh Co Ltd | 調停装置、画像形成装置、調停方法及びプログラム |
-
1992
- 1992-01-29 JP JP3882392A patent/JP2848082B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009098729A (ja) * | 2007-10-12 | 2009-05-07 | Ricoh Co Ltd | 調停装置、調停方法及びプログラム |
| JP2012104160A (ja) * | 2012-02-17 | 2012-05-31 | Ricoh Co Ltd | 調停装置、画像形成装置、調停方法及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2848082B2 (ja) | 1999-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4449183A (en) | Arbitration scheme for a multiported shared functional device for use in multiprocessing systems | |
| US4831523A (en) | Multiple DMA controller chip sequencer | |
| US5119480A (en) | Bus master interface circuit with transparent preemption of a data transfer operation | |
| US5901295A (en) | Address and data bus arbiter for pipelined transactions on a split bus | |
| US5717873A (en) | Deadlock avoidance mechanism and method for multiple bus topology | |
| US6282598B1 (en) | PCI bus system wherein target latency information are transmitted along with a retry request | |
| US5345562A (en) | Data bus arbitration for split transaction computer bus | |
| EP0375194A2 (en) | Dual port RAM | |
| JPH08255124A (ja) | データ処理システムおよび方法 | |
| US4896266A (en) | Bus activity sequence controller | |
| KR930002787B1 (ko) | 주변 제어기와 어댑터 인터페이스 | |
| US6115767A (en) | Apparatus and method of partially transferring data through bus and bus master control device | |
| US5627968A (en) | Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory | |
| US6026455A (en) | Architecture and method for providing guaranteed access for a retrying bus master to a data transfer bridge connecting two buses in a computer system | |
| JP2806672B2 (ja) | ダイレクトメモリアクセス転送制御装置 | |
| JPH05204832A (ja) | Ｄｍａバス調停方式 | |
| US5898847A (en) | Bus arbitration method and appparatus for use in a multiprocessor system | |
| JP3240863B2 (ja) | 調停回路 | |
| JPS60151894A (ja) | ダイナミツクｒａｍのリフレツシユ回路 | |
| JP2000250852A (ja) | バス調停装置、バスシステムおよびバス調停方法 | |
| US20010005870A1 (en) | External bus control system | |
| JPH0991247A (ja) | バス調停装置 | |
| JPH02101560A (ja) | バスインタフェース装置 | |
| JPH10301897A (ja) | アービトレーション方法及びその装置 | |
| JPH06111568A (ja) | 画像メモリ装置 |