JPH0544684B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明は同期化装置に関し、特に独立に設計さ
れた２つの回路系の間での同期化装置に関する。

従来技術 従来、独立に設計された２つの回路系による回
路構成においては、クロツクの分周などが片側の
回路系に集約するように手が加えられているた
め、クロツクの同期化が問題とはならなかつた。
しかしながら、これらの回路系が汎用の集積回路
などであつた場合にはクロツクの同期化に対して
全く対応がとれなかつた。

すなわち、これらの回路系が汎用の集積回路で
あつた場合には、この汎用の集積回路が特定の使
用法を意図して設計されたものでないにもかかわ
らず、この汎用の集積回路が装置としては冗長な
回路であつても、個々の回路系にとつては必要で
あるためにこれらの回路系に内蔵されていた。

たとえば、２つの回路系において一方の回路系
から供給される共通基本クロツクを２つの回路系
夫々に設けられた各分周器により２分周したとす
ると、一方の回路系の分周出力と他方の回路系の
分周出力とが逆相となる可能性がある。

このような従来の独立に設計された２つの回路
系による回路構成では、これらの回路系に汎用の
集積回路が用いられた場合にはこれらの回路系
夫々からの分周出力が逆相となる可能性があるの
で、一方の回路系が他方の回路系からの分周出力
をこれらの回路系の同期化に利用しようとすると
50％の確率でうまくいかないという欠点がある。

また、これらの回路系夫々が集積回路である場
合には、これらの回路系の間の同期化がうまくい
かないときでも、外部から各回路系内に手を加え
ることができないという欠点がある。

発明の目的 本発明は上記のような従来のものの欠点を除去
すべくなされたもので、外部から手を加えること
なく回路系間の同期化を行うことができる同期化
装置の提供を目的とする。

発明の構成 本発明による同期化装置は、第１および第２の
回路系に夫々対応して設けられた第１および第２
の分周器により共通の基本クロツクを夫々分周し
て各分周出力を夫々対応する第１および第２の回
路系の動作クロツクとするようにした回路システ
ムにおける同期化装置であつて、前記第１および
第２の分周器の分周出力の位相ずれを検出する検
出手段と、この検出タイミングに応答して、基本
クロツクの前記第１および第２の回路系への供給
を維持しつつ一方の分周器の分周動作を一時停止
せしめ他方の分周器の分周出力のパルス発生タイ
ミングに応答して前記一方の分周器の分周動作を
再開せしめる手段とを含むことを特徴とする。

実施例 次に、本発明の一実施例について図面を参照し
て説明する。

第１図は本発明の一実施例を示すブロツク図で
ある。図において、本発明の一実施例による回路
構成は、回路系１，２と、メモリ３と、Ｄタイプ
フリツプフロツプ（以下単にFFとする）４〜６
と、オアゲート７とからなされている。これら両
回路系１，２内には対応する２分周器（図示せ
ず）が夫々設けられ、共通の基本クロツクを分周
してこれら分周クロツクを各系の動作クロツクと
するようになつている。また、回路系１，２は
夫々信号線ａ，ｂを介してメモリ３にアクセスを
行つている。

この回路系１は信号線ｃを介して回路系２と立
下りエツジトリガFF４とに基本クロツクを供給
し、信号線ｅを介して回路系１内で作成した基本
クロツクの２分周出力を立上りエツジトリガの
FF５と立下りエツジトリガのFF６とに供給して
いる。

また、回路系２は信号線ｄを介して回路系２内
で作成した基本クロツクの２分周出力を回路系１
と立下りエツジトリガのFF４とに供給している。
この回路系２内で作成された２分周出力が高レベ
ル出力のときと低レベル出力のときとにより回路
系１，２のメモリ３へのアクセス権を分けてい
る。

FF４の出力信号は信号線ｉを介してFF５に出
力されている。FF５の出力信号は信号線ｇを介
してFF６とオアゲート７に出力され、FF６の出
力信号は信号線ｈを介してオアゲート７に出力さ
れている。

オアゲート７は信号線ｇ，ｈを介して入力され
たFF５，６夫々の出力信号の論理和演算を行い、
その演算結果を信号線ｆを介して回路系２のリセ
ツト入力端子Ｒに出力している。

第２図は本発明の一実施例の動作を示すタイム
チヤートである。これら第１図と第２図とを用い
て本発明の一実施例の動作について説明する。

本発明の一実施例では、回路系１から信号線ｃ
を介して供給された基本クロツクを回路系２内で
２分周した２分周出力により回路系１，２夫々の
メモリ３へのアクセル権を分けているので、回路
系１，２の間でこの２分周出力に対して何の調整
も行わなければ、回路系１内で基本クロツクを２
分周した２分周出力と回路系２内で２分周した２
分周出力とにおいて、1/2の確率で逆相状態が存
在することになる。したがつて、回路系１内で２
分周した２分周出力と回路系２内で２分周した２
分周出力とが同相でなければ、回路系１と回路系
２とにおいてメモリ３へのアクセスに競合が発生
することとなる。

このメモリ３への回路系１，２からのアクセス
が競合しないように、まず、FF４は基本クロツ
クの立下りのタイミングで回路系２からの２分周
出力を取込み、その取込んだ値を出力信号として
信号線ｉを介してFF５に送る。

FF５では回路系１からの２分周出力の立上り
のタイミングでFF４の出力信号を取込み、その
取込んだ値を出力信号として信号線ｇを介して
FF６とオアゲート７に送る。

FF６では回路系１からの２分周出力の立下り
のタイミングでFF５の出力信号を取込み、その
取込んだ値を出力信号として信号線ｈを介してオ
アゲート７に送る。

オアゲート７ではFF５，６夫々からの出力信
号の論理和演算を行い、その演算結果を回路系２
のリセツト入力端子Ｒに送る。

すなわち、回路系１，２夫々からの２分周出力
が逆相であつた場合、FF４は基本クロツクの立
下りのときに回路系２からの２分周出力の「１」
を取込むと、FF５は回路系１からの２分周出力
の立上りのときにFF４からの「１」を取込んで
オアゲート７に送る。これによりオアゲート７は
回路系２のリセツト入力端子Ｒに「１」を出力す
る。

また、FF６は回路系１からの２分周出力の立
下りのときに、FF５からの「１」を取込んでオ
アゲート７に送る。

オアゲート７はFF５が「１」を出力してから、
FF６が「０」を出力するまで回路系２のリセツ
ト入力端子Ｒに「１」が出力され、これに応答し
て回路系２内の分周器はリセツトされて分周動作
が停止される。回路系２ではオアゲート７からの
リセツト入力に「０」が印加されてから基本クロ
ツクの最初の立上りで２分周出力が回路系１から
の２分周出力と同期して出力されることとなる。
すなわち、回路系１の２分周出力のパルス発生タ
イミングに応答して回路系２の分周器の分周動作
を再開させるのである。

このように、回路系１，２からの２分周出力が
逆相であることをFF４〜６で検出してオアゲー
ト７からの出力信号により回路系２からの２分周
出力を一時リセツトし、回路系１の分周出力のパ
ルス発生タイミングにて回路系２の分周動作を再
開させるようにすることによつて、回路系１，２
に外部から手を加えることなく回路系１，２間の
同期化を行うことができる。この方式はこれらの
回路系１，２が汎用の集積回路である場合には特
に有効である。

尚、本発明の一実施例では回路系１から基本ク
ロツクを生成しているが、回路系２から基本クロ
ツクを生成しても良い。また、回路系１，２から
の２分周出力の同期について述べたが、他の分周
出力においても適用できることは明白である。

発明の効果 以上説明したように本発明によれば、２つの回
路系夫々からの基本クロツクの分周出力が逆相で
あることを検出して一方の回路系の分周動作を一
時停止させ、再度この回路系の分周動作を開始さ
せて同期をとるようにすることによつて、これら
の回路系に外部から手を加えることなく回路系間
の同期化を行うことができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロツ
ク図、第２図は本発明の一実施例の動作を示すタ
イムチヤートである。 主要部分の符号の説明、１，２……回路系、４
〜６……Ｄタイプフリツプフロツプ、７……オア
ゲート。

Claims (1)

【特許請求の範囲】
1. １ 第１および第２の回路系に夫々対応して設け
   られた第１および第２の分周器により共通の基本
   クロツクを夫々分周して各分周出力を夫々対応す
   る第１および第２の回路系の動作クロツクとする
   ようにした回路システムにおける同期化装置であ
   つて、前記第１および第２の分周器の分周出力の
   位相ずれを検出する検出手段と、この検出タイミ
   ングに応答して、前記基本クロツクの前記第１お
   よび第２の回路系への供給を維持しつつ一方の分
   周器の分周動作を一時停止せしめ、他方の分周器
   の分周出力のパルス発生タイミングに応答して前
   記一方の分周器の分周動作を再開せしめる手段と
   を含むことを特徴とする同期化装置。