JP2701544B2 - シフトクロック生成回路 - Google Patents
シフトクロック生成回路Info
- Publication number
- JP2701544B2 JP2701544B2 JP2416437A JP41643790A JP2701544B2 JP 2701544 B2 JP2701544 B2 JP 2701544B2 JP 2416437 A JP2416437 A JP 2416437A JP 41643790 A JP41643790 A JP 41643790A JP 2701544 B2 JP2701544 B2 JP 2701544B2
- Authority
- JP
- Japan
- Prior art keywords
- shift clock
- circuit
- clock
- signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明は、通信を休止する際にク
ロックを停止するシフトクロック生成回路に関する。
ロックを停止するシフトクロック生成回路に関する。
【０００２】
【従来の技術】従来のこの種のシフトクロック生成回路
について図面を参照して説明する。図５に示すように、
内部の動作状況に応じて休止要求を発行する休止要求発
生回路501 と、この信号と内部シフトクロック503 との
同期をとるためのＤタイプフリップフロップ502 ( 以下
Ｄ−Ｆ／Ｆという。）と、そのＤ−Ｆ／Ｆ502 の出力と
内部シフトクロックに従って伝送線路をプルダウンする
Ｎチャネルトランジスタ（以下、ｎ−chトランジスタと
いう。)504と、外部端子505 の状態で所定の時間以上同
一論理レベルを維持しない信号をキャンセルするノイズ
除去回路508 と、その出力信号をクロックと判断しカウ
ントするクロックカウンタ509 とを有する。
について図面を参照して説明する。図５に示すように、
内部の動作状況に応じて休止要求を発行する休止要求発
生回路501 と、この信号と内部シフトクロック503 との
同期をとるためのＤタイプフリップフロップ502 ( 以下
Ｄ−Ｆ／Ｆという。）と、そのＤ−Ｆ／Ｆ502 の出力と
内部シフトクロックに従って伝送線路をプルダウンする
Ｎチャネルトランジスタ（以下、ｎ−chトランジスタと
いう。)504と、外部端子505 の状態で所定の時間以上同
一論理レベルを維持しない信号をキャンセルするノイズ
除去回路508 と、その出力信号をクロックと判断しカウ
ントするクロックカウンタ509 とを有する。
【０００３】次に、動作について図５および図６を用い
て説明する。まず、内部から休止要求が発行される場合
は、Ｄ−Ｆ／Ｆ502 で内部シフトクロック503 の立ち下
がりエッジに同期するために内部シフトクロックが
「Ｌ」になると同時に休止状態になり、伝送線路をプル
ダウンする。また、休止要求が解除されたときも内部シ
フトクロック503 の立ち下がりに同期するために「Ｈ」
レベルの幅は所定の幅が出力され、次のクロックの立ち
上がりから動作する。次に外部電子装置506 を強制的に
休止するためにｎ−chトランジスタ507 をオンさせて伝
送線路をプルダウンする場合に、伝送線路が「Ｌ」のと
きのみ行うように規定すれば、休止直前のクロックの
「Ｈ」レベルの幅を保証できる。一方、休止解除時は、
ｎ−chトランジスタ504 がオフしている期間中に休止解
除をした場合に、その直後の「Ｈ」レベルの幅は保証で
きない。
て説明する。まず、内部から休止要求が発行される場合
は、Ｄ−Ｆ／Ｆ502 で内部シフトクロック503 の立ち下
がりエッジに同期するために内部シフトクロックが
「Ｌ」になると同時に休止状態になり、伝送線路をプル
ダウンする。また、休止要求が解除されたときも内部シ
フトクロック503 の立ち下がりに同期するために「Ｈ」
レベルの幅は所定の幅が出力され、次のクロックの立ち
上がりから動作する。次に外部電子装置506 を強制的に
休止するためにｎ−chトランジスタ507 をオンさせて伝
送線路をプルダウンする場合に、伝送線路が「Ｌ」のと
きのみ行うように規定すれば、休止直前のクロックの
「Ｈ」レベルの幅を保証できる。一方、休止解除時は、
ｎ−chトランジスタ504 がオフしている期間中に休止解
除をした場合に、その直後の「Ｈ」レベルの幅は保証で
きない。
【０００４】
【発明が解決しようとする課題】このような従来例で
は、他電子装置がデータ転送を休止するために伝送線路
を強制的に「Ｌ」レベルに固定した後に、データ転送を
再開するため出力をハイ・インピーダンスにした際に、
シフトクロック生成回路側がハイ・インピーダンスとな
っていると、ただちに「Ｈ」レベルが出力されるがその
「Ｈ」レベルの幅を制御することができない。また、伝
送線路からの入力にはノイズ除去回路があるので、一定
時間以上「Ｈ」または「Ｌ」レベルが連続しない場合に
ノイズとしてクロックをキャンセルする可能性があり、
この時間は電子装置個々に異なるので誤カウントを起こ
す可能性がある。
は、他電子装置がデータ転送を休止するために伝送線路
を強制的に「Ｌ」レベルに固定した後に、データ転送を
再開するため出力をハイ・インピーダンスにした際に、
シフトクロック生成回路側がハイ・インピーダンスとな
っていると、ただちに「Ｈ」レベルが出力されるがその
「Ｈ」レベルの幅を制御することができない。また、伝
送線路からの入力にはノイズ除去回路があるので、一定
時間以上「Ｈ」または「Ｌ」レベルが連続しない場合に
ノイズとしてクロックをキャンセルする可能性があり、
この時間は電子装置個々に異なるので誤カウントを起こ
す可能性がある。
【０００５】本発明は、このような欠点を除去するもの
で、シフトクロックのハイレベル幅を保つことができる
シフトクロック生成回路を提供することを目的とする。
で、シフトクロックのハイレベル幅を保つことができる
シフトクロック生成回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、複数の電子装
置が共通に接続された単一の伝送線路にシフトクロック
を出力するシフトクロック生成回路において、伝送線路
の電位が所定の電位レベルに固定されていることを検出
する検出回路と、前記検出回路の出力により電位レベル
の固定状態が解除されるまでの間、シフトクロックの生
成を禁止する手段とを備えたことを特徴とする。
置が共通に接続された単一の伝送線路にシフトクロック
を出力するシフトクロック生成回路において、伝送線路
の電位が所定の電位レベルに固定されていることを検出
する検出回路と、前記検出回路の出力により電位レベル
の固定状態が解除されるまでの間、シフトクロックの生
成を禁止する手段とを備えたことを特徴とする。
【０００７】また、本発明は、内部の動作状況に応じて
休止要求信号を発行する休止要求発生回路と、内部シフ
トクロック信号に同期させた休止要求信号を生成するフ
リップフロップと、伝送線路と共通電位との間に挿入さ
れ、内部シフトクロック信号でゲート制御されるトラン
ジスタと、上記フリップフロップで生成された休止要求
信号でこのゲート制御を凍結する制御回路と、この伝送
線路を経由して到来する外部シフトクロックが所定時間
以上にわたり同一論理レベルを維持しないときにこの外
部シフトクロックをキャンセルするノイズ除去回路と、
このノイズ除去回路の出力するクロック信号を計数する
クロックカウンタとを備えたシフトクロック生成回路に
おいて、上記制御回路は、上記ノイズ除去回路の出力す
るクロック信号を加工して制御信号を生成し、この制御
信号に基づき内部シフトクロックによる上記トランジス
タのゲート制御を一時凍結する構成であることを特徴と
する。
休止要求信号を発行する休止要求発生回路と、内部シフ
トクロック信号に同期させた休止要求信号を生成するフ
リップフロップと、伝送線路と共通電位との間に挿入さ
れ、内部シフトクロック信号でゲート制御されるトラン
ジスタと、上記フリップフロップで生成された休止要求
信号でこのゲート制御を凍結する制御回路と、この伝送
線路を経由して到来する外部シフトクロックが所定時間
以上にわたり同一論理レベルを維持しないときにこの外
部シフトクロックをキャンセルするノイズ除去回路と、
このノイズ除去回路の出力するクロック信号を計数する
クロックカウンタとを備えたシフトクロック生成回路に
おいて、上記制御回路は、上記ノイズ除去回路の出力す
るクロック信号を加工して制御信号を生成し、この制御
信号に基づき内部シフトクロックによる上記トランジス
タのゲート制御を一時凍結する構成であることを特徴と
する。
【０００８】
【作用】自回路を含む電子装置および他の電子装置の動
作状況に応じて非同期に休止要求信号が発行される。こ
の休止要求信号が発行されている期間はクロックは出力
されないが、トランジスタがオフ状態のときに休止解除
される。これにより非同期に発行された休止要求信号に
対して所定以上のクロックレベルを確保する。
作状況に応じて非同期に休止要求信号が発行される。こ
の休止要求信号が発行されている期間はクロックは出力
されないが、トランジスタがオフ状態のときに休止解除
される。これにより非同期に発行された休止要求信号に
対して所定以上のクロックレベルを確保する。
【０００９】内部からの信号出力の論理レベルと外部端
子の状態とを比較し、双方が異なる場合にただちに休止
状態に入り、次に内部クロックが「Ｈ」レベルになるま
で休止状態を継続し、双方が一致したときに「Ｈ」レベ
ルを出力する。これにより、「Ｈ」レベルの幅を保証す
ることができる。
子の状態とを比較し、双方が異なる場合にただちに休止
状態に入り、次に内部クロックが「Ｈ」レベルになるま
で休止状態を継続し、双方が一致したときに「Ｈ」レベ
ルを出力する。これにより、「Ｈ」レベルの幅を保証す
ることができる。
【００１０】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。この実施例は、図１（図３）に示すよう
に、内部の動作状況に応じて休止要求信号を発行する休
止要求発生回路101(301)と、内部シフトクロック信号に
同期させた休止要求信号を生成するＤ−Ｆ／Ｆ102(302)
と、伝送線路と共通電位との間に挿入され、内部シフト
クロック信号でゲート制御されるｎ−chトランジスタ10
4(304)と、Ｄ−Ｆ／Ｆ102(302)で生成された休止要求信
号でこのゲート制御を凍結するノア回路を含む制御回路
と、この伝送線路を経由して到来する外部シフトクロッ
クが所定時間以上にわたり同一論理レベルを維持しない
ときにこの外部シフトクロックをキャンセルするノイズ
除去回路108(307)と、このノイズ除去回路108(307)の出
力するクロック信号を計数するクロックカウンタ110(30
8)とを備え、さらに、本発明の特徴とする手段として、
ノイズ除去回路108(307)の出力するクロック信号を加工
して制御信号を生成し、この制御信号に基づき内部シフ
トクロックによる上記トランジスタのゲート制御を一時
凍結する新たな制御回路である内部シフトクロックとの
アンド回路およびフリップフロップ109 を含む回路（オ
アナンド回路306、ベースクロックを計数するバイナリ
カウンタ305 およびＤ−Ｆ／Ｆ303)を備える。
して説明する。この実施例は、図１（図３）に示すよう
に、内部の動作状況に応じて休止要求信号を発行する休
止要求発生回路101(301)と、内部シフトクロック信号に
同期させた休止要求信号を生成するＤ−Ｆ／Ｆ102(302)
と、伝送線路と共通電位との間に挿入され、内部シフト
クロック信号でゲート制御されるｎ−chトランジスタ10
4(304)と、Ｄ−Ｆ／Ｆ102(302)で生成された休止要求信
号でこのゲート制御を凍結するノア回路を含む制御回路
と、この伝送線路を経由して到来する外部シフトクロッ
クが所定時間以上にわたり同一論理レベルを維持しない
ときにこの外部シフトクロックをキャンセルするノイズ
除去回路108(307)と、このノイズ除去回路108(307)の出
力するクロック信号を計数するクロックカウンタ110(30
8)とを備え、さらに、本発明の特徴とする手段として、
ノイズ除去回路108(307)の出力するクロック信号を加工
して制御信号を生成し、この制御信号に基づき内部シフ
トクロックによる上記トランジスタのゲート制御を一時
凍結する新たな制御回路である内部シフトクロックとの
アンド回路およびフリップフロップ109 を含む回路（オ
アナンド回路306、ベースクロックを計数するバイナリ
カウンタ305 およびＤ−Ｆ／Ｆ303)を備える。
【００１１】図１は本発明の第一実施例の回路図であ
り、図２は各部の動作を示すタイミングチャートであ
る。まず、休止要求信号発生回路101 から休止要求信号
が出力されると（Ｔ11）、Ｄ−Ｆ／Ｆ２ 102により内部
シフトクロック103 に同期させ、ｎ−chトランジスタ10
4 をプルダウンする。また休止を解除する際にも内部シ
フトクロック103 の立ち下がりに同期して解除されるの
で（Ｔ14）、次の内部シフトクロック103 の立ち上がり
から外部端子105 に「Ｈ」レベルが出力され、その
「Ｈ」レベルの幅が保証される。次に外部電子装置106
からの休止要求の場合には、外部電子装置106 が外部端
子105 の状態を検出し、ｎ−chトランジスタ 107をオン
させて外部端子105 をプルダウンする（Ｔ16）。外部端
子105 の状態はノイズ除去回路108 を介してフリップフ
ロップ109 入力され、内部シフトクロックが「Ｈ」レベ
ルにもかかわらず外部端子105 が「Ｌ」レベルのときは
（Ｔ17）、フリップフロップ109 をリセットし、ｎ−ch
トランジスタ104 をプルダウンする（Ｔ18）。フリップ
フロップ109 は内部シフトクロック103 の立ち下がりエ
ッジに同期してセットされる。したがって、内部シフト
クロック103 の立ち上がりエッジに同期して外部端子10
5 が「Ｌ」から「Ｈ」になったときのみにクロックを出
力するので、シフトクロックの「Ｈ」レベルの幅が保証
され、クロックカウンタ110 の誤動作が無い。また、外
部チップ106 も一定幅の「Ｈ」レベルを検出するればよ
いので、クロックを誤カウントすることはない。
り、図２は各部の動作を示すタイミングチャートであ
る。まず、休止要求信号発生回路101 から休止要求信号
が出力されると（Ｔ11）、Ｄ−Ｆ／Ｆ２ 102により内部
シフトクロック103 に同期させ、ｎ−chトランジスタ10
4 をプルダウンする。また休止を解除する際にも内部シ
フトクロック103 の立ち下がりに同期して解除されるの
で（Ｔ14）、次の内部シフトクロック103 の立ち上がり
から外部端子105 に「Ｈ」レベルが出力され、その
「Ｈ」レベルの幅が保証される。次に外部電子装置106
からの休止要求の場合には、外部電子装置106 が外部端
子105 の状態を検出し、ｎ−chトランジスタ 107をオン
させて外部端子105 をプルダウンする（Ｔ16）。外部端
子105 の状態はノイズ除去回路108 を介してフリップフ
ロップ109 入力され、内部シフトクロックが「Ｈ」レベ
ルにもかかわらず外部端子105 が「Ｌ」レベルのときは
（Ｔ17）、フリップフロップ109 をリセットし、ｎ−ch
トランジスタ104 をプルダウンする（Ｔ18）。フリップ
フロップ109 は内部シフトクロック103 の立ち下がりエ
ッジに同期してセットされる。したがって、内部シフト
クロック103 の立ち上がりエッジに同期して外部端子10
5 が「Ｌ」から「Ｈ」になったときのみにクロックを出
力するので、シフトクロックの「Ｈ」レベルの幅が保証
され、クロックカウンタ110 の誤動作が無い。また、外
部チップ106 も一定幅の「Ｈ」レベルを検出するればよ
いので、クロックを誤カウントすることはない。
【００１２】図３は本発明の第二実施例の回路図であ
り、図４は各部の動作を示すタイミングチャートであ
る。まず、休止要求発生回路301 から休止要求が発行さ
れた場合に（Ｔ21）、Ｄ−Ｆ／Ｆ 303のＱ出力の立ち下
がりエッジに同期（Ｔ22) してＤ−Ｆ／Ｆ 302 の出力
が変化し、ｎ−chトランジスタ 304をオンさせて外部端
子307 をプルダウンする。その後にバイナリカウンタ30
5 がオーバフローし、Ｄ−Ｆ／Ｆ 303の内容が変化して
も（Ｔ23) 、休止要求信号が継続されているときは、オ
アナンド回路306 が「Ｌ」レベルになり、バイナリカウ
ンタ305 をリセットする。この後に休止要求がキャンセ
ルされると（Ｔ24）、ただちにｎ−chトランジスタ304
がオフし、外部端子307 が「Ｈ」レベルになる。このと
きにバイナリカウンタ305 もリセット解除されてカウン
トを開始し、オーバフローが出るまでｎ−chトランジス
タ304 はオフし続け、外部端子307 は「Ｈ」レベルが継
続される（Ｔ25）。このときの「Ｈ」レベルの期間は最
少でも通常の動作期間よりベースクロック309 の１クロ
ック分短いだけの期間が保証される。次に、外部電子装
置310 がｎ−chトランジスタ311 をオンして休止要求を
発行すると（Ｔ26）、Ｄ−Ｆ／Ｆ303 のＱ出力が「Ｈ」
レベルになったときに（Ｔ27）ノイズ除去回路307 の出
力を検出し、その出力が「Ｌ」レベルならばバイナリカ
ウンタ305 をリセットする。次にｎ−chトランジスタ31
1 がオフして外部端子307 が「Ｈ」レベルとなる
（Ｔ28）と、バイナリカウンタ305 に入力されているリ
セット信号が「Ｌ」から「Ｈ」となりバイナリカウンタ
305 がカウントを開始する。したがって、この直後の外
部端子307 の「Ｈ」レベル期間は通常の「Ｈ」レベルの
期間よりも最大ベースクロック309 の１クロック分短い
「Ｈ」レベルの期間（Ｔ29）が保証される。
り、図４は各部の動作を示すタイミングチャートであ
る。まず、休止要求発生回路301 から休止要求が発行さ
れた場合に（Ｔ21）、Ｄ−Ｆ／Ｆ 303のＱ出力の立ち下
がりエッジに同期（Ｔ22) してＤ−Ｆ／Ｆ 302 の出力
が変化し、ｎ−chトランジスタ 304をオンさせて外部端
子307 をプルダウンする。その後にバイナリカウンタ30
5 がオーバフローし、Ｄ−Ｆ／Ｆ 303の内容が変化して
も（Ｔ23) 、休止要求信号が継続されているときは、オ
アナンド回路306 が「Ｌ」レベルになり、バイナリカウ
ンタ305 をリセットする。この後に休止要求がキャンセ
ルされると（Ｔ24）、ただちにｎ−chトランジスタ304
がオフし、外部端子307 が「Ｈ」レベルになる。このと
きにバイナリカウンタ305 もリセット解除されてカウン
トを開始し、オーバフローが出るまでｎ−chトランジス
タ304 はオフし続け、外部端子307 は「Ｈ」レベルが継
続される（Ｔ25）。このときの「Ｈ」レベルの期間は最
少でも通常の動作期間よりベースクロック309 の１クロ
ック分短いだけの期間が保証される。次に、外部電子装
置310 がｎ−chトランジスタ311 をオンして休止要求を
発行すると（Ｔ26）、Ｄ−Ｆ／Ｆ303 のＱ出力が「Ｈ」
レベルになったときに（Ｔ27）ノイズ除去回路307 の出
力を検出し、その出力が「Ｌ」レベルならばバイナリカ
ウンタ305 をリセットする。次にｎ−chトランジスタ31
1 がオフして外部端子307 が「Ｈ」レベルとなる
（Ｔ28）と、バイナリカウンタ305 に入力されているリ
セット信号が「Ｌ」から「Ｈ」となりバイナリカウンタ
305 がカウントを開始する。したがって、この直後の外
部端子307 の「Ｈ」レベル期間は通常の「Ｈ」レベルの
期間よりも最大ベースクロック309 の１クロック分短い
「Ｈ」レベルの期間（Ｔ29）が保証される。
【００１３】
【発明の効果】本発明は、以上説明したように、内部シ
フトクロックの立ち上がりエッジに同期して外部端子を
モニタし、外部端子が立ち上がって無い場合に内部シフ
トクロックの一周期間休止状態に入り、内部クロックの
立ち上がりと外部端子が同時に立ち上がったときにシフ
トクロックを出力するので、「Ｈ」レベルの幅を一定に
する効果がある。また所定期間が出力された後は休止要
求信号の解除と同時にシフトクロックが「Ｈ」になるの
で、休止時間を短くすることができる効果がある。
フトクロックの立ち上がりエッジに同期して外部端子を
モニタし、外部端子が立ち上がって無い場合に内部シフ
トクロックの一周期間休止状態に入り、内部クロックの
立ち上がりと外部端子が同時に立ち上がったときにシフ
トクロックを出力するので、「Ｈ」レベルの幅を一定に
する効果がある。また所定期間が出力された後は休止要
求信号の解除と同時にシフトクロックが「Ｈ」になるの
で、休止時間を短くすることができる効果がある。
【図１】本発明の第一実施例の回路図。
【図２】図１の各部の動作を示したタイミングチャー
ト。
ト。
【図３】本発明の第二実施例の回路図。
【図４】図３の各部の動作を示したタイミングチャー
ト。
ト。
【図５】従来例の回路図。
【図６】図５の各部の動作を示すタイミングチャート。
101 、301 、501 休止要求発生回路 102 、302 、303 、502 Ｄタイプフリップフロップ 103 、503 内部シフトクロック 104 、107 、304 、311 、504 、507 Ｎチャネルトラ
ンジスタ 105 、307 、505 外部端子 106 、310 、506 外部電子装置 108 、307 、508 ノイズ除去回路 109 フリップフロップ 110 、308 、509 クロックカウンタ 305 バイナリカウンタ 306 オアナンド回路 309 ベースクロック
ンジスタ 105 、307 、505 外部端子 106 、310 、506 外部電子装置 108 、307 、508 ノイズ除去回路 109 フリップフロップ 110 、308 、509 クロックカウンタ 305 バイナリカウンタ 306 オアナンド回路 309 ベースクロック
Claims (2)
- 【請求項１】 内部の動作状況に応じて休止要求信号を
発行する休止要求発生回路と、内部シフトクロック信号
に同期させた休止要求信号を生成するフリップフロップ
と、伝送線路と共通電位との間に挿入され、内部シフト
クロック信号でゲート制御されるトランジスタと、上記
フリップフロップで生成された休止要求信号でこのゲー
ト制御を凍結する制御回路と、この伝送線路を経由して
到来する外部シフトクロックが所定時間以上にわたり同
一論理レベルを維持しないときにこの外部シフトクロッ
クをキャンセルするノイズ除去回路と、このノイズ除去
回路の出力するクロック信号を計数するクロックカウン
タとを備えたシフトクロック生成回路において、 上記制御回路は、上記ノイズ除去回路の出力するクロッ
ク信号を加工して制御信号を生成し、この制御信号に基
づき内部シフトクロックによる上記トランジスタのゲー
ト制御を一時凍結する構成であることを特徴とするシフ
トクロック生成回路。 - 【請求項２】 複数の電子装置が共通に接続された単一
の伝送線路にシフトクロックを出力するシフトクロック
生成回路において、 伝送線路の電位が所定の電位レベルに固定されているこ
とを検出する検出回路と、 前記検出回路の出力により電位レベルの固定状態が解除
されるまでの間、シフトクロックの生成を禁止する手段
と を備えたことを特徴とする シフトクロック生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2416437A JP2701544B2 (ja) | 1990-12-27 | 1990-12-27 | シフトクロック生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2416437A JP2701544B2 (ja) | 1990-12-27 | 1990-12-27 | シフトクロック生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04232517A JPH04232517A (ja) | 1992-08-20 |
| JP2701544B2 true JP2701544B2 (ja) | 1998-01-21 |
Family
ID=18524660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2416437A Expired - Lifetime JP2701544B2 (ja) | 1990-12-27 | 1990-12-27 | シフトクロック生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2701544B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1185304A (ja) | 1997-09-03 | 1999-03-30 | Nec Corp | クロック入力制御回路 |
-
1990
- 1990-12-27 JP JP2416437A patent/JP2701544B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04232517A (ja) | 1992-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1381930B1 (en) | Synchronous receiver with digital locked loop (dll) and clock detection | |
| US4575644A (en) | Circuit for prevention of the metastable state in flip-flops | |
| KR100543229B1 (ko) | 제 1 클록 펄스로 작동되는 시스템으로부터 제 2 클록펄스로 작동되는 시스템으로 데이터를 전송하기 위한 방법및 회로 | |
| US20040246810A1 (en) | Apparatus and method for reducing power consumption by a data synchronizer | |
| US5553275A (en) | Method and apparatus for synchronously detecting phase relationships between a high-frequency clock and a low-frequency clock | |
| US6097775A (en) | Method and apparatus for synchronously transferring signals between clock domains | |
| JP2701544B2 (ja) | シフトクロック生成回路 | |
| EP0319186A1 (en) | Synchronization failure detection | |
| JPS62131631A (ja) | デジタル自走クロツク同期回路 | |
| US8400188B2 (en) | Methods, systems and arrangements for edge detection | |
| US6205192B1 (en) | Clock input control circuit | |
| JP3604637B2 (ja) | 非同期転送装置および非同期転送方法 | |
| US6166574A (en) | Circuit for turning on and off a clock without a glitch | |
| US6621304B2 (en) | Clocking and synchronization circuitry | |
| US11177799B2 (en) | Debounce circuit with noise immunity and glitch event tracking | |
| US5097158A (en) | Digital noise feedthrough reducer and synchronizer for mixed-signal integrated circuit | |
| JP3458406B2 (ja) | インターフェース回路 | |
| US5349387A (en) | Apparatus for detecting polarity of an input signal | |
| EP0572135A2 (en) | State machine phase lock loop | |
| JPS648866B2 (ja) | ||
| CN112688670A (zh) | 具有抗噪性和毛刺事件跟踪的去抖动电路 | |
| JP2994906B2 (ja) | データ受信回路 | |
| CN113127405A (zh) | 跨时钟域中断唤醒的方法及相应的电路 | |
| JPS5979630A (ja) | 論理回路 | |
| JPH0544684B2 (ja) |