JP2606458Y2 - 信号レベル監視回路 - Google Patents
信号レベル監視回路Info
- Publication number
- JP2606458Y2 JP2606458Y2 JP1993057520U JP5752093U JP2606458Y2 JP 2606458 Y2 JP2606458 Y2 JP 2606458Y2 JP 1993057520 U JP1993057520 U JP 1993057520U JP 5752093 U JP5752093 U JP 5752093U JP 2606458 Y2 JP2606458 Y2 JP 2606458Y2
- Authority
- JP
- Japan
- Prior art keywords
- input signal
- active
- input
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、電子機器内のロジック
回路に入力される信号レベルが“Ｈ”または“Ｌ”にな
った時にその検出信号を出力する信号レベル監視回路に
関する。
回路に入力される信号レベルが“Ｈ”または“Ｌ”にな
った時にその検出信号を出力する信号レベル監視回路に
関する。
【０００２】
【従来の技術】従来、信号レベルを監視する回路として
は、信号レベルをサンプリングクロックにより複数回サ
ンプリングし、その信号レベルがサンプリングした回数
だけ連続して一致しているかどうかでその入力信号のレ
ベルを検出していた。図５は、従来の信号レベル監視回
路のタイミングチャートを示している。信号レベルが
で“Ｈ”になると、そのデータがサンプリングクロック
によって複数回（この例では２回）サンプリングされ、
その結果が全て“Ｈ”であれば入力信号は“Ｈ”である
と判定する。
は、信号レベルをサンプリングクロックにより複数回サ
ンプリングし、その信号レベルがサンプリングした回数
だけ連続して一致しているかどうかでその入力信号のレ
ベルを検出していた。図５は、従来の信号レベル監視回
路のタイミングチャートを示している。信号レベルが
で“Ｈ”になると、そのデータがサンプリングクロック
によって複数回（この例では２回）サンプリングされ、
その結果が全て“Ｈ”であれば入力信号は“Ｈ”である
と判定する。
【０００３】
【考案が解決しようとする課題】しかしながら、上記の
方法では、図５の右側に示すように、信号レベルが，
，のように発生した場合、たとえば、サンプリング
周期ごとに偶然ノイズが２回以上入力した場合、この従
来の信号レベル監視回路では、連続するサンプリングタ
イミングにおいて入力信号のレベルが全て“Ｈ”となる
ために正しい入力信号が入ったものと誤判定をしてしま
う問題がある。
方法では、図５の右側に示すように、信号レベルが，
，のように発生した場合、たとえば、サンプリング
周期ごとに偶然ノイズが２回以上入力した場合、この従
来の信号レベル監視回路では、連続するサンプリングタ
イミングにおいて入力信号のレベルが全て“Ｈ”となる
ために正しい入力信号が入ったものと誤判定をしてしま
う問題がある。
【０００４】本考案の目的は、信号レベルが“Ｈ”の長
さも“Ｌ”の長さも監視することにより、入力信号があ
らかじめ設定した時間以上同じレベルである場合にのみ
正常な信号レベルと判定する信号レベル監視回路を提供
することにある。
さも“Ｌ”の長さも監視することにより、入力信号があ
らかじめ設定した時間以上同じレベルである場合にのみ
正常な信号レベルと判定する信号レベル監視回路を提供
することにある。
【０００５】
【課題を解決するための手段】図１は、本考案に係る信
号レベル監視回路の構成図である。
号レベル監視回路の構成図である。
【０００６】入力信号をサンプリングするためのクロッ
クパルスＣＫは第１の分周回路１および第２の分周回路
２に入力し、第１の分周回路１の出力はフリップフロッ
プ３のダイレクトセット端子に入力し、第２の分周回路
２の出力はフリップフロップ３のダイレクトリセット端
子に入力する。また第１の分周回路１および第２の分周
回路のリセット端子には、それぞれ、入力信号ＩＮとそ
の反転信号がリセット信号として入力する。第１の分周
回路１と第２の分周回路２の分周比率は同じである。
クパルスＣＫは第１の分周回路１および第２の分周回路
２に入力し、第１の分周回路１の出力はフリップフロッ
プ３のダイレクトセット端子に入力し、第２の分周回路
２の出力はフリップフロップ３のダイレクトリセット端
子に入力する。また第１の分周回路１および第２の分周
回路のリセット端子には、それぞれ、入力信号ＩＮとそ
の反転信号がリセット信号として入力する。第１の分周
回路１と第２の分周回路２の分周比率は同じである。
【０００７】
【作用】上記の構成において、いま、入力信号ＩＮが
“Ｈ”の時をアクティブな状態とする。入力信号ＩＮが
“Ｌ”、すなわちノンアクティブの時には第１の分周回
路１がリセット状態にあり、第２の分周回路２がクロッ
クパルスＣＫをカウントし続ける。この状態で、入力信
号ＩＮが“Ｈ”、すなわちアクティブな状態になると、
第１の分周回路１が分周を開始する。第１の分周回路１
が一定時間クロックパルスＣＫをカウントすると、その
出力によりフリップフロップ３をセットする。この時に
は第２の分周回路２はリセット状態である。そして、入
力信号ＩＮが“Ｈ”から“Ｌ”になり、その状態が維持
されると今度は、第１の分周回路１がリセットされ、第
２の分周回路２がクロックパルスＣＫをカウントするか
ら、入力信号ＩＮが第２の分周回路２の出力が出るまで
“Ｌ”を保つとフリップフロップ３がリセットされて出
力が“Ｌ”に落ちる。
“Ｈ”の時をアクティブな状態とする。入力信号ＩＮが
“Ｌ”、すなわちノンアクティブの時には第１の分周回
路１がリセット状態にあり、第２の分周回路２がクロッ
クパルスＣＫをカウントし続ける。この状態で、入力信
号ＩＮが“Ｈ”、すなわちアクティブな状態になると、
第１の分周回路１が分周を開始する。第１の分周回路１
が一定時間クロックパルスＣＫをカウントすると、その
出力によりフリップフロップ３をセットする。この時に
は第２の分周回路２はリセット状態である。そして、入
力信号ＩＮが“Ｈ”から“Ｌ”になり、その状態が維持
されると今度は、第１の分周回路１がリセットされ、第
２の分周回路２がクロックパルスＣＫをカウントするか
ら、入力信号ＩＮが第２の分周回路２の出力が出るまで
“Ｌ”を保つとフリップフロップ３がリセットされて出
力が“Ｌ”に落ちる。
【０００８】以上の動作により、入力信号ＩＮにノイズ
等が乗らない場合にはＩＮのレベルに応じてフリップフ
ロップ３の出力も“Ｈ”または“Ｌ”に変化するが、例
えば、入力信号ＩＮが“Ｈ”を維持している状態で、ノ
イズ等によってＩＮが“Ｌ”に落ちると、第１の分周回
路１が直ちにリセットされ、第２の分周回路２がカウン
トを開始するが、ＩＮが再び“Ｈ”に戻ると、第２の分
周回路２が直ちにリセットされ、その出力がフリップフ
ロップ３の端子Ｒに出ない。フリップフロップ３は、第
２の分周回路２から出力が出ない限りそれまでの状態を
保っているために、結局、入力ＩＮにノイズ等、時間の
短い信号が入力してもそれによって出力は影響を受けな
いことになる。
等が乗らない場合にはＩＮのレベルに応じてフリップフ
ロップ３の出力も“Ｈ”または“Ｌ”に変化するが、例
えば、入力信号ＩＮが“Ｈ”を維持している状態で、ノ
イズ等によってＩＮが“Ｌ”に落ちると、第１の分周回
路１が直ちにリセットされ、第２の分周回路２がカウン
トを開始するが、ＩＮが再び“Ｈ”に戻ると、第２の分
周回路２が直ちにリセットされ、その出力がフリップフ
ロップ３の端子Ｒに出ない。フリップフロップ３は、第
２の分周回路２から出力が出ない限りそれまでの状態を
保っているために、結局、入力ＩＮにノイズ等、時間の
短い信号が入力してもそれによって出力は影響を受けな
いことになる。
【０００９】なお、第１の分周回路１と第２の分周回路
２の分周比率が同じであることにより、入力信号がアク
ティブであるときとノンアクティブであるときの監視特
性が同じになる。
２の分周比率が同じであることにより、入力信号がアク
ティブであるときとノンアクティブであるときの監視特
性が同じになる。
【００１０】
【実施例】図２は、本考案の実施例の回路図を示してい
る。
る。
【００１１】本実施例においては、第１の分周回路１
を、ＤフリップフロップＦＦ１をＴ型フリップフロップ
接続にして、これを２段接続し、さらに、その２段目の
ＦＦ１の出力を第３段のＤ型フリップフロップＦＦ１の
クロック入力端子に接続して構成される。第３段目のＦ
Ｆ１のＤ端子を“Ｈ”レベルに固定しているのは、その
ＦＦ１がトグル動作をしないようにするためである。
を、ＤフリップフロップＦＦ１をＴ型フリップフロップ
接続にして、これを２段接続し、さらに、その２段目の
ＦＦ１の出力を第３段のＤ型フリップフロップＦＦ１の
クロック入力端子に接続して構成される。第３段目のＦ
Ｆ１のＤ端子を“Ｈ”レベルに固定しているのは、その
ＦＦ１がトグル動作をしないようにするためである。
【００１２】第２のフリップフロップ回路２も上記第１
の分周回路１と同様に、３つのＤ型フリップフロップＦ
Ｆ１で構成されている。そして、入力信号ＩＮは第１の
分周回路１の各フリップフロップのリセット端子に接続
され、ＩＮの反転信号は第２の分周回路２の各ＦＦ１の
リセット端子に接続されている。
の分周回路１と同様に、３つのＤ型フリップフロップＦ
Ｆ１で構成されている。そして、入力信号ＩＮは第１の
分周回路１の各フリップフロップのリセット端子に接続
され、ＩＮの反転信号は第２の分周回路２の各ＦＦ１の
リセット端子に接続されている。
【００１３】図３は、上記図２に示す信号レベル監視回
路のタイミングチャートを示している。
路のタイミングチャートを示している。
【００１４】入力信号ＩＮがノンアクティブ状態
（“Ｌ”）の時は、第１の分周回路１の各ＦＦ１の出力
であるＥＰ１，ＥＰ２はトグル動作せず、３段目ＦＦ１
の出力ＥＳはノンアクティブ状態を保つ。一方、第２の
分周回路２の各ＦＦ１の出力ＥＮ１，ＥＮ２はトグル動
作し、３段目ＦＦ１の出力ＥＲはアクティブ状態とな
り、ＦＦ２をリセットしてＱ０が“Ｌ”となっている。
（“Ｌ”）の時は、第１の分周回路１の各ＦＦ１の出力
であるＥＰ１，ＥＰ２はトグル動作せず、３段目ＦＦ１
の出力ＥＳはノンアクティブ状態を保つ。一方、第２の
分周回路２の各ＦＦ１の出力ＥＮ１，ＥＮ２はトグル動
作し、３段目ＦＦ１の出力ＥＲはアクティブ状態とな
り、ＦＦ２をリセットしてＱ０が“Ｌ”となっている。
【００１５】において、ＩＮが“Ｈ”、すなわちアク
ティブになると、今度は、ＥＰ１，ＥＰ２がトグル動作
を始め、の時点でＥＳがアクティブとなって、Ｑ０が
“Ｈ”になる。この時は、第２の分周回路２の各ＦＦ１
はリセットされるために、ＥＲは“Ｈ”のノンアクティ
ブ状態である。の時点まで、ＥＰ１，ＥＰ２はトグル
動作を続け、ＥＳはアクティブ状態を保持する。
ティブになると、今度は、ＥＰ１，ＥＰ２がトグル動作
を始め、の時点でＥＳがアクティブとなって、Ｑ０が
“Ｈ”になる。この時は、第２の分周回路２の各ＦＦ１
はリセットされるために、ＥＲは“Ｈ”のノンアクティ
ブ状態である。の時点まで、ＥＰ１，ＥＰ２はトグル
動作を続け、ＥＳはアクティブ状態を保持する。
【００１６】一方、からの間に、入力信号ＩＮがａ
〜ｃに示すように３回“Ｌ”へ変化するが、各“Ｌ”の
間において第２の分周回路２のＥＲ出力をアクティブと
するのに必要な時間だけ第２の分周回路２の各ＦＦ１出
力のトグル動作がない。すなわち、本実施例では、ＦＦ
１を３段にしているために、クロックパルスＣＫが４発
出ることによってＥＲがアクティブとなるが、ａ〜ｃの
期間では、ＣＫが最大３発であるためにＥＲをアクティ
ブとすることができない。したがって、になると、第
２の分周回路２の各ＦＦ１が直ちにリセットされるため
に、からの間の入力信号の変化はＱ０に表れないこ
とになる。
〜ｃに示すように３回“Ｌ”へ変化するが、各“Ｌ”の
間において第２の分周回路２のＥＲ出力をアクティブと
するのに必要な時間だけ第２の分周回路２の各ＦＦ１出
力のトグル動作がない。すなわち、本実施例では、ＦＦ
１を３段にしているために、クロックパルスＣＫが４発
出ることによってＥＲがアクティブとなるが、ａ〜ｃの
期間では、ＣＫが最大３発であるためにＥＲをアクティ
ブとすることができない。したがって、になると、第
２の分周回路２の各ＦＦ１が直ちにリセットされるため
に、からの間の入力信号の変化はＱ０に表れないこ
とになる。
【００１７】図４は、入力信号ＩＮが“Ｈ”から“Ｌ”
に変化した場合のタイミングチャートを示しているが、
図３と比較して、入力信号ＩＮのレベルおよび出力Ｑ０
のレベルが図３と逆になるだけで基本的な動作は同じで
ある。
に変化した場合のタイミングチャートを示しているが、
図３と比較して、入力信号ＩＮのレベルおよび出力Ｑ０
のレベルが図３と逆になるだけで基本的な動作は同じで
ある。
【００１８】なお、実施例においては、第１の分周回路
１および第２の分周回路２のそれぞれのフリップフロッ
プを３段としているが、この段数は任意であってよい。
段数を多くすれば排除できる信号の長さを長くすること
ができるとともに、クロック周波数も上げれば排除する
信号の長さの設定精度を上げることができる。
１および第２の分周回路２のそれぞれのフリップフロッ
プを３段としているが、この段数は任意であってよい。
段数を多くすれば排除できる信号の長さを長くすること
ができるとともに、クロック周波数も上げれば排除する
信号の長さの設定精度を上げることができる。
【００１９】
【考案の効果】本考案によれば、分周回路を２つ設け
て、それぞれにおいて入力信号のアクティブレベルとノ
ンアクティブレベルを監視するようにしているために、
ノイズ等の誤った信号をサンプリングして誤判定するこ
とがなく、信頼度の高い入力信号のレベル監視を行うこ
とができる。
て、それぞれにおいて入力信号のアクティブレベルとノ
ンアクティブレベルを監視するようにしているために、
ノイズ等の誤った信号をサンプリングして誤判定するこ
とがなく、信頼度の高い入力信号のレベル監視を行うこ
とができる。
【図１】本考案に係る信号レベル監視回路の構成図を示
す。
す。
【図２】本考案の実施例の回路図を示す。
【図３】上記信号レベル監視回路のタイミングチャート
を示す。
を示す。
【図４】上記信号レベル監視回路のタイミングチャート
を示す。
を示す。
【図５】従来の信号レベル監視回路のタイミングチャー
トを示す。
トを示す。
１−第１の分周回路 ２−第２の分周回路 ３−フリップフロップ ＣＫ−入力クロックパルス ＩＮ−入力信号
Claims (2)
- 【請求項１】入力信号がノンアクティブの時リセット端
子に入力されることによってリセットされ、入力信号が
アクティブの時入力クロックパルスを分周する第１の分
周回路と、 入力信号がアクティブの時リセット端子に入力されるこ
とによってリセットされ、入力信号がノンアクティブの
時入力クロックパルスを分周する第２の分周回路と、 前記第１の分周回路のアクティブ出力でセットして入力
信号のアクティブ検出レベルを出力し、前記第２の分周
回路のアクティブ出力でリセットして入力信号のノンア
クティブ検出レベルを出力する回路と、を備えてなる信
号レベル監視回路。 - 【請求項２】前記第１の分周回路をおよび第２の分周回
路の分周比が同一であることを特徴とする、請求項１記
載の信号レベル監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993057520U JP2606458Y2 (ja) | 1993-10-25 | 1993-10-25 | 信号レベル監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1993057520U JP2606458Y2 (ja) | 1993-10-25 | 1993-10-25 | 信号レベル監視回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0729931U JPH0729931U (ja) | 1995-06-02 |
| JP2606458Y2 true JP2606458Y2 (ja) | 2000-11-06 |
Family
ID=13058017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1993057520U Expired - Lifetime JP2606458Y2 (ja) | 1993-10-25 | 1993-10-25 | 信号レベル監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606458Y2 (ja) |
-
1993
- 1993-10-25 JP JP1993057520U patent/JP2606458Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0729931U (ja) | 1995-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02272907A (ja) | 比較回路 | |
| US6469544B2 (en) | Device for detecting abnormality of clock signal | |
| JPH10145197A (ja) | 入力信号読み取り回路 | |
| JP2606458Y2 (ja) | 信号レベル監視回路 | |
| JPH0342810B2 (ja) | ||
| JP2602404Y2 (ja) | カウンタ回路 | |
| JPH05143480A (ja) | 通信装置のための監視回路 | |
| JP2791906B2 (ja) | カウンタ装置 | |
| JPS63278414A (ja) | クロック断検出回路 | |
| JP2616395B2 (ja) | バイポーラクロック擾乱検出回路 | |
| JPH0727804A (ja) | パルス幅測定回路 | |
| JP2599759B2 (ja) | フリップフロップテスト方式 | |
| JPH0735457Y2 (ja) | 回路動作監視回路 | |
| JP3201445B2 (ja) | チャタリング防止回路 | |
| JPH04368015A (ja) | クロック断検出回路 | |
| JP2864779B2 (ja) | パルス入力回路 | |
| JPH05268020A (ja) | クロック切換回路 | |
| SU1285578A2 (ru) | Устройство дл тактовой синхронизации | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JPH0631727B2 (ja) | ノイズ除去能力を有するパルス計測回路 | |
| JPH05236026A (ja) | デジタル信号監視回路 | |
| JPH01123518A (ja) | ジッタ検出回路 | |
| JPH0364294A (ja) | 周波数検出回路 | |
| JPH02123813A (ja) | チャタリング除去回路 | |
| JPH0591148A (ja) | 信号断検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R323533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |