JPS61107811A - 状態監視回路 - Google Patents
状態監視回路Info
- Publication number
- JPS61107811A JPS61107811A JP59229312A JP22931284A JPS61107811A JP S61107811 A JPS61107811 A JP S61107811A JP 59229312 A JP59229312 A JP 59229312A JP 22931284 A JP22931284 A JP 22931284A JP S61107811 A JPS61107811 A JP S61107811A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- level
- output
- noise
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ポーリングによって例えば警報が発生してい
るかどうか等の被監視対象となる状態を監視する状態監
視回路の改良に関する。
るかどうか等の被監視対象となる状態を監視する状態監
視回路の改良に関する。
上記状態監視回路では、被監視対象の状態に雑音による
状態変化があっても誤検出を防げるものが要望されてい
る。
状態変化があっても誤検出を防げるものが要望されてい
る。
第５図は状態及びポーリング間隔の例を示すタイムチャ
ートで（Ａ）（Ｃ）はルベル０レベルで状態を示し、（
Ｂ）（Ｄ）はポーリング間隔を示し、（Ａ）は通常はθ
レベルでルベルに変化する場合で、イはルベルであるべ
き所が雑音により０レベルになっていることを示し、口
は雑音によりルベルが発生していることを示している。
ートで（Ａ）（Ｃ）はルベル０レベルで状態を示し、（
Ｂ）（Ｄ）はポーリング間隔を示し、（Ａ）は通常はθ
レベルでルベルに変化する場合で、イはルベルであるべ
き所が雑音により０レベルになっていることを示し、口
は雑音によりルベルが発生していることを示している。
（Ｃ）は通常はルベルで０レベルに変化する場合で、二
はθレベルであるべき所が雑音によりルベルになってい
ることを示し、ホは雑音によりθレベルが発生している
ことを示している。
はθレベルであるべき所が雑音によりルベルになってい
ることを示し、ホは雑音によりθレベルが発生している
ことを示している。
従来第５図（Ａ）（Ｃ）に示す状態をポーリングによっ
て監視する場合、ソフトウェアにて、第５図（Ｂ）（Ｄ
）に示す等間隔の時間にポーリングを行い監視する方法
がある。
て監視する場合、ソフトウェアにて、第５図（Ｂ）（Ｄ
）に示す等間隔の時間にポーリングを行い監視する方法
がある。
しかしながら、従来の方法では、ポーリング時間に、第
５図（Ａ）（Ｃ）のイ２２ロ、二、ホ所の如く雑音によ
り状態変化が発生していると、そのまま検出することに
なり状態を誤検出する問題点がある。
５図（Ａ）（Ｃ）のイ２２ロ、二、ホ所の如く雑音によ
り状態変化が発生していると、そのまま検出することに
なり状態を誤検出する問題点がある。
上記問題点は、被監視対象となる状態及び監視するタイ
ミングを与えるクロックをシフトレジスタに入力し、該
シフトレジスタの出力端子よりの出力を、ナンド回路及
びオア回路に入力さすが、少なくとも一方には複数の出
力端子より人力、せしめ、該ナンド回路及びオア回路の
出力をフリップフロップに入力し該フリップフロップの
出力を状態監視信号とする本発明の状態監視回路により
解決される。
ミングを与えるクロックをシフトレジスタに入力し、該
シフトレジスタの出力端子よりの出力を、ナンド回路及
びオア回路に入力さすが、少なくとも一方には複数の出
力端子より人力、せしめ、該ナンド回路及びオア回路の
出力をフリップフロップに入力し該フリップフロップの
出力を状態監視信号とする本発明の状態監視回路により
解決される。
本発明によれば、シフトレジスタの出力端子よりの出力
をナンド回路及びオア回路に入力さす場合、各々に入力
さす出力端子の数をＭ、Ｎとし、（但しＭＡＮ）通常は
Ｏレベルでルベルに変化する場合を例にとれば、ルベル
がＭ監視クロッり時間以上続けばフリップフロップより
ルベルを出力して状態を１と認識し、その後（Ｎ−１）
監視クロック時間０レベルが続いてもフリップフロップ
の出力レベルは変わらず、次ぎにＮ監視クロック時間取
上Ｏレベルが続けば、フリップフロップより０レベルを
出力し状態を０と認識するようになっているので、雑音
によりルベルを発生している時間が（Ｍ−１）監視クロ
ック以下なら誤検出することはなく、又ルベルが連続中
に（Ｎ−１）監視クロック時間以下のＯレベルが雑音に
より生じてもフリップフロップよりＯレベルを出力する
ことはなく、非常に誤検出を少な（出来る。
をナンド回路及びオア回路に入力さす場合、各々に入力
さす出力端子の数をＭ、Ｎとし、（但しＭＡＮ）通常は
Ｏレベルでルベルに変化する場合を例にとれば、ルベル
がＭ監視クロッり時間以上続けばフリップフロップより
ルベルを出力して状態を１と認識し、その後（Ｎ−１）
監視クロック時間０レベルが続いてもフリップフロップ
の出力レベルは変わらず、次ぎにＮ監視クロック時間取
上Ｏレベルが続けば、フリップフロップより０レベルを
出力し状態を０と認識するようになっているので、雑音
によりルベルを発生している時間が（Ｍ−１）監視クロ
ック以下なら誤検出することはなく、又ルベルが連続中
に（Ｎ−１）監視クロック時間以下のＯレベルが雑音に
より生じてもフリップフロップよりＯレベルを出力する
ことはなく、非常に誤検出を少な（出来る。
第１図は本発明の実施例の状態監視回路のブロック図、
第２図は第１図の各部の波形のタイムチートで、（Ａ）
〜（Ｈ）は第１図のａ −ｈ点に対応している。
第２図は第１図の各部の波形のタイムチートで、（Ａ）
〜（Ｈ）は第１図のａ −ｈ点に対応している。
図中１はシフトレジスタ、２はナンド回路、３はオア回
路、４はフリップフロップを示゛す。
路、４はフリップフロップを示゛す。
ここでは第２図（Ａ）に示す如く、第５図（Ａ）の場合
と同じ状態を監視する場合で、第１図に示す如く、シフ
トレジスタ１の口＾、 Ｑ ｍ ＋ＱＣの３つの出力端
子の信号をナンド回路２及びオア回路３に入力した場合
に就き説明する。
と同じ状態を監視する場合で、第１図に示す如く、シフ
トレジスタ１の口＾、 Ｑ ｍ ＋ＱＣの３つの出力端
子の信号をナンド回路２及びオア回路３に入力した場合
に就き説明する。
第２図（Ａ）に示すルベル０レベルの状態及び第２図（
Ｂ）に示すポーリング用の監視クロックはシフトレジス
タ１に入力しており、この出力は出力端子Ｑ Ａ＋ＱＩ
Ｑ ｃより出力し、ナンド回路２及びオア回路３に人力
し、このナンド回路２の出力はフリップフロップ４のセ
ット端子に入力し、オア回路３の出力はリセット端子に
入力している。
Ｂ）に示すポーリング用の監視クロックはシフトレジス
タ１に入力しており、この出力は出力端子Ｑ Ａ＋ＱＩ
Ｑ ｃより出力し、ナンド回路２及びオア回路３に人力
し、このナンド回路２の出力はフリップフロップ４のセ
ット端子に入力し、オア回路３の出力はリセット端子に
入力している。
従って、第２図（Ａ）に示すルベル０レベルの状態が入
力すると、出力端子Ｑ Ａ＋ＱＩｌ ＋ＱＣよりは第２
図（Ｃ）（Ｄ）（Ｅ）に示す信号が出力され、ナンド回
路２及びオア回路３に入力するが、最初はルベルが４監
視クロック時間（以下ビットと称す）続いているので、
３ビツト目よりナンド回路２の出力よりは第２図（Ｆ）
に示す如く０レベルのパルス２ビツト分を出力し、次ぎ
にイに示す雑音による２ビツトの０レベル及び１ビツト
のルベルがあっても、ナンド回路２及びオア回路３の出
力は変化せず、次ぎにＯレベルが４ビ・ノド続いている
ので、３ビツト目よりオア回路３の出力よりは第２図（
Ｇ）に示す如くＯレベルのパルスを２ビツト分出力し、
夫々フリップフロ・／ブ４のセット リセット端子に入
力し、フリップフロップ４よりは第２図（Ｈ）に示す如
き、第２図（Ａ）の雑音４１口があっても影響されない
状態監視パルスが出力される。
力すると、出力端子Ｑ Ａ＋ＱＩｌ ＋ＱＣよりは第２
図（Ｃ）（Ｄ）（Ｅ）に示す信号が出力され、ナンド回
路２及びオア回路３に入力するが、最初はルベルが４監
視クロック時間（以下ビットと称す）続いているので、
３ビツト目よりナンド回路２の出力よりは第２図（Ｆ）
に示す如く０レベルのパルス２ビツト分を出力し、次ぎ
にイに示す雑音による２ビツトの０レベル及び１ビツト
のルベルがあっても、ナンド回路２及びオア回路３の出
力は変化せず、次ぎにＯレベルが４ビ・ノド続いている
ので、３ビツト目よりオア回路３の出力よりは第２図（
Ｇ）に示す如くＯレベルのパルスを２ビツト分出力し、
夫々フリップフロ・／ブ４のセット リセット端子に入
力し、フリップフロップ４よりは第２図（Ｈ）に示す如
き、第２図（Ａ）の雑音４１口があっても影響されない
状態監視パルスが出力される。
即ちルベルが３ビット以上続けば状態を１と認識し、そ
の後２ビツトＯレベルが続いても認識は変わらず、次に
３ビツト以上０レヘルが続けば状態をＯと認識するので
、雑音によりルベルを発生している時間が２ピント迄な
ら誤検出することはなく、又ルベルが連続中に雑音によ
り２ビツト迄の０レベルが生じても認識には変化が生ぜ
ず、誤検出が非常に少なくなる。
の後２ビツトＯレベルが続いても認識は変わらず、次に
３ビツト以上０レヘルが続けば状態をＯと認識するので
、雑音によりルベルを発生している時間が２ピント迄な
ら誤検出することはなく、又ルベルが連続中に雑音によ
り２ビツト迄の０レベルが生じても認識には変化が生ぜ
ず、誤検出が非常に少なくなる。
第３図は本発明の他の実施例の状態監視回路のブロック
図、第４図は第３図の各部の波形のタイムチートで、（
Ａ）〜（Ｈ）は第３図のａ ％ ｈ点に対応している。
図、第４図は第３図の各部の波形のタイムチートで、（
Ａ）〜（Ｈ）は第３図のａ ％ ｈ点に対応している。
尚全図を通じ同一符号は同一機能のものを示している。
第３図では状態が、第４図（Ａ）に示す如く、第５図（
Ｃ）と同じく、通常は０レベルでルベルに変化する場合
の回路を示し、第１図と異なる点は、第１図のナンド回
路２の代わりにオア回路３を用い、オア回路３の代わり
にナンド回路２を用い、フリップフロップ４のＱより出
力を取り出すようにした点で、動作は第１図の場合と同
様で、各部の波形は第４図に示す通りとなり、第４図（
Ａ）の二、ホに示す雑音があっても、第１図の場合と同
様にこの雑音に影響されない第４図（Ｈ）に示す状態監
視パルスが出力される。
Ｃ）と同じく、通常は０レベルでルベルに変化する場合
の回路を示し、第１図と異なる点は、第１図のナンド回
路２の代わりにオア回路３を用い、オア回路３の代わり
にナンド回路２を用い、フリップフロップ４のＱより出
力を取り出すようにした点で、動作は第１図の場合と同
様で、各部の波形は第４図に示す通りとなり、第４図（
Ａ）の二、ホに示す雑音があっても、第１図の場合と同
様にこの雑音に影響されない第４図（Ｈ）に示す状態監
視パルスが出力される。
以上詳細に説明せる如く本発明によれば、被監視対象と
なる状態に雑音による状態変化があっても、誤検出を非
常に小さく出来る効果がある。
なる状態に雑音による状態変化があっても、誤検出を非
常に小さく出来る効果がある。
第１図は本発明の実施例の状態監視回路のブロック図、
第２図は第１図の各部の波形のタイムチート、第３図は
本発明の他の実施例の状態監視回路のブロック図、 第４図は第３図の各部の波形のタイムチート、第５図は
ルベル及びＯレベルで示す状態及びポーリング時間を示
す図である。 図において、 １はシフトレジスタ、 ２はナンド回路、 ３はオア回路、 ４はフリップフロップを示す。 夷 １− 稟 ２ 口 。＋（Ｊ ＦＦＳよ、 。 茶 、３ 目 年４ 口 ＣＦ）ゲ〉Ｆ９妬 （５）７ｙｒｉ’ｍ＊力 （Ｈ）ＦＦｅｓ出す
本発明の他の実施例の状態監視回路のブロック図、 第４図は第３図の各部の波形のタイムチート、第５図は
ルベル及びＯレベルで示す状態及びポーリング時間を示
す図である。 図において、 １はシフトレジスタ、 ２はナンド回路、 ３はオア回路、 ４はフリップフロップを示す。 夷 １− 稟 ２ 口 。＋（Ｊ ＦＦＳよ、 。 茶 、３ 目 年４ 口 ＣＦ）ゲ〉Ｆ９妬 （５）７ｙｒｉ’ｍ＊力 （Ｈ）ＦＦｅｓ出す
Claims (1)
- 被監視対象となる状態及び監視するタイミングを与える
クロックをシフトレジスタに入力し、該シフトレジスタ
の出力端子よりの出力を、ナンド回路及びオア回路に入
力さすが、少なくとも一方には複数の出力端子より入力
せしめ、該ナンド回路及びオア回路の出力をフリップフ
ロップに入力し該フリップフロップの出力を状態監視信
号とすることを特徴とする状態監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229312A JPS61107811A (ja) | 1984-10-31 | 1984-10-31 | 状態監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229312A JPS61107811A (ja) | 1984-10-31 | 1984-10-31 | 状態監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107811A true JPS61107811A (ja) | 1986-05-26 |
Family
ID=16890164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59229312A Pending JPS61107811A (ja) | 1984-10-31 | 1984-10-31 | 状態監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107811A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5393676A (en) * | 1993-09-22 | 1995-02-28 | Advanced Micro Devices, Inc. | Method of fabricating semiconductor gate electrode with fluorine migration barrier |
| US6163164A (en) * | 1999-01-18 | 2000-12-19 | Mitsubishi Denki Kabushiki Kaisha | Noise detection circuit |
-
1984
- 1984-10-31 JP JP59229312A patent/JPS61107811A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5393676A (en) * | 1993-09-22 | 1995-02-28 | Advanced Micro Devices, Inc. | Method of fabricating semiconductor gate electrode with fluorine migration barrier |
| US6163164A (en) * | 1999-01-18 | 2000-12-19 | Mitsubishi Denki Kabushiki Kaisha | Noise detection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001326566A (ja) | クロック異常検出回路 | |
| JPS61107811A (ja) | 状態監視回路 | |
| US5454018A (en) | Counter circuit with automatic reset | |
| US5218693A (en) | Timer unit and data processing apparatus including the same | |
| US5058050A (en) | Timer unit and data processing apparatus including the same | |
| JPS6124853B2 (ja) | ||
| JPS61105147A (ja) | クロツク断検出回路 | |
| JPH04149661A (ja) | リカレントニューラルネットワークのリセット方法 | |
| JPH04122157A (ja) | 障害状態検出回路 | |
| SU1434419A1 (ru) | Устройство дл ввода информации | |
| JPS62104333A (ja) | 交番信号監視回路 | |
| SU1196884A1 (ru) | Устройство ввода информации от дискретных датчиков | |
| JPS60262252A (ja) | マイクロプロセツサ暴走監視方式 | |
| JPS61154336A (ja) | Ｎ列パルス検出回路 | |
| JPH0134491B2 (ja) | ||
| JPS61145655A (ja) | スレ−ブ異常監視装置 | |
| JPH0454744A (ja) | シグナリング検出装置 | |
| JPS61101139A (ja) | シンク検出装置 | |
| JPH03160599A (ja) | アラーム出力保護回路 | |
| JPH08172687A (ja) | クロックの異常検出回路 | |
| JPH01290041A (ja) | 割込み制御回路 | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JPH03260743A (ja) | 情報発生／復旧検出回路 | |
| JPS595768A (ja) | デイジタルト−ン発生器の障害検出回路 | |
| JPS63215139A (ja) | 平衡複流相互接続回線における信号障害検出方式 |