JPS62104333A - 交番信号監視回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はＯ／１交番信号監視回路に関し、特にディジタ
ル通信等においてディジタル信号伝送状態の監視をなす
Ｏ／１交番信号監視回路に関する。

従来技術 ディジタル通信分野では、ディジタル信号が正常に伝送
されていることを判断するために、一定周期にＯ／１交
番パターンを当該ディジタル信号中に挿入して伝送し、
このＯ／１交番パターンの状態を監視することが行われ
ている。

従来においては、このＯ／１交番パターンの監視回路は
複雑であり、よって簡素でかつ正確な監視をなす回路が
要求されている。

発明の目的 そこで、本発明はかかる要求に鑑みてなされたものであ
って、その目的とするところは、簡Ｉｌな構成で正確に
Ｏ／１交番パターンの監視が可能な交番信号監視回路を
提供することにある。

発明の構成 本発明による交番信号監視回路は、監視信号パターンと
してＯ／１交番パターンが周期的に挿入された被検出信
号を監視する交番信号監視回路であって、前記監視信号
パターンと同一周期を有するＯ／１交番パターンの基準
信号と前記被検出信号とを比較する比較手段と、この比
較結果の状態をｎビット（ｎ≧２）蓄積するシフトレジ
スタと、このｎビットの状態変化を監視してこの状態変
化に応じた監視出力を発生する監視手段とを有すること
を特徴としている。

実施例 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明の一実施例の回路図であり、０／１交番
パターンが周期的に挿入された被検出信号ａは比較回路
である排他的論理和回路１の１人力となる。その個入力
には基準信号すが印加されており、この基準信号すは、
被検出信号ａに周期的に挿入されたＯ／１交番パターン
と同一周期を有する。

この比較回路１の比較結果Ｃは２ビツトのシフトレジス
タ回路の入力とされている。このシフトレジスタは互い
に縦続接続された２ケの０ＦＦ（ディレイドフリップフ
ロップ）２及び３からなり、初段の０ＦＦ２のデータ入
力に比較結果出力Ｃが印加されている。このＤＦＦ２の
Ｑ出力ｄとＤＦＦ３の◇出力ｅとが監視回路４へ入力さ
れ、２ビツトの状態変化が監視される。

この監視回路４は排他的論理和回路４１とインバータ４
２とからなり、０ＦＦ２の出力ｄとＤＦＦ３の出力ｅと
が排他的論理和回路４１の２人力となる。この回路４１
の出力ｆがインバータ４２を介して導出され、監視出力
ｑとなるのである。

第２図は第１図の回路のタイミングチャートであり、第
２図（ａ）〜（Ｑ）は第１図の回路の各部信号ａ〜ｑの
波形を夫々対応して示したものである。被検出信号ａに
おけるＯ／１交番挿入パターンが第２図（ａ）の如き波
形であったとする（時刻ｔ　１．　ｔ　２及びｔ３にお
いて夫々正常な交番がなされない非交番状態となってい
るものとしている）。

この被検出信号ａが図（ｂ）に示す基準信号すと比較さ
れると、図（Ｃ）に示す如き比較結果の信号Ｃが得られ
る。この信号Ｃが２ビツトのＤＦＦ２．３からなるシフ
トレジスタに順次取り込まれ蓄えられる。この２ビット
ｄ、ｅは図（ｄ）。

（ｅ）の如くなっており、これ等２ビツトｄ、ｅが監視
回路４の排他的論理和回路４１にて比較され、その比較
出力ｆは図（ｆ）の如くなる。よって、インバータ４２
による監視出力Ｑは図（Ｑ）の様に得られる。

すなわち、時刻ｔ１における非交番点を検出した後より
１ビツト相当期間高レベルの監視出力が導出され、また
時刻ｔ　２．　ｔ　３の連続した非交番点を検出した後
より２ビツト相当期間高レベルの監視出力が導出される
ことになる。

第１図に示した実施例では、ｎ＝２すなわち比較結果Ｃ
の２ビツトの状態を監視する構成であるが、ｎ−３の場
合の実施例を第３図に示す。第３図において第１図の回
路構成要素と同一部分は同一符号により示す。

本例では、シフトレジスタがＤＦＦ２．３及び５の３ビ
ツト構成であり、この順に縦続接続されている。監視回
路４は排他的論理和回路４１の他に同じく排他的論理和
回路４３と、両排他的論理和回路４１．４３の出力Ｑ、
ｈを２人力とする否定論理積回路４４とからなる。この
否定論理積回路４４の出力ｉが監視出力となっている。

排他的論理和回路４１の２人力は、第１の実施例と同様
に０ＦＦ２．３の出力ｄ、ｅであり、排他的論理和回路
４３の２人力はＤＦＦ２，５の出力ｄ、ｆとなっている
。

第４図は第３図の回路の動作タイミングチャートであり
、第４図（ａ）〜（ｉ）は第３図の回路の各部信号ａ−
ｉの各波形を夫々対応して示している。被検出信号ａの
０／１交番パターンは第２図（ａ）に示した波形と全く
同一とする。

本例においては、排他的論理和４１及び４３の各２ビツ
ト比較出力ｑ、ｈは夫々第４図（ｑ）。

（ｈ）の如くなり、よって否定論理積回路４４の“出力
ｉは第４図（ｉ）に示す様になる。すなわち、監視結果
としては、時刻ｔ１における非交番点を検出した侵より
ｎ−１−２ビツト相当期間高レベルの出力が得られ、ま
た時刻ｔ　２．　ｔ　３の連続する非交番点を検出した
後より３ビツト相当期間高レベルの出力が得られること
になる。

以上では、ｎ＝２及びｎ＝３の場合につき述べているが
、これは２ビツト及び３ビツトを監視すなわち１ケ所及
び２ケ所のビット変化点を監視していることになる。よ
って、一般にｎの場合には、ｎ−１ケ所のビット変化点
（比較回路１の比較結果Ｃにおける）をまとめて常時監
視する構成となっているのである。

Ｒｆ４０と１里 以上説明したように本発明によれば、ディジタル信号が
正常に伝送されていることを判断するために一定周期で
挿入されたＯ／１交番パターンを、極めて簡単にかつ正
確に検出し得る回路を提供できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は第１図の
回路の動作を示すタイミングチャート、第３図は本発明
の他の実施例の回路図、第４図は第３図の回路の動作を
示すタイミングチャートである。 主要部分の符号の説明 １・・・・・・比較回路 ２．３．５・・・・・・ＤＦＦ ４・・・・・・監視回路

Claims (1)

【特許請求の範囲】
1. 監視信号パターンとして０／１交番パターンが周期的に
   挿入された被検出信号を監視する交番信号監視回路であ
   って、前記監視信号パターンと同一周期を有する０／１
   交番パターンの基準信号と前記被検出信号とを比較する
   比較手段と、この比較結果の状態をｎビット（ｎ≧２）
   蓄積するシフトレジスタと、このｎビットの状態変化を
   監視してこの状態変化に応じた監視出力を発生する監視
   手段とを有する交番信号監視回路。