JPS6390251A - 交番信号監視回路 - Google Patents
交番信号監視回路Info
- Publication number
- JPS6390251A JPS6390251A JP23587386A JP23587386A JPS6390251A JP S6390251 A JPS6390251 A JP S6390251A JP 23587386 A JP23587386 A JP 23587386A JP 23587386 A JP23587386 A JP 23587386A JP S6390251 A JPS6390251 A JP S6390251A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- state
- alternating
- delay
- detected signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 title claims description 14
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 230000005856 abnormality Effects 0.000 abstract description 2
- 230000003111 delayed effect Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は交番信号監視回路に関し、特にディジタル通信
等においてディジタル信号伝送状態の監視をなす交番信
号監視回路に関する。
等においてディジタル信号伝送状態の監視をなす交番信
号監視回路に関する。
［従来の技術］
一般に、ディジタル通信分野では、ディジタル信号が正
常に伝送されているか否かを判断するために、一定周期
に０／ｌ交番パターンを当該ディジタル信号中に挿入し
て伝送し、この０／１交番パターンの状態を交番信号監
視回路で監視している。
常に伝送されているか否かを判断するために、一定周期
に０／ｌ交番パターンを当該ディジタル信号中に挿入し
て伝送し、この０／１交番パターンの状態を交番信号監
視回路で監視している。
［解決すべき問題点コ
しかしながら、従来においては、０７１交番パターンの
状態を監視する交番信号監視回路は、複雑な構成となっ
ていた。このため、簡単な構成でかつ正確な監視をなし
得る回路が希求されていた。
状態を監視する交番信号監視回路は、複雑な構成となっ
ていた。このため、簡単な構成でかつ正確な監視をなし
得る回路が希求されていた。
本発明は、かかる従来の問題点に鑑みなされたものであ
り、簡単な構成でかつ正確に０７１交番パターンの状態
を監視することのできる交番信号監視回路を提供するこ
とを目的とする。
り、簡単な構成でかつ正確に０７１交番パターンの状態
を監視することのできる交番信号監視回路を提供するこ
とを目的とする。
［問題点の解決手段］
このため、本発明では０／ｌ交番パターンを周期的に挿
入した信号より抽出された被検出信号を監視する交番信
号監視回路において、上記被検出信号に１ビットの遅延
を与えると共に極性を反転させる遅延極性反転手段と、
この遅延極性反転手段から出力された信号と上記被検出
信号とを比較して上記０／ｌ交番パターンの状態を検出
する比較手段とを備えるという構成を採用し、これによ
って上記目的を達成しようとするものである。
入した信号より抽出された被検出信号を監視する交番信
号監視回路において、上記被検出信号に１ビットの遅延
を与えると共に極性を反転させる遅延極性反転手段と、
この遅延極性反転手段から出力された信号と上記被検出
信号とを比較して上記０／ｌ交番パターンの状態を検出
する比較手段とを備えるという構成を採用し、これによ
って上記目的を達成しようとするものである。
［実施例］
以下、本発明の一実施例を第１図及び第２図に基づいて
説明する。
説明する。
本実施例の交番信号監視回路は、遅延極性反転手段とし
てのＤフリップフロップ１と比較手段としての排他的論
理和回路２を備え−てなる。
てのＤフリップフロップ１と比較手段としての排他的論
理和回路２を備え−てなる。
Ｄフリップフロップ（以下単にＤ−ＦＦという。）１の
Ｄ端子にはＯ／１交番パターンを周期的に挿入した信号
より抽出された被検出信号ａが人力されるようになって
いる。また、Ｄ−ＦＦ１のＣＫ端子にはＯ／１交番パタ
ーンのタイミングに合わせたパルスが図示せぬ発振回路
より入力されるようになっている。
Ｄ端子にはＯ／１交番パターンを周期的に挿入した信号
より抽出された被検出信号ａが人力されるようになって
いる。また、Ｄ−ＦＦ１のＣＫ端子にはＯ／１交番パタ
ーンのタイミングに合わせたパルスが図示せぬ発振回路
より入力されるようになっている。
そして、以上の構成から、Ｄ−ＦＦ１のζ端子より、被
検出信号ａに１ビットの遅延を与え且つ極性を反転させ
た遅延信号すが出力される。
検出信号ａに１ビットの遅延を与え且つ極性を反転させ
た遅延信号すが出力される。
上記排他的論理和回路（以下単にＥＸ−ＯＲ回路という
。）２は、２つの入力端子と１つの出力端子を有してい
る。このＥＸ−ＯＲ回路２の、１つの入力端子には被検
出信号ａが入力され、他の入力端子にはＤ−ＦＦ１のＴ
２Ｑ子からの遅延信号すが入力される。
。）２は、２つの入力端子と１つの出力端子を有してい
る。このＥＸ−ＯＲ回路２の、１つの入力端子には被検
出信号ａが入力され、他の入力端子にはＤ−ＦＦ１のＴ
２Ｑ子からの遅延信号すが入力される。
したがって、ＥＸ−ＯＲ回路２の出力端子からは、入力
端子が全部”Ｈ状態”または”Ｌ状態”にそろっている
ときにＬレベルの信号が出力され、”Ｈ状態”と”Ｌ状
態”が組み合わされたときにＨレベルの出力信号Ｃが出
力されることとなる。
端子が全部”Ｈ状態”または”Ｌ状態”にそろっている
ときにＬレベルの信号が出力され、”Ｈ状態”と”Ｌ状
態”が組み合わされたときにＨレベルの出力信号Ｃが出
力されることとなる。
即ち本実施例の交番信号監視回路は、被検出信号ａの連
続する２ビットの信号を比較して、これら２ビットの信
号レベルが一致した場合（正常な交番がなされていない
場合）、Ｈレベルの信号を出力して伝送状態に異常があ
ることを知らせる。
続する２ビットの信号を比較して、これら２ビットの信
号レベルが一致した場合（正常な交番がなされていない
場合）、Ｈレベルの信号を出力して伝送状態に異常があ
ることを知らせる。
一方、連続する２ビットの信号レベルが不一致の場合（
正常な交番がなされている場合）、Ｌレベルの信号を出
力して伝送状態が正常であることを知らせる。
正常な交番がなされている場合）、Ｌレベルの信号を出
力して伝送状態が正常であることを知らせる。
次に上記実施例の具体的な動作説明を第２図に基づいて
説明する。
説明する。
第２図は第１図の回路のタイミングチャートであり、第
２図（ａ）〜（Ｃ）は第１図の回路の各部信号ａ ”−
ｃの波形を夫々対応して示したものである。被検出信号
ａにおける０／１交番パターンが第２図（ａ）の如き波
形であったとする（時刻１、．１２及びｔ３において夫
々正常な交番がなされない非交番状態となっているもの
としている）。このとき、Ｄ−ＦＦＩは、この非交番信
号を１ビット遅延し且つ極性を反転して第２図（ｂ）に
示す遅延信号すを出力する。そして、ＥＸ−ＯＲ回路２
で信号ａ、ｂが比較され、第２図（Ｃ）に示す如き比較
結果の出力信号Ｃが得られる。
２図（ａ）〜（Ｃ）は第１図の回路の各部信号ａ ”−
ｃの波形を夫々対応して示したものである。被検出信号
ａにおける０／１交番パターンが第２図（ａ）の如き波
形であったとする（時刻１、．１２及びｔ３において夫
々正常な交番がなされない非交番状態となっているもの
としている）。このとき、Ｄ−ＦＦＩは、この非交番信
号を１ビット遅延し且つ極性を反転して第２図（ｂ）に
示す遅延信号すを出力する。そして、ＥＸ−ＯＲ回路２
で信号ａ、ｂが比較され、第２図（Ｃ）に示す如き比較
結果の出力信号Ｃが得られる。
即ち、時刻ｔ１における非交番点を検出した後より１ビ
ット相当期間、Ｈレベルの出力信号Ｃが出力され、また
時刻１２．１３の連続した非交番点を検出した後より２
ビット相当期間、Ｈレベルの出力信号Ｃが出力されるこ
ととなる。
ット相当期間、Ｈレベルの出力信号Ｃが出力され、また
時刻１２．１３の連続した非交番点を検出した後より２
ビット相当期間、Ｈレベルの出力信号Ｃが出力されるこ
ととなる。
し発明の効果］
以上のように本発明は、被検出信号に１ビットの遅延を
与えると共に極性を反転させる遅延極性反転手段と、こ
の遅延極性反転手段から出力された信号と被検出信号を
比較して０／１交番パターンの状態を検出する比較手段
を備えたので、ディジタル信号が正常に伝送されている
ことを判断するために一定周期で挿入された上記０７１
交番パターンを、極めて簡単な構成でかつ正常に監視で
きる交番信号監視回路を提供できるという効果を奏する
。
与えると共に極性を反転させる遅延極性反転手段と、こ
の遅延極性反転手段から出力された信号と被検出信号を
比較して０／１交番パターンの状態を検出する比較手段
を備えたので、ディジタル信号が正常に伝送されている
ことを判断するために一定周期で挿入された上記０７１
交番パターンを、極めて簡単な構成でかつ正常に監視で
きる交番信号監視回路を提供できるという効果を奏する
。
第１図は本実施例の回路図、第２図は第１図に示す回路
の動作を説明するためのタイミングチャートである。 １：Ｄフリップフロップ ２：排他的論理和回路
の動作を説明するためのタイミングチャートである。 １：Ｄフリップフロップ ２：排他的論理和回路
Claims (1)
- ０／１交番パターンを周期的に挿入した信号より抽出さ
れた被検出信号を監視する交番信号監視回路において、
上記被検出信号に１ビットの遅延を与えると共に極性を
反転させる遅延極性反転手段と、この遅延極性反転手段
から出力された信号と上記被検出信号とを比較して上記
０／１交番パターンの状態を検出する比較手段とを備え
てなることを特徴とする交番信号監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23587386A JPS6390251A (ja) | 1986-10-03 | 1986-10-03 | 交番信号監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23587386A JPS6390251A (ja) | 1986-10-03 | 1986-10-03 | 交番信号監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6390251A true JPS6390251A (ja) | 1988-04-21 |
Family
ID=16992509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23587386A Pending JPS6390251A (ja) | 1986-10-03 | 1986-10-03 | 交番信号監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6390251A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0290744A (ja) * | 1988-09-27 | 1990-03-30 | Toshiba Corp | 通信システム自己診断装置 |
| JPH0730617A (ja) * | 1993-07-09 | 1995-01-31 | Nec Corp | 装置内自己監視規制制御方式 |
-
1986
- 1986-10-03 JP JP23587386A patent/JPS6390251A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0290744A (ja) * | 1988-09-27 | 1990-03-30 | Toshiba Corp | 通信システム自己診断装置 |
| JPH0730617A (ja) * | 1993-07-09 | 1995-01-31 | Nec Corp | 装置内自己監視規制制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4529892A (en) | Detection circuitry with multiple overlapping thresholds | |
| US3363183A (en) | Self-correcting clock for a data transmission system | |
| US5132987A (en) | Bidirectional communication line buffer apparatus | |
| JPS5811780B2 (ja) | デイジタル・デ−タ伝送方式 | |
| JPS61184942A (ja) | 同期信号を伴なうクロツク信号の伝送デバイス | |
| JPS6390251A (ja) | 交番信号監視回路 | |
| US4598412A (en) | Binary digital data signal reproducing circuit in digital data transmission system | |
| JPH02244844A (ja) | 通信ネットワーク局のための送受信同期化装置 | |
| JPS62104333A (ja) | 交番信号監視回路 | |
| JPS6016147B2 (ja) | パルス伝送方式 | |
| JP2536435Y2 (ja) | パリテイ計数回路 | |
| JPH06252927A (ja) | 受信データ自動論理反転回路 | |
| JPH01143435A (ja) | データ伝送装置 | |
| JPS63306723A (ja) | 監視信号転送回路 | |
| JPS63202149A (ja) | 同期伝送方式 | |
| JP3544596B2 (ja) | シンクロ／デジタル変換器におけるビット飛び検出方法 | |
| KR890000228Y1 (ko) | 텔레텍스트 정보전송용 부호화장치 | |
| JPS6139746A (ja) | デ−タ伝送方式 | |
| JPH0338115A (ja) | データ送信装置 | |
| JPS63234652A (ja) | 交番信号発生回路 | |
| JPH0511451B2 (ja) | ||
| JPH0223104B2 (ja) | ||
| JPS6331337A (ja) | 回線監視装置用付加装置 | |
| JPH02164134A (ja) | パリティカウント回路 | |
| JPH0832630A (ja) | Ｐｗｍ信号によるデータ通信方法およびその装置 |