JPH0223104B2 - - Google Patents
Info
- Publication number
- JPH0223104B2 JPH0223104B2 JP58075468A JP7546883A JPH0223104B2 JP H0223104 B2 JPH0223104 B2 JP H0223104B2 JP 58075468 A JP58075468 A JP 58075468A JP 7546883 A JP7546883 A JP 7546883A JP H0223104 B2 JPH0223104 B2 JP H0223104B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- interrupt
- frame
- output
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 31
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
- H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Small-Scale Networks (AREA)
- Mobile Radio Communication Systems (AREA)
Description
【発明の詳細な説明】
本発明は自動車電話基地局制御装置等の信号送
出回路に関する。
出回路に関する。
従来は移動機に対し、信号フレームを定められ
たパターンで連続して送出している場合に、新た
な信号フレームを割込ませるときはそのパターン
連続の中断を余儀なくされた。
たパターンで連続して送出している場合に、新た
な信号フレームを割込ませるときはそのパターン
連続の中断を余儀なくされた。
本発明の目的は定められたパターンで複数の信
号フレームを連続して送出しているときそのパタ
ーンの連続を中断することなく、随時、別な信号
フレームを割込ませて送信できる信号フレーム割
込送出回路を提供することにある。
号フレームを連続して送出しているときそのパタ
ーンの連続を中断することなく、随時、別な信号
フレームを割込ませて送信できる信号フレーム割
込送出回路を提供することにある。
前記目的を達成するために本発明による信号フ
レーム割込送出回路は定められたビツト数の２進
データの連続を一組の信号フレームとし、フレー
ム単位でデータをシリアルに送出する回路におい
て、一方の入力端子が、各送信信号の信号線にそ
れぞれ接続され、前記各送信信号フレーム単位で
送出するための複数の送信信号ゲートと、一方の
入力端子が、割込データの信号線に接続され、前
記割込データをフレーム単位で送出するための割
込用送信信号ゲートと、前記送信信号の各フレー
ムに同期したパルスを発生するフレームカウンタ
と、前記フレームカウンタの出力を開閉する第１
のゲート回路と、前記複数の送信信号ゲートおよ
び割込用送信ゲートの他の入力端子にそれぞれ接
続される出力端子を持ち、前記第１のゲート回路
を介して送られてくるパルスを計数して、前記割
込用送信信号ゲートを除く複数の送信信号ゲート
を順に開くための信号を出力するリングカウンタ
と、前記リングカウンタの最後段の前段の出力に
よりセツトされる第１のフリツプフロツプと、前
記リングカウンタの最後段の出力によりセツトさ
れる第２のフリツプフロツプと、３つの入力端子
が、前記第１のフリツプフロツプのＱ出力、新た
な信号フレーム送出要求の存在を示す割込線の反
転信号および前記フレームカウンタの出力にそれ
ぞれ接続され、前記割込線から割込信号がなく、
かつ、前記第１のフリツプフロツプのＱ出力があ
つたとき、前記リングカウンタを初期状態にリセ
ツトする第２のゲート回路と、２つの入力端子
が、前記第２のフリツプフロツプのＱ出力および
前記新たな信号フレーム送出要求の存在を示す割
込線にそれぞれ接続され、前記割込線から割込信
号が入力して、前記第２のフリツプフロツプのＱ
出力があつたとき、前記第１のゲート回路を閉じ
る第３のゲート回路とを含み、一定のパターンで
複数の信号フレームを連続送出中に、新たな信号
フレーム送出の要求があつたとき、一連のパター
ンを中断することなくパターンの切れ目に新たな
信号フレームを割り込ませて送信するように構成
してある。
レーム割込送出回路は定められたビツト数の２進
データの連続を一組の信号フレームとし、フレー
ム単位でデータをシリアルに送出する回路におい
て、一方の入力端子が、各送信信号の信号線にそ
れぞれ接続され、前記各送信信号フレーム単位で
送出するための複数の送信信号ゲートと、一方の
入力端子が、割込データの信号線に接続され、前
記割込データをフレーム単位で送出するための割
込用送信信号ゲートと、前記送信信号の各フレー
ムに同期したパルスを発生するフレームカウンタ
と、前記フレームカウンタの出力を開閉する第１
のゲート回路と、前記複数の送信信号ゲートおよ
び割込用送信ゲートの他の入力端子にそれぞれ接
続される出力端子を持ち、前記第１のゲート回路
を介して送られてくるパルスを計数して、前記割
込用送信信号ゲートを除く複数の送信信号ゲート
を順に開くための信号を出力するリングカウンタ
と、前記リングカウンタの最後段の前段の出力に
よりセツトされる第１のフリツプフロツプと、前
記リングカウンタの最後段の出力によりセツトさ
れる第２のフリツプフロツプと、３つの入力端子
が、前記第１のフリツプフロツプのＱ出力、新た
な信号フレーム送出要求の存在を示す割込線の反
転信号および前記フレームカウンタの出力にそれ
ぞれ接続され、前記割込線から割込信号がなく、
かつ、前記第１のフリツプフロツプのＱ出力があ
つたとき、前記リングカウンタを初期状態にリセ
ツトする第２のゲート回路と、２つの入力端子
が、前記第２のフリツプフロツプのＱ出力および
前記新たな信号フレーム送出要求の存在を示す割
込線にそれぞれ接続され、前記割込線から割込信
号が入力して、前記第２のフリツプフロツプのＱ
出力があつたとき、前記第１のゲート回路を閉じ
る第３のゲート回路とを含み、一定のパターンで
複数の信号フレームを連続送出中に、新たな信号
フレーム送出の要求があつたとき、一連のパター
ンを中断することなくパターンの切れ目に新たな
信号フレームを割り込ませて送信するように構成
してある。
以下、図面を参照して本発明をさらに詳しく説
明する。
明する。
第１図は本発明による信号フレーム割込送出回
路の実施例を示す回路図である。第２図、第３図
は回路の動作の様子を示すタイムチヤートであ
る。各図においてフレーム１，２，３およびフレ
ームＣは定められたbit数の２進データの連続で
あり、信号はフレームを単位として送信される。
フレーム１，２および３となる各送信信号は送信
信号ゲート９，１０および１１の一方の入力端子
に接続されている。また、フレームＣとなる割込
データは割込用送信信号ゲート１２の一方の入力
端子に接続されている。第１図においてフレーム
カウンタ１はデータの送信タイミングに同期して
おり、１つのフレームの送信開始と同時に１個の
パルスを発生する。パルスの幅にデータの１ビツ
トの長さより狭くなつている。フレームカウンタ
１が発生するパルスは第１のゲート回路５の一方
の入力端子に接続され、第１のゲート回路５の出
力端子はリングカウンタ２のCK端子に接続され
ている。リングカウンタ２はCK端子入力の立上
りにより第２図に示すように出力状態が変化す
る。またＲ端子に“Ｈ”レベルを与えることによ
り初期状態に戻り、出力０が“Ｈ”に、他の出力
は“Ｌ”になる。Ｒ端子には、フレームカウンタ
１が発生するパルス、割込信号をインバータゲー
ト８で反転させた信号および後述の第１のフリツ
プフロツプ４のＱ出力を入力とする第２のゲート
回路７の出力端子が接続されている。また、第１
のゲート回路５の他の入力端子には、割込信号お
よび後述の第２のフリツプフロツプ３のＱ出力を
入力とする第３のゲート回路６の出力端子が接続
されている。割込線の信号ORはフレームＣ（FC）
の送出要求が生じた時に“Ｈ”になる。
路の実施例を示す回路図である。第２図、第３図
は回路の動作の様子を示すタイムチヤートであ
る。各図においてフレーム１，２，３およびフレ
ームＣは定められたbit数の２進データの連続で
あり、信号はフレームを単位として送信される。
フレーム１，２および３となる各送信信号は送信
信号ゲート９，１０および１１の一方の入力端子
に接続されている。また、フレームＣとなる割込
データは割込用送信信号ゲート１２の一方の入力
端子に接続されている。第１図においてフレーム
カウンタ１はデータの送信タイミングに同期して
おり、１つのフレームの送信開始と同時に１個の
パルスを発生する。パルスの幅にデータの１ビツ
トの長さより狭くなつている。フレームカウンタ
１が発生するパルスは第１のゲート回路５の一方
の入力端子に接続され、第１のゲート回路５の出
力端子はリングカウンタ２のCK端子に接続され
ている。リングカウンタ２はCK端子入力の立上
りにより第２図に示すように出力状態が変化す
る。またＲ端子に“Ｈ”レベルを与えることによ
り初期状態に戻り、出力０が“Ｈ”に、他の出力
は“Ｌ”になる。Ｒ端子には、フレームカウンタ
１が発生するパルス、割込信号をインバータゲー
ト８で反転させた信号および後述の第１のフリツ
プフロツプ４のＱ出力を入力とする第２のゲート
回路７の出力端子が接続されている。また、第１
のゲート回路５の他の入力端子には、割込信号お
よび後述の第２のフリツプフロツプ３のＱ出力を
入力とする第３のゲート回路６の出力端子が接続
されている。割込線の信号ORはフレームＣ（FC）
の送出要求が生じた時に“Ｈ”になる。
通常のフレームＣの送出要求がない状態では
ORが“Ｌ”でありゲート６の出力が“Ｈ”、ゲ
ート５が開となるためフレームカウンタ１の出力
パルスがリングカウンタ２のCK端子に入力され、
リングカウンタ２の“Ｈ”レベル出力の状態が０
→１→２→０と順に変化することによりゲート(1)
９〜ゲート(3)１１が開いて第２図に示すようにフ
レーム１（F1）〜フレーム３（F3）がくり返し送
出されている。ORが“Ｌ”であるのでリングカ
ウンタ２の出力２が“Ｈ”になると第１のフリツ
プフロツプ４がセツトされ、そのＱ出力が“Ｈ”
となるため、次のフレームカウンタ１のパルスが
出力されたとき、ゲート７は“Ｈ”となり、リン
グカウンタ２がリセツトされ、０の状態に戻る。
ORが“Ｌ”でありゲート６の出力が“Ｈ”、ゲ
ート５が開となるためフレームカウンタ１の出力
パルスがリングカウンタ２のCK端子に入力され、
リングカウンタ２の“Ｈ”レベル出力の状態が０
→１→２→０と順に変化することによりゲート(1)
９〜ゲート(3)１１が開いて第２図に示すようにフ
レーム１（F1）〜フレーム３（F3）がくり返し送
出されている。ORが“Ｌ”であるのでリングカ
ウンタ２の出力２が“Ｈ”になると第１のフリツ
プフロツプ４がセツトされ、そのＱ出力が“Ｈ”
となるため、次のフレームカウンタ１のパルスが
出力されたとき、ゲート７は“Ｈ”となり、リン
グカウンタ２がリセツトされ、０の状態に戻る。
したがつてORが“Ｌ”のときはリングカウン
タ２の出力３が“Ｈ”になることはなく、ゲート
(4)１２は閉じたままである。
タ２の出力３が“Ｈ”になることはなく、ゲート
(4)１２は閉じたままである。
今、第３図に示すようにF2送出中にFC送出要
求が発生し、ORが“Ｈ”になつたとする。ゲー
ト８の出力は“Ｌ”となり、ゲート７の出力は
“Ｌ”に抑えられるためリングカウンタ２は出力
２が“Ｈ”になつてもリセツトされず、次のCK
入力により出力３が“Ｈ”になる。これによりゲ
ート(4)１２が開き、FCの送出が行われる。この
状態では出力３の“Ｈ”により第２のフリツプフ
ロツプ３のＱ出力が“Ｈ”となるためゲート６の
出力が“Ｌ”、したがつてゲート５の閉によつて
リングカウンタ２のクロツク入力がデイスエーブ
ルされるため、カウンタが進行せずゲート(4)１２
の開いた状態が保たれ、任意の長さのFC送出が
可能となる。FC送出要求が終了し、ORが“Ｌ”
になれば、フレームカウンタ１に同期して再び
F1〜F3が送出される。
求が発生し、ORが“Ｈ”になつたとする。ゲー
ト８の出力は“Ｌ”となり、ゲート７の出力は
“Ｌ”に抑えられるためリングカウンタ２は出力
２が“Ｈ”になつてもリセツトされず、次のCK
入力により出力３が“Ｈ”になる。これによりゲ
ート(4)１２が開き、FCの送出が行われる。この
状態では出力３の“Ｈ”により第２のフリツプフ
ロツプ３のＱ出力が“Ｈ”となるためゲート６の
出力が“Ｌ”、したがつてゲート５の閉によつて
リングカウンタ２のクロツク入力がデイスエーブ
ルされるため、カウンタが進行せずゲート(4)１２
の開いた状態が保たれ、任意の長さのFC送出が
可能となる。FC送出要求が終了し、ORが“Ｌ”
になれば、フレームカウンタ１に同期して再び
F1〜F3が送出される。
以上、詳しく説明したように本発明によればリ
ングカウンタの出力を用いてカウンタに与えるク
ロツクパルスのゲートを開閉し、またカウンタの
リセツトを行うことにより、一定パターンで連続
的にデータを送信しているときにもとのパターン
を破壊することなく別な信号を割込ませて送信す
ることができる。
ングカウンタの出力を用いてカウンタに与えるク
ロツクパルスのゲートを開閉し、またカウンタの
リセツトを行うことにより、一定パターンで連続
的にデータを送信しているときにもとのパターン
を破壊することなく別な信号を割込ませて送信す
ることができる。
第１図は本発明による信号フレーム割込送出回
路の実施例を示す回路図、第２図は通常のデータ
送信状態を示すタイムチヤート、第３図はフレー
ムＣの送出要求時のタイムチヤートである。 １……フレームカウンタ、２……リングカウン
タ、３，４……フリツプフロツプ、５〜８……ゲ
ート回路、９〜１３……送信信号ゲート。
路の実施例を示す回路図、第２図は通常のデータ
送信状態を示すタイムチヤート、第３図はフレー
ムＣの送出要求時のタイムチヤートである。 １……フレームカウンタ、２……リングカウン
タ、３，４……フリツプフロツプ、５〜８……ゲ
ート回路、９〜１３……送信信号ゲート。
Claims (1)
- １ 定められたビツト数の２進データの連続を一
組の信号フレームとし、フレーム単位でデータを
シリアルに送出する回路において、一方の入力端
子が、各送信信号の信号線にそれぞれ接続され、
前記各送信信号をフレーム単位で送出するための
複数の送信信号ゲートと、一方の入力端子が、割
込データの信号線に接続され、前記割込データを
フレーム単位で送出するための割込用送信信号ゲ
ートと、前記送信信号の各フレームに同期したパ
ルスを発生するフレームカウンタと、前記フレー
ムカウンタの出力を開閉する第１のゲート回路
と、前記複数の送信信号ゲートおよび割込用送信
ゲートの他の入力端子にそれぞれ接続される出力
端子を持ち、前記第１のゲート回路を介して送ら
れてくるパルスを計数して、前記割込用送信信号
ゲートを除く複数の送信信号ゲートを順に開くた
めの信号を出力するリングカウンタと、前記リン
グカウンタの最後段の前段の出力によりセツトさ
れる第１のフリツプフロツプと、前記リングカウ
ンタの最後段の出力によりセツトされる第２のフ
リツプフロツプと、３つの入力端子が、前記第１
のフリツプフロツプのＱ出力、新たな信号フレー
ム送出要求の存在を示す割込線の反転信号および
前記フレームカウンタの出力にそれぞれ接続さ
れ、前記割込線から割込信号がなく、かつ、前記
第１のフリツプフロツプのＱ出力があつたとき、
前記リングカウンタを初期状態にリセツトする第
２のゲート回路と、２つの入力端子が、前記第２
のフリツプフロツプのＱ出力および前記新たな信
号フレーム送出要求の存在を示す割込線にそれぞ
れ接続され、前記割込線から割込信号が入力し
て、前記第２のフリツプフロツプのＱ出力があつ
たとき、前記第１のゲート回路を閉じる第３のゲ
ート回路とを含み、一定のパターンで複数の信号
フレームを連続送出中に、新たな信号フレーム送
出の要求があつたとき、一連のパターンを中断す
ることなくパターンの切れ目に新たな信号フレー
ムを割り込ませて送信するように構成したことを
特徴とする信号フレーム割込送出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075468A JPS59201547A (ja) | 1983-04-28 | 1983-04-28 | 信号フレ−ム割込送出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58075468A JPS59201547A (ja) | 1983-04-28 | 1983-04-28 | 信号フレ−ム割込送出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59201547A JPS59201547A (ja) | 1984-11-15 |
| JPH0223104B2 true JPH0223104B2 (ja) | 1990-05-22 |
Family
ID=13577167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58075468A Granted JPS59201547A (ja) | 1983-04-28 | 1983-04-28 | 信号フレ−ム割込送出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59201547A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425302U (ja) * | 1990-06-25 | 1992-02-28 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09168024A (ja) * | 1995-12-14 | 1997-06-24 | Chino Corp | データ信号受信装置 |
-
1983
- 1983-04-28 JP JP58075468A patent/JPS59201547A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0425302U (ja) * | 1990-06-25 | 1992-02-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59201547A (ja) | 1984-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4390969A (en) | Asynchronous data transmission system with state variable memory and handshaking protocol circuits | |
| JPH055711Y2 (ja) | ||
| EP0103460B1 (en) | Improvements in or relating to data interconnecting networks | |
| JPS63288537A (ja) | 通信装置 | |
| US4284843A (en) | Repeating station for use in digital data communications link | |
| US4509164A (en) | Microprocessor based digital to digital converting dataset | |
| JPS61184942A (ja) | 同期信号を伴なうクロツク信号の伝送デバイス | |
| JPH0223104B2 (ja) | ||
| JPS61208331A (ja) | シリアルデータ通信方式および装置 | |
| US3576570A (en) | Synchronous timing scheme for a data processing system | |
| JPH02244844A (ja) | 通信ネットワーク局のための送受信同期化装置 | |
| JPS63103531A (ja) | デジタル信号中継制御方式 | |
| JP2974390B2 (ja) | フレーム信号再生回路 | |
| CA1149899A (en) | Repeating station for use in digital data communication links | |
| KR910006000B1 (ko) | 고속 데이타-클럭동기프로세서 | |
| JP2773637B2 (ja) | 回線試験パルス発生回路 | |
| SU1741151A1 (ru) | Устройство дл моделировани систем св зи | |
| JPS6074851A (ja) | 同期式トランスミツタ・レシ−バ制御方式 | |
| JPS62241448A (ja) | デ−タ伝送方式 | |
| JPS6411980B2 (ja) | ||
| JPS59211354A (ja) | デ−タ交換装置 | |
| CS230391B1 (cs) | Zapojení pro synchronizaci sériového přenosu dat | |
| JPS59149449A (ja) | ビジ−信号処理装置 | |
| JPH037495A (ja) | デジタルボタン電話装置の信号伝送装置 | |
| JPS59123026A (ja) | 非同期バスにおける応答信号出力方式 |