CS230391B1 - Zapojení pro synchronizaci sériového přenosu dat - Google Patents

Zapojení pro synchronizaci sériového přenosu dat Download PDF

Info

Publication number
CS230391B1
CS230391B1 CS187682A CS187682A CS230391B1 CS 230391 B1 CS230391 B1 CS 230391B1 CS 187682 A CS187682 A CS 187682A CS 187682 A CS187682 A CS 187682A CS 230391 B1 CS230391 B1 CS 230391B1
Authority
CS
Czechoslovakia
Prior art keywords
input
flip
flop
output
terminal
Prior art date
Application number
CS187682A
Other languages
English (en)
Inventor
Jilji Krejci
Milos Madlik
Original Assignee
Jilji Krejci
Milos Madlik
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jilji Krejci, Milos Madlik filed Critical Jilji Krejci
Priority to CS187682A priority Critical patent/CS230391B1/cs
Publication of CS230391B1 publication Critical patent/CS230391B1/cs

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Description

Vynález se týká zapojení pro synchronizaci sériového přenosu dat mezi dvěma zařízeními používajícími k uskutečnění přenosu obvody o vysoké integraci. Informace se přenáší po blocích s pevným formátem a časovou mezerou mezi bloky.
V některých zařízeních se používá pravidelného periodického sériového přenosu dat uspořádaných do pevného několiksslovního formátu. Jednotlivá slova v bloku jsou vysílána bezprostředně po sobě a mezi bloky je časová mezera, která je větší než doba přenosu dvou po sobě jdoucích slov. Činnost přijímacího zařízení je taková, že předpokládá příjem předem daného počtu slov. Při počátečním navazování komunikace může nastat případ, že vysílací jednotka již nějakou dobu pravidelně vysílá a přijímací jednotka není ještě v činnosti. V takovém případě po uvedení přijímací jednotky do činnosti může přijímací jednotka začít přijímat uprostřed přijímacího bloku a může dojít ke zkreslení přijaté informace. Je-li přijatá informace dále vyhodnocována jinými zařízeními, například počítačem, může dojít k chybnému rozhodnutí. Proto je třeba chybný příjem rozpoznat, vyloučit a nasyndironizovat přijímací jednotku na některý z následujících informačních bloků tak, aby bylo první slovo bloku přijato přijímací jednotkou jako první.
Je několik způsobů, které umožňují synchronizaci s vyloučením vadných příjmů, jeden způsob vyžaduje opatřit přenášený blok identifikačním počátečním znakem, a teprve po jeho dekódování umožnit řádný příjem bloku. Tento způsobu vyžaduje na vysílací straně doplňkové zařízení vkládající identifikační znak a na straně přijímací pak dekodér tohoto znaku.
Jiný způsob používá citacích obvodů pro součet přijatých slov v jednom bloku při současném hodnocení časových relací. I tento způsob je poměrně komplikovaný s velkými nároky na citaci, časovači a vyhodnocovací obvody. Shora uvedené nedostatky odstraňuje zapojení podle vynálezu.
Předmětem vynálezu je zapojení pro synchronizaci sériového přenosu dat, vyznačené tím, že první vstupní svorka je spojena s prvním vstupem prvního klopného obvodu, s prvním vstupem druhého součinového obvodu, s prvním vstupem druhého klopného obvodu a s prvním vstupem prvního součinového obvodu, který je svým třetím vstupem spojen s druhou vstupní svorkou, jež je připojena ke čtvrtému vstupu prvního klopného obvodu, který je svým třetím vstupem
230331 připojen ke vstupní svorce, jež je spojena se čtvrtým vstupem druhého klopného obvodu, jehož první výstup je spojen s první výstupní svorkou, zatímco druhá výstupní svorka je spojena s výstupem druhého součinového obvodu, přičemž druhý výstup druhého klopného obvodu je spojen s druhým vstupem prvního klopného obvodu a třetím vstupem druhého klopného obvodu, jehož druhý vstup je spojen s výstupem prvního součinového obvodu, jehož druhý vstup je spojen s prvním výstupem prvního klopného obvodu.
Vyšší účinek zapojení podle vynálezu, proti zapojením podle známého stavu techniky, spočívá především v jeho konstrukční jednoduchosti vzhledem k funkci, kterou vykonává, zhotovitelnosti ze snadno dostupných součástí a vysoké spolehlivosti.
Zapojení podle vynálezu bude dále popsáno se zřetelem k připojenému vyobrazení. Základními celky zapojení jsou první klopný obvod 1, druhý klopný obvod 2, první součinový obvod 3 a druhý součinový obvod 4. První vstup 11 prvního klopného obvodu 1 je připojen na první vstupní svorku CL, na první vstup 41 druhého součinového obvodu 4, na první vstup 31 druhého součinového obvodu 3 a první vstup 21 druhého klopného obvodu 2. Druhý vstup 12 prvního klopného obvodu 1 je spojen s druhým výstupem 26 a třetím vstupem 23 druhého klopného obvodu 2, jehož druhý vstup 22 je připojen k výstupu 34 prvního součinového obvodu 3. Třetí vstup 13 prvního klopného obvodu 1 je připojen ke vstupní svorce CA a zároveň ke čtvrtému vstupu 24 druhého klopného obvodu 2. Čtvrtý vstup 14 prvního klopného obvodu 1 je připojen k druhé vstupní svorce DAV a současně k třetímu vstupu 33 prvního součinového obvodu 3. Výstup 15 prvního klopného obvodu 1 je spojen s druhým vstupem 32 prvního součinového obvodu 3 a současně s druhým vstupem 42 druhého součinového obvodu 4, jehož výstup 43 je spojen s druhou výstupní svorkou RDAV. První vstupní svorka CL slouží k přivedení hodinového kmitočtu z taktování všech základních celků. Druhá vstupní svorka DAV slouží k přivedení návěstního signálu a přijetí jednoho slova z přijímacího zařízení k prvnímu klopnému obvodu a prvnímu součinovému obvodu, třetí vstupní svorka CA přivádí signál centrální anulace k oběma klopným obvodům pro zajištění jejich základního stavu. První výstupní svorka SYN indikuje zasynchronovaný stav a druhá výstupní svorka RDAV slouží k nulování signálu přivedeného na svorku DAV z přijímacího zařízení.
Princip činnosti zapojení je založen na testování délky mezery mezi dvěma po sobě jdoucími signály na svorce DAV, indikujícími přijetí slova. Časový interval TI mezi dvěma po sobě jdoucími slovy uvnitř přenášeného bloku je podstatně kratší než časový interval T2 mezi posledním slovem bloku a prvním slovem následujícího bloku. Délka tohoto časového intervalu je dána časovou roztečí mezi dvěma signály přivedenými na svorku DAV. Perioda hodinových pulsů T přivedených na svorku CL je delší než TI a kratší než polovina času T2, takže platí nerovnost
TI < T < —j— T2
Nastavení do základního nezasynchronovaného stavu je provedeno přivedením signálu centrální anulace ze vstupní svorky CA na třetí vstup 13 prvního klopného obvodu 1 a na čtvrtý vstup 24 druhého klopného obvodu 2. Tímto signálem se nastaví první výstup 15 prvního klopného obvodu 1 a první výstup 25 druhého klopného obvodu 2 na úroveň log. 0. Při příchodu hodinového pulsu ze svorky CL na první vstup 41 druhého součinového obvodu 4 má jeho druhý vstup 42 po vykonání centrální anulace log 0 a na jeho výstupu 43 vzniká signál vedený na svorku RDAV, který nuluje v přijímacím zařízení signál pro svorku DAV. Závěrnou hranou hodinového pulsu na svorce CL se překlopí první klopný obvod 1 tak, že jeho výstup 15 je nastaven na úroveň log 1. Přijde-li v době mezi následujícím hodinovým pulsem na svorku DAV signál indikující příjem dalšího slova, pak se vynuluje první klopný obvod 1 a první součinový obvod 3 nevytvoří na svém výstupu 34 podmínku pro překlopení druhého klopného obvodu 2 závěrnou hranou následujícího hodinového pulsu přivedeného na jeho první vstup 21. Není-li však mezi dvěma následujícími hodinovými pulsy aktivován signál na svorce DAV, vznikne na druhém vstupu druhého klopného obvodu signál umožňující jeho překlopení tak, že jelm první výstup 25 se nastaví na úroveň log 1, což indikuje na výstupní svorce SYN stav zasynchronování. Současně druhý výstup 26 druhého klopného obvodu 2 trvale zabezpečí nastavení prvního klopného obvodu 1 pomocí jeho druhého vstupu 12 a druhého klopného obvodu 2 pomocí jeho třetího vstupu 23 do zasynchronovaného stavu bez ohledu na další průběh signálu na vstupních svorkách CL a DAV.

Claims (1)

  1. Zapojení pro synchronizaci sériového přenosu dat, vyznačené tím, že první vstupní svorka (CL) je spojena s prvním vstupem (11) prvního klopného obvodu (1), s prvním vstupem (41) druhého součinového obvodu (4), s prvním vstupem (21) druhého * klopného obvodu (2) as prvním vstupem * (31) prvního součinového obvodu (3), který je svým třetím vstupem (33) spojen s * druhou vstupní svorkou (DAV), jež je připojena ke čtvrtému vstupu (14) prvního klopného obvodu (1), který je svým třetím vstupem (13) připojen ke vstupní svorce (CA), jež je spojena se čtvrtým vstupem
    VYNÁLEZU (24) druhého klopného obvodu (2), jehož první výstup (25) je spojen s první výstupní svorkou (SYN), zatímco druhá výstupní svorka (RDAV) je spojena s výstupem (43) druhého součinového obvodu (4), přičemž druhý výstup (26) druhého klopného' obvodu (2) je spojen s druhým vstupem (12) prvního klopného obvodu (1) a třetím vstupem (23) druhého klopného obvodu (2), jehož druhý vstup (22) je spojen s výstupem (34) prvního součinového obvodu (3), jehož druhý vstup (32) je spojen s prvním výstupem (15) prvního klopného obvodu (1).
CS187682A 1982-03-18 1982-03-18 Zapojení pro synchronizaci sériového přenosu dat CS230391B1 (cs)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS187682A CS230391B1 (cs) 1982-03-18 1982-03-18 Zapojení pro synchronizaci sériového přenosu dat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS187682A CS230391B1 (cs) 1982-03-18 1982-03-18 Zapojení pro synchronizaci sériového přenosu dat

Publications (1)

Publication Number Publication Date
CS230391B1 true CS230391B1 (cs) 1984-08-13

Family

ID=5354244

Family Applications (1)

Application Number Title Priority Date Filing Date
CS187682A CS230391B1 (cs) 1982-03-18 1982-03-18 Zapojení pro synchronizaci sériového přenosu dat

Country Status (1)

Country Link
CS (1) CS230391B1 (cs)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10873441B2 (en) * 2019-03-29 2020-12-22 Teledyne E2V Semiconductors Sas Method for synchronizing digital data sent in series

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10873441B2 (en) * 2019-03-29 2020-12-22 Teledyne E2V Semiconductors Sas Method for synchronizing digital data sent in series

Similar Documents

Publication Publication Date Title
KR890005745A (ko) 내-준안전성 플립-플롭 및 준안정 상태발생 가능성을 감소시키기 위한 방법
SE8003302L (sv) Anordning for tidmultiplex dataoverforing
US3136861A (en) Pcm network synchronization
US8948209B2 (en) Transmission over an 12C bus
US4694291A (en) Device for transmitting a clock signal accompanied by a synchronization signal
CS230391B1 (cs) Zapojení pro synchronizaci sériového přenosu dat
JPH0983608A (ja) 時刻同期装置
US7454543B2 (en) Early high speed serializer-deserializer (HSS)internal receive (Rx) interface for data sampling clock signals on parallel bus
US5825815A (en) Dual UART device with a reduced package pin number
CN117009267B (zh) 源同步数据流中插入时间信息的方法
SU1172047A1 (ru) Устройство дл передачи и приема цифровых сигналов
JPH0250665B2 (cs)
SU734652A1 (ru) Устройство дл сопр жени каналов св зи с цифровой вычислительной машиной
SU1345185A1 (ru) Устройство дл сопр жени микроЭВМ с кассетным магнитофоном
JPH0223104B2 (cs)
JPH0450777B2 (cs)
RU1787285C (ru) Многоканальное устройство дл подключени абонентов к общей магистрали
SU1674130A1 (ru) Устройство дл свертки по модулю три
SU1355976A1 (ru) Устройство дл передачи и приема цифровой информации
SU1520530A1 (ru) Устройство дл сопр жени ЭВМ с каналом св зи
SU1142899A1 (ru) Приемное старт-стопное устройство
SU1524191A2 (ru) Устройство программного опроса телеметрических каналов
SU1580338A1 (ru) Устройство сопр жени ЭВМ с линией св зи
RU1771075C (ru) Устройство приема двоичной информации в последовательном коде
RU1839256C (ru) Устройство дл сопр жени магистрали локальной сети с ЭВМ