JPS59149449A - ビジ−信号処理装置 - Google Patents
ビジ−信号処理装置Info
- Publication number
- JPS59149449A JPS59149449A JP58024371A JP2437183A JPS59149449A JP S59149449 A JPS59149449 A JP S59149449A JP 58024371 A JP58024371 A JP 58024371A JP 2437183 A JP2437183 A JP 2437183A JP S59149449 A JPS59149449 A JP S59149449A
- Authority
- JP
- Japan
- Prior art keywords
- data
- station
- signal
- busy signal
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
- H04L13/16—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00 of transmitters, e.g. code-bars, code-discs
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ通信装置に係り、特に調歩同期方式を用
いた通信方式におけるビジー信号処理装置に関する。
いた通信方式におけるビジー信号処理装置に関する。
調歩同期方式を用いた通信回路では、２つの局のデータ
処理速度が異なることによって生ずるデータ欠損盆防ぐ
ためにビジー信号？有する場合が多い。
処理速度が異なることによって生ずるデータ欠損盆防ぐ
ためにビジー信号？有する場合が多い。
第１図はビジー１式を有する調歩同期式の通信装置を示
すもので、１は第１の局、２は第２の局と である。８は第１の局から第２の局２にデータ？送信す
る九めの送信線、４は第２の局２からのデータを第１の
局１で受信するための受信線、５は、第２の局から第１
の局にビジー信号を送信する几めのビジー信号線である
。
すもので、１は第１の局、２は第２の局と である。８は第１の局から第２の局２にデータ？送信す
る九めの送信線、４は第２の局２からのデータを第１の
局１で受信するための受信線、５は、第２の局から第１
の局にビジー信号を送信する几めのビジー信号線である
。
第１の局１は中央処理装置など？備えており、そのデー
タ処理速度は比較的に速いものである。第２の局２は端
末機器などを備え、そのデータ処理速度は第１の局１に
比べて遅いものである。
タ処理速度は比較的に速いものである。第２の局２は端
末機器などを備え、そのデータ処理速度は第１の局１に
比べて遅いものである。
第１の局ｌから第２の局２ヘデータ全送信する場合を考
えると、データの転送速度が第１の局１のデータ処理速
度よりも遅く、第２の局２のデータ処理速度よりも速い
場合は、第２の局２が出力するビジー信号によって第１
の局ｌからの送信を禁止しないと後から送られるデータ
は第２の局２で無視されることになる。
えると、データの転送速度が第１の局１のデータ処理速
度よりも遅く、第２の局２のデータ処理速度よりも速い
場合は、第２の局２が出力するビジー信号によって第１
の局ｌからの送信を禁止しないと後から送られるデータ
は第２の局２で無視されることになる。
通常、第１の局１は、第２図に示すような回路構成にな
っている６丁なわち、第２図において６は調歩同期（非
同期）送信回路で、この送信回路６には読込み・書込み
信号ＷＲとデータバス７倉通してデータが入力さ扛る。
っている６丁なわち、第２図において６は調歩同期（非
同期）送信回路で、この送信回路６には読込み・書込み
信号ＷＲとデータバス７倉通してデータが入力さ扛る。
８はノットゲート、９はアンドゲートで、送信回路６か
らの信号ＴＸＲＤＹ と第２の局２からのビジー信号
の反転信号とを入力とする。信号ＴＸＲＤＹは、調歩同
期送信回路６（以下ＵＡＴ回路と呼ぶ）の送信データレ
ジスタに送信データがセットされるとネゲートされ、そ
のデータが送信バッファから送出されて次のデータがセ
ットできる状態になるとアサートされる信号である。こ
れに対して第２の局２側の出力するビジー信号のタイミ
ングは機器によってまちまちであり、主として送られて
＠ｔデータのスタートビット全検出して出力するもの（
機器りと、ストップビットを検出して出力するもの（機
器■）の２種類がある。第３図にこれらのタイミング関
係？示している。すなわち第３図において、１０はデー
タ信号、ＩＩはスタートビット信号、１２はストップビ
ット信号、１８ＪＬは機器■のビジー信号、１３ｂは機
器■のビジー信号である。
らの信号ＴＸＲＤＹ と第２の局２からのビジー信号
の反転信号とを入力とする。信号ＴＸＲＤＹは、調歩同
期送信回路６（以下ＵＡＴ回路と呼ぶ）の送信データレ
ジスタに送信データがセットされるとネゲートされ、そ
のデータが送信バッファから送出されて次のデータがセ
ットできる状態になるとアサートされる信号である。こ
れに対して第２の局２側の出力するビジー信号のタイミ
ングは機器によってまちまちであり、主として送られて
＠ｔデータのスタートビット全検出して出力するもの（
機器りと、ストップビットを検出して出力するもの（機
器■）の２種類がある。第３図にこれらのタイミング関
係？示している。すなわち第３図において、１０はデー
タ信号、ＩＩはスタートビット信号、１２はストップビ
ット信号、１８ＪＬは機器■のビジー信号、１３ｂは機
器■のビジー信号である。
第２図に示す装置では、アンド回路９の出力信号は送信
可を示す信号（ＴＸＥＮＢ 信号）であり、このＴＸＥ
ＮＢ 信号によって送信制御回路（図示せず）は次の送
信データをＵＡＴ回路６に与えることができる。この場
合、機器Ｉの万はビジー信号全早めに出力するので１つ
のデータ？送出してから、そのデータに対するビジー信
号が解除でれる葦でＴＸＥＮＢ 信号は発生せず、第２
の局２のビジー中に第１の局１が誤ってデータを送出す
ることはない。
可を示す信号（ＴＸＥＮＢ 信号）であり、このＴＸＥ
ＮＢ 信号によって送信制御回路（図示せず）は次の送
信データをＵＡＴ回路６に与えることができる。この場
合、機器Ｉの万はビジー信号全早めに出力するので１つ
のデータ？送出してから、そのデータに対するビジー信
号が解除でれる葦でＴＸＥＮＢ 信号は発生せず、第２
の局２のビジー中に第１の局１が誤ってデータを送出す
ることはない。
しかしながら、機器■？この回路に接続した場合は、１
つの送信データに対するビジー信号が次のデータの為の
ＴＸＲＤＹ 信号よりも後に７サートされるので、短期
間ではあるがＴＸＥＮＢ 信号がアサートされてしま
い、第１の局ｌは第２の局２のビジー中に次のデータ七
送信してしまう可能性がある。これによって第２の局２
では、後から送られて１！友データを失ってしまうとい
う不呉合が生じる。この状態ｖｉ−第４図に示す。
つの送信データに対するビジー信号が次のデータの為の
ＴＸＲＤＹ 信号よりも後に７サートされるので、短期
間ではあるがＴＸＥＮＢ 信号がアサートされてしま
い、第１の局ｌは第２の局２のビジー中に次のデータ七
送信してしまう可能性がある。これによって第２の局２
では、後から送られて１！友データを失ってしまうとい
う不呉合が生じる。この状態ｖｉ−第４図に示す。
丁なわち、第４図に示すように読込み・書込み信号１４
部ではビジーであるのに一瞬出力されるＴＸＥＮＢ 信
号によって次のデータ２を送ってしまう。この場合、デ
ータ２は機器■に受は取られないことになる。
部ではビジーであるのに一瞬出力されるＴＸＥＮＢ 信
号によって次のデータ２を送ってしまう。この場合、デ
ータ２は機器■に受は取られないことになる。
本発明の目的は、第１の局側が持つ調歩同期式の伝送回
路部において、第２の局側に接続される機器のビジー信
号がどの様なタイミングで出力されても（但し各データ
について必ずビジー信号？１回発生させるものとする）
、データ欠損？生じさせないビジー信号処理装置を提供
することである。
路部において、第２の局側に接続される機器のビジー信
号がどの様なタイミングで出力されても（但し各データ
について必ずビジー信号？１回発生させるものとする）
、データ欠損？生じさせないビジー信号処理装置を提供
することである。
以下に、本発明の実施例について第５図〜第６図？参照
して説明する。
して説明する。
この実施例においては第５゛図に示すように、送信線３
の立下りパルス？抽出する立下り検出回路たとえば微分
回路１６と、微分回路１６の出力信号音入力とするＤラ
ッチタイプの７リツプフロツプ１７と、第２の局２から
のビジー信号２及転し７υツグ７ａツブ１７に反転信号
を久方するノットゲー）８ｉＵＡＴ回路６に付設して構
成されている。
の立下りパルス？抽出する立下り検出回路たとえば微分
回路１６と、微分回路１６の出力信号音入力とするＤラ
ッチタイプの７リツプフロツプ１７と、第２の局２から
のビジー信号２及転し７υツグ７ａツブ１７に反転信号
を久方するノットゲー）８ｉＵＡＴ回路６に付設して構
成されている。
上記構成の装置において第６図に示すように、初期状態
においてまずスリップフロップ１７にリセット信号が与
えられ、７リツグ７０ツブ１７のＱ出力（ＩＢＵＳＹ・
信号）はネゲートされているものとする。またアンドゲ
ート９の出力信号（ＴＸＥＮＢ信号）／ｆｉアテートさ
れている。この条件から、送信制御回路（図示せず）は
ＵＡＴ回路６に送信データをセットする。
においてまずスリップフロップ１７にリセット信号が与
えられ、７リツグ７０ツブ１７のＱ出力（ＩＢＵＳＹ・
信号）はネゲートされているものとする。またアンドゲ
ート９の出力信号（ＴＸＥＮＢ信号）／ｆｉアテートさ
れている。この条件から、送信制御回路（図示せず）は
ＵＡＴ回路６に送信データをセットする。
ＵＡＴ回路６はこの送信データｔシリアルに変換して送
信線３に出力するが、このデータのスタートビット１１
を微分回路１６が抽出し、ＩＢＳＹ８Ｔ（Ｌ）という信
号を生成する。
信線３に出力するが、このデータのスタートビット１１
を微分回路１６が抽出し、ＩＢＳＹ８Ｔ（Ｌ）という信
号を生成する。
このＩＢＳＹＳＴ（Ｌ）信号が７リング７０ツブ１７に
セットしてＩ ＢＵＳＹ 信号がアサートされる。
セットしてＩ ＢＵＳＹ 信号がアサートされる。
ＵＡＴ回路６は送信データがセラトチれ九時点で送信信
号ＴＸＲＤＹ ｔネゲートしているので、ＩＢＵＳＹ
信号がアントゲ−）９ｔ−閉じ、ＴＸＥＮＢ信号をロッ
クする。これにより送信制御回路は次にＴＸＥＮＢ
信号がアサートされるまで次の送信データのセットが禁
止さｎる。
号ＴＸＲＤＹ ｔネゲートしているので、ＩＢＵＳＹ
信号がアントゲ−）９ｔ−閉じ、ＴＸＥＮＢ信号をロッ
クする。これにより送信制御回路は次にＴＸＥＮＢ
信号がアサートされるまで次の送信データのセットが禁
止さｎる。
第６図に示すように、第２の局２のデータ処理が終了し
てビジー信号がネゲートされると、この立ち下りエツジ
全損えて７リツプ７０ツブ１７が反転し、ＩＢＵＳＹ
信号ｔネゲートする。これによりアンドゲート９が開か
れ、既にＴＸＲＤＹ 信号がアサートされていれば、直
ちにＴＸＥＮＢ 信号がアサートされる。
てビジー信号がネゲートされると、この立ち下りエツジ
全損えて７リツプ７０ツブ１７が反転し、ＩＢＵＳＹ
信号ｔネゲートする。これによりアンドゲート９が開か
れ、既にＴＸＲＤＹ 信号がアサートされていれば、直
ちにＴＸＥＮＢ 信号がアサートされる。
上記構成のビジー信号処理装置？第１の局１に相当する
コンピュータの入出力装置ｃＩ１０）部等に利用すれば
、相手局（第２の局）に接続される機器のデータ処理速
度やビジー信号の発生タイミングに拘らず安定しｔデー
タ送信が行える。
コンピュータの入出力装置ｃＩ１０）部等に利用すれば
、相手局（第２の局）に接続される機器のデータ処理速
度やビジー信号の発生タイミングに拘らず安定しｔデー
タ送信が行える。
第７図は本発明の他の実施例を示すもので、この実施例
では全ての機器に対応するビジー信号処理回路を得るよ
うにし次ものである。すなわち。
では全ての機器に対応するビジー信号処理回路を得るよ
うにし次ものである。すなわち。
ビジー信号ラインにオアゲート１８．インクルージグオ
アゲート１９．設定スイッチ２０．２１および切換スイ
ッチ２２が設けられている。インクルージグオアゲート
１９（７）一方の入力端子はビジー信号線６に接続され
、他方の端子は抵抗２８を介して正電位に接続されてい
るとともに設定スイッチ２０を介して零電位に接続され
ている。インクルージグオアゲート１９の出方端子は７
リツプ７０ツブ１７に接続されている。オアゲート１８
の−１の入力端子は切換スイッチ２２ｉ介して７リツプ
７ｅＩツブ１７に接続されている。ま九、オアゲート１
８の他方の入力端子は、抵抗２４Ｑ介して正電位に接続
されているとともに、設定スインチ２１’に介して零電
位に接続されている。
アゲート１９．設定スイッチ２０．２１および切換スイ
ッチ２２が設けられている。インクルージグオアゲート
１９（７）一方の入力端子はビジー信号線６に接続され
、他方の端子は抵抗２８を介して正電位に接続されてい
るとともに設定スイッチ２０を介して零電位に接続され
ている。インクルージグオアゲート１９の出方端子は７
リツプ７０ツブ１７に接続されている。オアゲート１８
の−１の入力端子は切換スイッチ２２ｉ介して７リツプ
７ｅＩツブ１７に接続されている。ま九、オアゲート１
８の他方の入力端子は、抵抗２４Ｑ介して正電位に接続
されているとともに、設定スインチ２１’に介して零電
位に接続されている。
ビジー信号が負論理のときは設定スイッチ２０をオンに
し、正論理のときはオフに−ｆる。
し、正論理のときはオフに−ｆる。
ビジー信号使用時は設定スイッチ２１をオンにし、不使
用時にはオフにする。またビジー信号使用時において、
１データ毎にビジー信号が出るときは切換スィッチ２２
？接点２２ａ側にオンし、１データ毎にビジー信号が出
ないときは接点２２ ｂ ４ｆｉＪにオンする。
用時にはオフにする。またビジー信号使用時において、
１データ毎にビジー信号が出るときは切換スィッチ２２
？接点２２ａ側にオンし、１データ毎にビジー信号が出
ないときは接点２２ ｂ ４ｆｉＪにオンする。
第７図の装置によれば、ビジー信号ラインにオアゲート
１８と設定スイッチ２１？接続したから、１データ毎に
ビジー信号を使用しない機器との通信ができる。また設
定スイッチ２０′ｆｆ：設けたので、１データ毎にビジ
ー信号を発生させない機器にも適用できる。更にノット
ゲートの代わりにインクルーシブオアゲート１９盆用い
るとともに設定スイッチ２０を付加したので、ビジー信
号の論理の切換が可能である。それ故に、第７図の装置
はほとんど全ての機器に対応できるビジー信号処理装置
である。
１８と設定スイッチ２１？接続したから、１データ毎に
ビジー信号を使用しない機器との通信ができる。また設
定スイッチ２０′ｆｆ：設けたので、１データ毎にビジ
ー信号を発生させない機器にも適用できる。更にノット
ゲートの代わりにインクルーシブオアゲート１９盆用い
るとともに設定スイッチ２０を付加したので、ビジー信
号の論理の切換が可能である。それ故に、第７図の装置
はほとんど全ての機器に対応できるビジー信号処理装置
である。
以上説明したように、本発明によれは調歩同期方式？用
いにデータ通信装置において、自局の送信データから予
め自局の内部回路に対するビジー信号を生成して次の送
信全ロックし、相手局のビジー解除によってロック？解
除するように構成したので、相手局が発生するビジー信
号のタイミングにかかわらず安定した送信タイミング？
確保することができる等の効果が得られる。
いにデータ通信装置において、自局の送信データから予
め自局の内部回路に対するビジー信号を生成して次の送
信全ロックし、相手局のビジー解除によってロック？解
除するように構成したので、相手局が発生するビジー信
号のタイミングにかかわらず安定した送信タイミング？
確保することができる等の効果が得られる。
第１図は一般のビジー信号？用いる調歩同期式の通信装
置のブロック線図、第２図は従来のビジー信号を用い７
’（調歩同期方式のデータ通信装置の概略構成を示すブ
ロック線図、第３図は第１図のデータ通信装置の動作タ
イミングチャート、第４図は第２図のデータ通信装置の
動作タイミングチャート、第５図は本発明の実施例に係
るビジー信号処理装置のブロック線図、第６図は第５図
の装置の動作タイミングチャート、第７図は本発明の他
の実施例によるビジー信号処理装置のブロック線図であ
る。 １・・・第１の局（自局）、 ２・・・第２の局（相手
局）、 ８・・・送信信号線、 ４・・・受信信号線
、５・−・ビジー信号線、 ６・・・調歩同期送信回路
、７・・・データバス、 ８・・・ノットゲート、
９・・・アンドゲート、 １６・・・パルス立下り検
出回路（微分回路）、 １７・・・スリップ７０ツブ
、 １８・・・オアゲート、 １９・・・イクスク
ルシブオアグート、２０．２１・・・設定スイッチ、
２２・・・切換スイッチ。
置のブロック線図、第２図は従来のビジー信号を用い７
’（調歩同期方式のデータ通信装置の概略構成を示すブ
ロック線図、第３図は第１図のデータ通信装置の動作タ
イミングチャート、第４図は第２図のデータ通信装置の
動作タイミングチャート、第５図は本発明の実施例に係
るビジー信号処理装置のブロック線図、第６図は第５図
の装置の動作タイミングチャート、第７図は本発明の他
の実施例によるビジー信号処理装置のブロック線図であ
る。 １・・・第１の局（自局）、 ２・・・第２の局（相手
局）、 ８・・・送信信号線、 ４・・・受信信号線
、５・−・ビジー信号線、 ６・・・調歩同期送信回路
、７・・・データバス、 ８・・・ノットゲート、
９・・・アンドゲート、 １６・・・パルス立下り検
出回路（微分回路）、 １７・・・スリップ７０ツブ
、 １８・・・オアゲート、 １９・・・イクスク
ルシブオアグート、２０．２１・・・設定スイッチ、
２２・・・切換スイッチ。
Claims (1)
- 調歩同期方式ケ用いたデータ通信装置において、自局の
送信データから予め自局の内部回路に対するビジー信号
を生成する手段と、この生成されたビジー信号により次
の送信をロックする手段と、この四ツク手段によって次
の送信ヶロックすることにより相手局のビジー信号線し
て前記ロック葡解除する手段とによって構成したこと？
特徴とするビジー信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58024371A JPS59149449A (ja) | 1983-02-16 | 1983-02-16 | ビジ−信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58024371A JPS59149449A (ja) | 1983-02-16 | 1983-02-16 | ビジ−信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59149449A true JPS59149449A (ja) | 1984-08-27 |
Family
ID=12136327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58024371A Pending JPS59149449A (ja) | 1983-02-16 | 1983-02-16 | ビジ−信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59149449A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298944A (ja) * | 1985-10-25 | 1987-05-08 | Nec Corp | デ−タ入出力装置 |
-
1983
- 1983-02-16 JP JP58024371A patent/JPS59149449A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6298944A (ja) * | 1985-10-25 | 1987-05-08 | Nec Corp | デ−タ入出力装置 |
| JPH0467826B2 (ja) * | 1985-10-25 | 1992-10-29 | Nippon Electric Co |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH055711Y2 (ja) | ||
| JPS63288538A (ja) | 通信装置 | |
| US4827477A (en) | Bus interface unit | |
| JPS59149449A (ja) | ビジ−信号処理装置 | |
| JP3021855B2 (ja) | シリアルデータ転送装置 | |
| JPS6019821B2 (ja) | シリアルデ−タ受信方式 | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| JPS5814105B2 (ja) | 半二重伝送方式 | |
| JPS6342990B2 (ja) | ||
| JPS6361356A (ja) | シリアルデ−タ転送装置 | |
| JP2949118B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
| JPH0223104B2 (ja) | ||
| JPS612440A (ja) | 並列デ−タ伝送装置 | |
| JPS63152240A (ja) | デ−タ転送方式 | |
| JPS61101142A (ja) | デ−タ保護回路 | |
| JPH01305635A (ja) | Ｍｓｋ信号の処理方式 | |
| JP2941266B1 (ja) | バス通信型エンコーダ装置のエンコーダデータ出力方法 | |
| JPH01243743A (ja) | インタフェース | |
| JPS59193646A (ja) | デ−タ伝送方式 | |
| JPS60237562A (ja) | デ−タ送受信制御方式 | |
| JPS6074852A (ja) | 通信制御装置 | |
| JPH01264041A (ja) | 調歩同期方式における受信エラークリア方式 | |
| JPH06161793A (ja) | パリティエラ発生時の対処装置 | |
| JPS6392142A (ja) | 調歩同期式伝送方式 | |
| JPH0636516B2 (ja) | デ−タ転送方式 |