JPS6361356A - シリアルデ−タ転送装置 - Google Patents

シリアルデ−タ転送装置

Info

Publication number
JPS6361356A
JPS6361356A JP20640586A JP20640586A JPS6361356A JP S6361356 A JPS6361356 A JP S6361356A JP 20640586 A JP20640586 A JP 20640586A JP 20640586 A JP20640586 A JP 20640586A JP S6361356 A JPS6361356 A JP S6361356A
Authority
JP
Japan
Prior art keywords
serial data
signal
data
serial
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20640586A
Other languages
English (en)
Other versions
JP2578773B2 (ja
Inventor
Masaki Nasu
雅樹 那須
Shigetatsu Katori
香取 重達
Yukio Maehashi
幸男 前橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61206405A priority Critical patent/JP2578773B2/ja
Priority to DE3751608T priority patent/DE3751608T2/de
Priority to EP87112743A priority patent/EP0258873B1/en
Priority to US07/091,803 priority patent/US4847867A/en
Publication of JPS6361356A publication Critical patent/JPS6361356A/ja
Application granted granted Critical
Publication of JP2578773B2 publication Critical patent/JP2578773B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ転送装置に関し、特に複数の処理装置間
で相互にシリアルデータ転送を行なうデータ転送装置に
関する。
〔従来の技術〕
一本のデータ線に複数のデータ処理装置を接続して相互
にデータ転送を行うシステムにおいては、データ転送に
必要なりロックをシリアルに送出可能なデータ処理装置
(以下、マスク局という)からデータ転送の対象となる
データ処理装置(以下、スレーブ局という)に対してシ
リアルクロックを供給し、このシリアルクロックに従っ
てデータ転送が制御される。従って、クロック線とデー
タ線との2本の信号線が必要である。さらに、スレーブ
局に対するデータ転送の指示、もしくは複数のスレーブ
局がある場合にはどのスレーブ局とデータ転送を行なう
かの指定が必要である。
〔発明が解決すべき問題点〕
上述したように、シリアルデータ転送においては、クロ
ック線およびデータ線の他にスレーブ局の指定や転送指
示を行なうための信号線が必要となシ、装置間の配線が
非常に複雑化するという問題点がある。とくに、装置の
数(すなわちチップ数)が多くなる程信号線の数も増え
、上記問題点はシステム設計上の大きな障害となる。
本発明はクロ、り線とデータ線との2本の信号線を有効
に使用することによって上記問題点を解決することを目
的とするものである。
〔問題点を解決するための手段〕
本発明は、単一のデータラインと単一のクロ。
クラインとで相互接続された複数のデータ処理装置(デ
ータ処理チップ)において、マスク局はクロックライン
上のシリアルクロックとは非同期にデータライン上に立
上シエッジをもつ第1の信号を送出する手段と、立下シ
エッジをもつ第2の信号を送出する手段とを有し、一方
スレープ局は第1の信号および第2の信号を検出する手
段とを有し、前記送出手段および検出手段を用いてアド
レス、コマンド、データの転送を行なうようにしたこと
を特徴とする。
とくに、アドレス、コマンド、データは夫々独立に転送
し、アドレス転送前には前記第1および第2の信号をマ
スク局からスレーブ局に送υ、コマンド転送前には第2
の信号のみを送シ、データ転送前はいずれの信号も送ら
ないようにすることによって、アドレス−コマンド−デ
ータの順での転送とアドレス−データの順での転送とを
選択的に実行できるようにしたことを特徴とする。
〔実施例〕
本発明のシリアル転送装置の一実施例につき、第1図の
システム構成図、第2図のブロック図。
第3図および第4図のタイミングチャートを参照して以
下に詳しく説明する。
第1図のシステム構成図において、マスク局となる第1
のシリアルデータ処理装置100−1とスレーブ局とな
るn個の第2のシリアルデータ処理装置200−1〜2
00−nは1本のシリアルデータライン101と1本の
シリアルクロックライン102との2本の信号線のみで
接続される。尚、シリアルデータ処理装置100および
200は同一の回路構成とする。
次に第2図のブロック図を用いてシリアルデータ処理装
置の内部構成を説明する。
シリアルデータ処理装置100はシリアルデータ送受信
部110.立上りエツジ検出回路120゜立下シエッジ
検出回路130.立上υエツジをもつ信号の出力回路1
40.立下りエツジをもつ信号の出力回路150および
中央処理装置160を含み、外部へはシリアルデータラ
イン101とシリアルクロックライン102とが導出さ
れている。
なお、内部には複数ビットからなる周辺バス103が配
線され、パラレルビット処理ができるようになっている
シリアルデータ送受信部110はシフトレジスタ111
.送受信バッファ1121受信許可フラグ113を有し
、さらに中央処理装置160に対して受信終了を示す割
込信号110−1を供給する機能を有する。立上9工ツ
ジ検出回路120はPフラグ121を有し、その出力は
受信許可フラグ113を周辺バス103を通して制御す
る。一方、立下シエッジ検出回路130はフラグ131
を有する。フラグ121はデータライン101が解放さ
れた時セットされ、フラグ131はアドレスおよびコマ
ンドの転送前にセットされる。すなわち、立上9工ツジ
検出回路120は、シリアルクロックライン102がハ
イレベル時、シリアルデータライン101上の立上勺エ
ツジを有する第1の信号を検出するとフラグ121をセ
ットして信号120−1をアクティブにする。この結果
、受信許可フラグ113がセットされ、シリアルデータ
送受信部110が受信許可状態となる。立下シエッジ検
出回路130は、シリアルクロックライン102がハイ
レベルの時シリアルデータライン101上の立下シエッ
ジを有する第2の信号を検出すると7ラグ131をセッ
トする。フラグ121とフラグ131とはいずれもソフ
トウェアによシ読み書きができるが、ハードウェア的に
制御してもよい。
立上りエツジを有する第1の信号の出力回路140は中
央処理装置160の制御のもとで、クロックラインがハ
イレベルの時シリアルデータライン101上に立上シエ
ッジを有する第1の信号を出力する。一方、立下シエ、
ジ出力回路150は中央処理装置160の制御のもとで
、クロックラインがハイレベルの時シリアルデータライ
ン101上に立下シエッジを有する第2の信号を出力す
る。とくに、アドレスを送る前には第1および第2の信
号が出力され、コマンドを送る前には第2の信号のみが
出力される。
中央処理装置160は周辺バス103を経由して、送受
信バッファ112の読み出し処理と書込み処理、受信許
可フラグ113のクリア処理、フラグ121のクリア処
理と読み出し処理、フラグ131のクリア処理と読み出
し処理、立上シエ。
ジ出力回路140.立下シエッジ出力回路150の起動
処理を行う。
シリアルデータライン101はシフトレジスタ111、
立上シエッジ検出回路120.立下シエ、ジ検出回路1
30.立上シエッジ出力回路140および立下)エツジ
出力回路150に夫々接続され、シリアルクロックライ
ン102はシリアルデータ送受信部110.立上9エツ
ジ検出回路120および立下υエツジ検出回路130に
夫々接続される。
次に第3図のタイミングチャートを参照してシリアルデ
ータ処理装置100と第2のシリアルデータ処理装置の
うちの1つ(例えば200−1)との間でのシリアルデ
ータの送受信動作を説明する。
なお、受信許可フラグ113.フラグ121およびフラ
グ131は、予めソフトウェアによシフリアされている
ものとする。
マスク局である第1のシリアルデータ処理装置100が
それまでの一連のシリアルデータ送受信を終了すると、
シリアルデータ送受信部110はシリアルクロックライ
ン102をハイレベルの状態にする。中央処理装置16
0は周辺バス103を介して立ち上が9工ツジ出力回路
140を制御して、シリアルデータライン101上にt
 too  のタイミングで立ち上がりエツジを有する
第1の信吾を送出する。この信号はスレーブ局である第
2のシリアルデータ処理装置200のすべてに対して共
通に印加される。各スレーブ局はシリアルクロックライ
ン102がハイレベルの状態時のt to。
のタイミングでシリアルデータライン101上の立上シ
エッジを有する第1の信号を夫々の立上υエツジ検出回
路120で検出し、フラグ121を同t 10G のタ
イミングでセットする。同時に信号120−1をアクテ
ィブして受信許可フラグ113をセットする。この結果
、すべてのスレーブ局が受信許可状態となる。
マスク局である第1のシリアルデータ処理装置100の
中央処理装置160はその後周辺バス103を介して立
ち下がクエ、ジ出力回路150を制御し、シリアルデー
タライン101上にtllGのタイミングに同期して立
ち下がシエッジを有する第2の信号を送出する。この第
2の信号は第1の信号と同様にすべてのスレーブ局に共
通に印加される。従って、各々の立ち下が9工ツジ検出
回路130は、それぞれシリアルクロ、クライン102
がハイレベル状態のt 110 のタイミングでシリア
ルデータライン101上の立ち下が9エツジを有する第
2の信号を検出し、フラグ131を同t 110  の
タイミングでセットする。
続いてマスク局である第1のシリアルデータ処理装置1
00の中央処理装置160は、周辺バス103を介して
データ転送の相手となるべきスレーブ局(第2のシリア
ルデータ処理装置)のアドレスコードを送受信バッファ
112にセットする。
第1のシリアルデータ処理装置100−1+7)シリア
ルデータ送受信部110は、このセット処理によりシリ
アルクロックライン102上にt Ill のタイミン
グよシリアルクロツクの送出を開始すると共に、同tl
ll  のタイミングに同期してシフトレジスタ111
25−らアドレスコードの送出を開始する。アドレスコ
ードはクロックの立下りに同期してビット直列にデータ
ライン101を通して転送される。スレーブ局(第2の
シリアルデータ処理装置)200はそれぞれシリアルク
ロックライン102から送られるシリアルクロックの立
上υに同期してシリアルデータライン101上のアドレ
スコードヲ各シフトレジスタに1ビツトづつシフト入力
する。最後のt126  のタイミングで各シリアルデ
ータ処理装置内のシリアルデータ送受信部110がアド
レスコードの受信を終了すると、シリアル送受信部11
0はシフトレジスタ111内の内容を送受信バッファ1
12に並列に転送すると共に、同t126 のタイミン
グに同期して受信終了割込み信号110−1tアクテイ
ブにする。
t126  のタイミングで受信終了割込み信号110
−1がアクティブである事を検出すると、各スレーブ局
は割込み処理を起動し、割込みサービスルーチンの実行
に移る。
割込みサービスルーチンでは各スレーブ局の中央処理装
置160はまず周辺バス103を経由してフラグ121
と7ラグ131との内容を読み出す。この時、フラグ1
21とフラグ131が共に1であるので、送受信バッフ
ァ112内の受信データ(アドレスコード)と自分のア
ドレスコードとを比較する。これとともに、各中央処理
装置160はフラグ121と7ラグ131をttzγの
タイミングでクリアする。比較の結果、一致がとれたス
レーブ局(この場合は200−1)のみが受信許可状態
を保ち、一致のとれない他のスレーブ局は受信許可フラ
グ113をクリアし、シリアルデータ送受信部110を
受信禁止状態にする。かくして割込み処理は終了される
。この処理によってアドレスコードによυ選択されたス
レーブ局のみが受信許可状態となる。以上の処理をウェ
イクアップ処理と呼ぶ。
ウェイクアップ処理によって、第2のシリアルデータ処
理装置200−1のシリアル送受信部110は受信許可
状態になシ、以降シリアルクロックライン102上のシ
リアルクロックに同期してシリアルデータの送受信を行
なうが、他のデータ処理装置200−2〜200−nの
シリアルデータ送受信部110は受信禁止状態で、以降
シリアルクロックライン102を通して送られてくるシ
リアルクロックを無視し、送受信処理は行なわない。
上記ウェイクアップ処理によって、マスター局と1つの
スレーブ局との接続関係が成立する。
この状態でアドレスコードに続きデータが転送される場
合について以下に説明する。データの転送時は第2の信
号は発生されず、アドレスコードの送出に続いてデータ
の転送が行なわれる。すなわちマスター局はクロックの
立下シエッジに同期してデータをシリアルに転送する。
第2のシリアルデータ処理装置100−2のシリアルデ
ータ送受信部110はシリアルクロ、クライン102上
のシリアルクロックの立ち上がシエッジttsz に同
期してシリアルデータライン101上のシリアルデータ
をシフトレジスタ111にシフト入力する。
引き続きスレーブ局のシリアルデータ送受信部101は
シリアルクロックの立上シエッジであるtt34+tl
N +F38 +1140 +j142 +t144 
 +t、<s  K同期して、層成シリアルデータライ
ン101上のシリアルデータをシフトレジスタ111に
シフト入力する。
最後のt146 のタイミングで1つのデータ(ここで
は8ビツトとする)の受信を終了すると、スレーブ局の
シリアルデータ送受信部110はシフトレジスタ111
の内容を送受信バッファ112に転送すると共に、受信
終了割込信号110−1をアクティブにする。スレーブ
局の中央処理装置160は受信終了割込み信号110−
1がアクティブであることを検出すると、割込み処理を
起動し、予め決められた割込みサービスルーチンを実行
する。すなわち、スレーブ局の中央処理装置160は周
辺バス103を経由して、フラグ121とフラグ131
の内容を読み出す。この時、両フラグは共に0であるの
で、送受信バッファ112に取シ込まれた受信データは
通常のデータであると判断し、それに基づき受信データ
を処理し、割込み処理を終了する。
次にマスター局100がスレーブ局200−1へコマン
ドを送出する場合の処理を説明する。マスター局100
の中央処理装置160は周辺バス103を介して立ち下
がシエッジ出力回路150を制御してシリアルデータラ
イン101上にt ts。
のタイミング(クロックラインがハイレベルにある時)
に同期して立ち下がシエッジを有する第2の信号を送出
する。なお、アドレスコードの最終ビットがゝゝ0“で
ある時はクロックに同期してデータライン101はハイ
レベルに保持されている。
このようにクロックに同期してデータラインをハイレベ
ルにしても、スレーブ局の7ラグ121はセットされな
い。スレーブ局200−1の立ち下がシエッジ検出回路
130はシリアルクロックライン102がハイレベル状
態のt 150 のタイミングで第2の信号がシリアル
データライン101に転送されるので、これを検出して
フラグ131のみを同t150  のタイミングでセッ
トする。この時、先に述べたよ5にフラグ121はクリ
ア状態を保っている。
続いてマスク局であるシリアルデータ処理装置100の
中央処理装置160は周辺バス103を介して転送すべ
きコマンドを送受信バッファに転送スる。マスク局のシ
リアルデータ送受信部110はこの転送処理によクシリ
アルクロックライン102上K t xst のタイミ
ングよシリアルクロツクの送出を開始すると共に同t 
1filのタイミング(クロ、りの立下シ)に同期して
コマンドを1ビ、トづつ送出する。
スレーブ局200−1のシリアルデータ送受信部110
はシリアルクロックライン102上のシリアルクロック
の立上シエッジt 11!1 に同期してシリアルデー
タライン101上のシリアルデータの第1ビツト目をシ
フトレジスタ111にシフト入力する。引き続き、シリ
アルデータ送受信部110はシリアルクロ、りの立上シ
ェッジであるt154゜ttsa t ttas t 
!180 * tfil! t F114 + j16
6に同期して頑次シリアルデータライン101上のシリ
アルデータをシフトレジスタ111にシフト入力する。
最後のt166 のタイミングで8ビツトシリアルデー
タの受信を終了すると、シリアルデータ送受信部110
はシフトレジスタ111の内容を送受信バッファ112
に転送すると共に、受信終了割込み信号110−1をア
クティブ(支)する。スレーブ局の中央処理装置160
は受信終了割込み信号110−1がアクティブであるこ
とを検出すると、割込み処理を起動し、割込みサービス
ルーチンを実行する。中央処理装置160は周辺バス1
03を経由してフラグ121と7ラグ131の内容読み
出す。との時、フラグ121が01フラグ131が1で
あるから、コマンドであることが確認される。さらにt
167 のタイミングで7ラグ131はクリアされる。
バッファ112内の受信データは送信データ個数の指定
やスレーブ局からのシリアルデータ送信の要求等、シリ
アル通信における制御情報として取シ扱われ、それに対
応した処理を行い、割込み処理を終了する。
以上の本実施例の説明においては、シリアルデータ受信
終了割込みをアドレスコード、データ。
コマンドに対して共通のソースとし、ソフトウェアがフ
ラグ121およびフラグ131の値によシ受信データの
種類を判別し、対応した処理を行なう例を提示したが、
代わシに、受信終了時にハードウェアによ)フラグ12
1とフラグ131とが21 、1 //、ゝ0,1“、
′X□、0“の場合を判断して、夫々に個別に設けられ
ている割込ソースを起動するようにしてもよい。
本発明によれば、第1のシリアルデータ処理装置100
から第2のシリアルデータ処理装置200−1にデータ
転送を行う場合、第4図のような転送もできる。すなわ
ち、第1のシリアルデータ処理装置100は、1200
においてウェイクアップ処理を行い、第2のシリアルデ
ータ処理装置200−1を選択する。第1のシリアルデ
ータ処理装置は続< tzto  t txzoのタイ
ミングで夫々このデータを連続して転送し、t230 
のタイミングでコマンドを、t240  のタイミング
で新たなデニタを第2のシリアルデータ処理装置200
−1に送信し、t zso  のタイミングで立上フエ
ッジを有する第1の信号を出力し、送信処理を終了する
。その後第1シリアルデータ処理装置100から、他の
シリアルデータ処理装a<例えば200−n)にデータ
転送を行う場合、第1シリアルデータ処理装置100は
、”260 において立下シエッジを有する第2の信号
を出力し、ウェイクアップ処理を行いシリアルデータ処
理装置200−nを選択する。そしてデータもしくはコ
マンドを送信する。これを繰シ返すととくよシ、第1図
の複数のシリアルデータ処理装置間でシリアル送受信が
できる。
〔発明の効果〕
以上説明したように、本発明によれば複数のシリアルデ
ータ処理装置間でのシリアルデータ転送を、わずか2本
の信号線を用いて実行することができる。しかも、アド
レス、コマンド、データを夫々独立に同一のデータライ
ンで転送することができ、とくにコマンドとデータとは
任意の項序で、その数を制限されることなく転送するこ
とができるという大きな利点がある。
【図面の簡単な説明】
第1図は本発明の一実施例によるシリアルデータ転送装
置の構成図、第2図は本発明に基づくシリアルデータ処
理装置の内部ブロック図、第3図は本発明に基づくシリ
アルデータ転送のタイミングチャート、第4図は本発明
で実行可能表データ転送の一例を示すタイミングチャー
トである。 100・・・・・・第1のシリアルデータ処理装置(マ
スター局)、200−1〜200−n−−−第2のシリ
アルデータ処理装置(スレーブ局)、101・・・・・
・シリアルデータライン、102・・・・・・シリアル
クロックライン、103・・・・・・周辺ハス、110
・・・・・・シリアルデータ送受信部、110−1・・
・・・・受信終了割込み信号、111・・・・・・シフ
トレジスタ、112・・・・・・送受信バッファ、11
3・・・・・・受信許可フラグ、120・・・・・・立
上シエッジ検出回路、120−1°“”°。 信号、121・・・・・・フラグ、130・・・・・・
立下シエ。 ジ検出回路、131・・・・・・フラグ、140・・・
・・・立上シエ、ジ出力回路、150・・・・・・立下
シエッジ出力回路、160・・・・・・中央処理装置。 第/m ぼ・)   \  X) 装置  ′よ  よ

Claims (1)

  1. 【特許請求の範囲】 マスター処理装置とスレーブ処理装置とを1本のクロッ
    クラインおよび1本のデータラインで接続し、前記マス
    ター処理装置にはクロックと非同期に前記データライン
    に立上りエッジを有する第1の信号と立下りエッジを有
    する第2の信号とを出力する回路を設け、前記スレーブ
    処理装置には前記第1および第2の信号を検出する回路
    を設け、前記第1および第2の信号に続いて転送される
    情報をアドレスとし、該アドレスの次に前記第2の信号
    が存在する場合は、これに続く情報をコマンドとし、前
    記アドレスの次に前記第2の信号が存在しない場合は前
    記アドレスに続く情報をデ ータとして認識することを特徴とするシリアルデータ転
    送装置。
JP61206405A 1986-09-01 1986-09-01 シリアルデ−タ転送装置 Expired - Lifetime JP2578773B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP61206405A JP2578773B2 (ja) 1986-09-01 1986-09-01 シリアルデ−タ転送装置
DE3751608T DE3751608T2 (de) 1986-09-01 1987-09-01 Serielles Busschnittstellensystem zur Datenübertragung mit einer Zweidrahtleitung als Taktbus und Datenbus.
EP87112743A EP0258873B1 (en) 1986-09-01 1987-09-01 Serial bus interface system for data communication using two-wire line as clock bus and data bus
US07/091,803 US4847867A (en) 1986-09-01 1987-09-01 Serial bus interface system for data communication using two-wire line as clock bus and data bus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61206405A JP2578773B2 (ja) 1986-09-01 1986-09-01 シリアルデ−タ転送装置

Publications (2)

Publication Number Publication Date
JPS6361356A true JPS6361356A (ja) 1988-03-17
JP2578773B2 JP2578773B2 (ja) 1997-02-05

Family

ID=16522814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61206405A Expired - Lifetime JP2578773B2 (ja) 1986-09-01 1986-09-01 シリアルデ−タ転送装置

Country Status (1)

Country Link
JP (1) JP2578773B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01215150A (ja) * 1988-02-24 1989-08-29 Fuji Photo Film Co Ltd 複数台の通信装置間のシリアル通信システム
JPH0497472A (ja) * 1990-08-15 1992-03-30 Nec Corp 半導体集積回路装置
JP2008542932A (ja) * 2005-06-10 2008-11-27 フリースケール セミコンダクター インコーポレイテッド 媒体アクセス制御装置及び方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5657351A (en) * 1979-10-17 1981-05-19 Ricoh Co Ltd Serial data reception system
JPS57106262A (en) * 1980-10-31 1982-07-02 Philips Nv Communication system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5657351A (en) * 1979-10-17 1981-05-19 Ricoh Co Ltd Serial data reception system
JPS57106262A (en) * 1980-10-31 1982-07-02 Philips Nv Communication system

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01215150A (ja) * 1988-02-24 1989-08-29 Fuji Photo Film Co Ltd 複数台の通信装置間のシリアル通信システム
JPH0724405B2 (ja) * 1988-02-24 1995-03-15 富士写真フイルム株式会社 複数台の通信装置間のシリアル通信システム
JPH0497472A (ja) * 1990-08-15 1992-03-30 Nec Corp 半導体集積回路装置
JP2008542932A (ja) * 2005-06-10 2008-11-27 フリースケール セミコンダクター インコーポレイテッド 媒体アクセス制御装置及び方法

Also Published As

Publication number Publication date
JP2578773B2 (ja) 1997-02-05

Similar Documents

Publication Publication Date Title
US4373183A (en) Bus interface units sharing a common bus using distributed control for allocation of the bus
EP0258872B1 (en) Serial data transfer system
JPS63288537A (ja) 通信装置
JPH05265943A (ja) シリアルデータ転送装置
JPS6361356A (ja) シリアルデ−タ転送装置
US7203205B2 (en) Polling device and communication apparatus
JPH0644763B2 (ja) デ−タ転送方式
JP2949118B1 (ja) バス通信型エンコーダ装置のエンコーダデータ出力方法
JPH0630506B2 (ja) シリアル通信装置
JPS6384228A (ja) クロック同期データ伝送方式
JPH0477940B2 (ja)
JPS63228855A (ja) 通信制御装置
JPH05324545A (ja) バス制御装置
JPS59135561A (ja) 回線制御信号検出,送信回路
JPH09181750A (ja) データ処理システム
JPH0367351A (ja) 半導体装置
JPS62120760A (ja) 残留キヤリアによる文字化け防止制御方式
JPS62123541A (ja) 受信デ−タバッファ制御方式
JPS60160250A (ja) スキヤニング式デ−タ通信方式
JPS59138147A (ja) デ−タ伝送装置
JPS63170763A (ja) 共通バス制御システム
JPH0444455B2 (ja)
JPS62226248A (ja) メモリアドレスチエツク方式
JPS6243931A (ja) 同期通信のキヤラクタ同期装置
JPH0338763A (ja) シリアル・インタフェース回路

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term