JP2578773B2 - シリアルデ−タ転送装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ転送装置に関し、特に複数の処理装置
で相互にシリアルデータ転送を行なうデータ転送装置に
関する。

〔従来の技術〕

一本のデータ線に複数のデータ処理装置を接続して相
互にデータ転送を行うシステムにおいては、データ転送
に必要なクロックをシリアルに送出可能なデータ処理装
置（以下、マスタ局という）からデータ転送の対象とな
るデータ処理装置（以下、スレーブ局という）に対して
シリアルクロックを供給し、このシリアルクロックに従
ってデータ転送が制御される。従って、クロック線とデ
ータ線との２本の信号線が必要である。さらに、スレー
ブ局に対するデータ転送の指示、もしくは複数のスレー
ブ局がある場合にはどのスレーブ局とデータ転送を行な
うかの指定が必要である。

〔発明が解決すべき問題点〕

上述したように、シリアルデータ転送においては、ク
ロック線およびデータ線の他にスレーブ局の指定や転送
指示を行なうための信号線が必要となり、装置間の配線
が非常に複雑化するという問題点がある。とくに、装置
の数（すなわちチップ数）が多くなる程信号線の数も増
え、上記問題点はシステム設計上の大きな障害となる。

本発明はクロック線とデータ線との２本の信号線を有
効に使用することによって上記問題点を解決することを
目的とするものである。

〔問題点を解決するための手段〕

本発明は、単一のデータラインと単一のクロックライ
ンとで相互接続された複数のデータ処理装置（データ処
理チップ）において、マスタ局はクロックライン上のシ
リアルクロックとは非同期にデータライン上に立上りエ
ッジをもつ第１の信号を送出する手段と、立下りエッジ
をもつ第２の信号を送出する手段とを有し、一方スレー
ブ局は第１の信号および第２の信号を検出する手段とを
有し、前記送出手段および検出手段を用いてアドレス，
コマンド，データの転送を行なうようにしたことを特徴
とする。

とくに、アドレス，コマンド，データは夫々独立に転
送し、アドレス転送前には前記第１および第２の信号を
マスタ局からスレーブ局に送り、コマンド転送前には第
２の信号のみを送り、データ転送前はいずれの信号も送
らないようにすることによって、アドレス−コマンド−
データの順での転送とアドレス−データの順での転送と
を選択的に実行できるようにしたことを特徴とする。

〔実施例〕

本発明のシリアル転送装置の一実施例につき、第１の
システム構成図，第２図のブロック図，第３図および第
４図のタイミングチャートを参照して以下に詳しく説明
する。

第１図のシステム構成図において、マスタ局となる第
１のシリアルデータ処理装置100−１とスレーブ局とな
るｎ個の第２のシリアルデータ処理装置200−１〜200−
ｎは１本のシリアルデータライン101と１本のシリアル
クロックライン102との２本の信号線のみで接続され
る。尚、シリアルデータ処理装置100および200は同一の
回路構成とする。

次に第２図のブロック図を用いてシリアルデータ処理
装置の内部構成を説明する。

シリアルデータ処理装置100はシリアルデータ送受信
部100,立上りエッジ検出回路120,立下りエッジ検出回路
130,立上りエッジをもつ信号の出力回路140,立下りエッ
ジをもつ信号を出力回路150および中央処理装置160を含
み、外部へはシリアルデータライン101とシリアルクロ
ックライン102とが導出されている。なお、内部には複
数ビットからなる周辺バス103が配線され、パラレルビ
ット処理ができるようになっている。

シリアルデータ送受信部110はシフトレジスタ111,送
受信バッファ112,受信許可フラグ113を有し、さらに中
央処理装置160に対して受信終了を示す割込信号110−１
を供給する機能を有する。立上りエッジ検出回路120は
Ｐフラグ121を有し、その出力は受信許可フラグ113を周
辺バス103を通して制御する。一方、立下りエッジ検出
回路130はフラグ131を有する。フラグ121はデータライ
ン101が解放された時セットされ、フラグ131はアドレス
およびコマンドの転送前にセットされる。すなわち、立
上りエッジ検出回路120は、シリアルクロックライン102
がハイレベル時、シリアルデータライン101上の立上り
エッジを有する第１の信号を検出するとフラグ121をセ
ットして信号120−１をアクティブにする。この結果、
受信許可フラグ113がセットされ、シリアルデータ送受
信部110が受信許可状態となる。立下りエッジ検出回路1
30は、シリアルクロックライン102がハイレベルの時シ
リアルデータライン101上の立下りエッジを有する第２
の信号を検出するとフラグ131をセットする。フラグ121
とフラグ131とはいずれもソフトウエアにより読み書き
ができるが、ハードウエア的に制御してもよい。

立上りエッジを有する第１の信号の出力回路140は中
央処理装置160の制御のもとで、クロックラインがハイ
レベルの時シリアルデータライン101上に立上りエッジ
を有する第１の信号を出力する。一方、立下りエッジ出
力回路150は中央処理装置160の制御のもとで、クロック
ラインがハイレベルの時シリアルデータライン101上に
立下りエッジを有する第２の信号を出力する。とくに、
アドレスを送る前には第１および第２の信号が出力さ
れ、コマンドを送る前には第２の信号のみが出力され
る。

中央処理装置160は周辺バス103を経由して、送受信バ
ッファ112の読み出し処理と書込み処理、受信許可フラ
グ113のクリア処理、フラグ121のクリア処理と読み出し
処理、フラグ131のクリア処理と読み出し処理、立上り
エッジ出力回路140,立下りエッジ出力回路150の起動処
理を行う。

シリアルデータライン101はシフトレジスタ111,立上
りエッジ検出回路120,立下りエッジ検出回路130,立上り
エッジ出力回路140および立下りエッジ出力回路150に夫
々接続され、シリアルクロックライン102はシリアルデ
ータ送受信部110,立上りエッジ検出回路120および立下
りエッジ検出回路130に夫々接続される。

次に第３図のタイミングチャートを参照してシリアル
データ処理装置100と第２のシリアルデータ処理装置の
うちの１つ（例えば200−１）との間でのシリアルデー
タの送受信動作を説明する。なお、受信許可フラグ113,
フラグ121およびフラグ131は、予めソフトウエアにより
クリアされているものとする。

マスタ局である第１のシリアルデータ処理装置100が
それまでの一連のシリアルデータ送受信を終了すると、
シリアルデータ送受信部110はシリアルクロックライン1
02をハイレベルの状態にする。中央処理装置160は周辺
バス103を介して立ち上がりエッジ出力回路140を制御し
て、シリアルデータライン101上にt₁₀₀のタイミングで
立ち上がりエッジを有する第１の信号を送出する。この
信号はスレーブ局である第２のシリアルデータ処理装置
200のすべてに対して共通に印加される。各スレーブ局
はシリアルクロックライン102がハイレベルの状態時のt
₁₀₀のタイミングでシリアルデータライン101上の立上り
エッジを有する第１の信号を夫々の立上りエッジ検出回
路120で検出し、フラグ121を同t₁₀₀のタイミングでセッ
トする。同時に信号120−１をアクティブして受信許可
フラグ113をセットする。この結果、すべてのスレーブ
局が受信可能状態となる。

マスタ局である第１のシリアルデータ処理装置100の
中央処理装置160はその後周辺バス103を介して立ち下が
りエッジ出力回路150を制御し、シリアルデータライン1
01上にt₁₁₀のタイミングに同期して立ち下がりエッジを
有する第２の信号を送出する。この第２の信号は第１の
信号と同様にすべてのスレーブ局に共通に印加される。
従って、各々の立ち下がりエッジ検出回路130は、それ
ぞれシリアルクロックライン102がハイレベル状態のt
₁₁₀のタイミングでシリアルデータライン101上の立ち下
がりエッジを有する第２の信号を検出し、フラグ131を
同t₁₁₀のタイミングでセットする。

続いてマスク局である第２のシリアルデータ処理装置
100の中央処理装置160は、周辺バス103を介してデータ
転送の相手となるべきスレーブ局（第２のシリアルデー
タ処理装置）のアドレスコードを送受信バッファ112に
セットする。第１のシリアルデータ処理装置100−１の
シリアルデータ送受信部110は、このセット処理により
シリアルクロックライン102上にt₁₁₁のタイミングによ
りシリアルクロックの送出を開始すると共に、同t₁₁₁の
タイミングに同期してシフトレジスタ111からアドレス
コードの送出を開始する。アドレスコードはクロックの
立下りに同期してビット直列にデータライン101を通し
て転送される。スレーブ局（第２のシリアルデータ処理
装置）200はそれぞれシリアルクロックライン102から送
られるシリアルクロックの立上りに同期してシリアルデ
ータライン101上のアドレスコードを各シフトレジスタ
に１ビットづつシフト入力する。最後のt₁₂₆のタイミン
グで各シリアルデータ処理装置内のシリアルデータ送受
信部110がアドレスコードの受信を終了すると、シリア
ル送受信部110はシフトレジスタ111内の内容を送受信バ
ッファ112に並列に転送すると共に、同t₁₂₆のタイミン
グに同期して受信終了割込み信号110−１をアクティブ
にする。t₁₂₆のタイミングで受信終了割込み信号110−
１がアクティブである事を検出すると、各スレーブ局は
割込み処理を起動し、割込みサービスルーチンの実行に
移る。

割込みサービスルーチンでは各スレーブ局の中央処理
装置160はまず周辺バス103を経由してフラグ121とフラ
グ131との内容を読み出る。この時、フラグ121とフラグ
131が共に１であるので、送受信バッファ112内の受信デ
ータ（アドレスコード）と自分のアドレスコードとを比
較する。これとともに、各中央処理装置160はフラグ121
とフラグ131をt₁₂₇のタイミングでクリアする。比較の
結果、一致がとれたスレーブ局（この場合は200−１）
のみが受信許可状態を保ち、一致のとれない他のスレー
ブ局は受信許可フラグ113をクリアし、シリアルデータ
送受信部110を受信禁止状態にする。かくして割込み処
理は終了される。この処理によってアドレスコードによ
り選択されたスレーブ局のみが受信許可状態となる。以
上の処理をウェイクアップ処理と呼ぶ。

ウェイクアップ処理によって、第２のシリアルデータ
処理装置200−１のシリアル送受信部110は受信許可状態
になり、以降シリアルクロックライン102上のシリアル
クロックに同期してシリアルデータの送受信を行なう
が、他のデータ処理装置200−２〜200−ｎのシリアルデ
ータ送受信部110は受信禁止状態で、以降シリアルクロ
ックライン102を通して送られてくるシリアルクロック
を無視し、送受信処理は行なわない。

上記ウェイクアップ処理によって、マスター局と１つ
のスレーブ局との接続関係が成立する。

この状態でアドレスコードに続きデータが転送される
場合について以下に説明する。データの転送時は第２の
信号は発生されず、アドレスコードの送出に続いてデー
タの転送が行なわれる。すなわちマスター局はクロック
の立下りエッジに同期してデータをシリアルに転送す
る。第２のシリアルデータ処理装置100−２のシリアル
データ送受信部110はシリアルクロックライン102上のシ
リアルクロックの立ち上がりエッジt₁₃₂に同期してシリ
アルデータライン101上のシリアルデータをシフトレジ
スタ111にシフト入力する。引き続きスレーブ局のシリ
アルデータ送受信部101はシリアルクロックの立上りエ
ッジであるt₁₃₄,t₁₃₆,t₁₃₈,t₁₄₀,t₁₄₂,t₁₄₄,t₁₄₆に同期
して、順次シリアルデータライン101上のシリアルデー
タをシフトレジスタ111にシフト入力する。

最後のt₁₄₆のタイミングで１つのデータ（ここでは８
ビットとする）の受信を終了すると、スレーブ局のシリ
アルデータ送受信部110はシフトレジスタ111の内容を送
受信バッファ112に転送すると共に、受信終了割込信号1
10−１をアクティブにする。スレーブ局の中央処理装置
160は受信終了割込み信号110−１がアクティブであるこ
とを検出すると、割込み処理を起動し、予め決められた
割込みサービスルーチンを実行する。すなわち、スレー
ブ局の中央処理装置160は周辺バス103を経由して、フラ
グ121とフラグ131の内容を読み出す。この時、両フラグ
は共に０であるので、送受信バッファ112に取り込まれ
た受信データは通常のデータであると判断し、それに基
づき受信データを処理し、割込み処理を終了する。

次にマスター局100がスレーブ局200−１へコマンドを
送出する場合の処理を説明する。マスター局100の中央
処理装置160は周辺バス103を介して立ち下がりエッジ出
力回路150を制御してシリアルデータライン101上にt₁₅₀
のタイミング（クロックラインがハイレベルにある時）
に同期して立ち下がりエッジを有する第２の信号を送出
する。なお、アドレスコードの最終ビットが“0"である
時はクロックに同期してデータライン101はハイレベル
に保持されている。このようにクロックに同期してデー
タラインをハイレベルにしても、スレーブ局のフラグ12
1はセットされない。スレーブ局200−１の立ち下がりエ
ッジ検出回路130はシリアルクロックライン102がハイレ
ベル状態のt₁₅₀のタイミングで第２の信号がシリアルデ
ータライン101に転送されるので、これを検出してフラ
グ131のみを同t₁₅₀のタイミングでセットする。この
時、先に述べたようにフラグ121はクリア状態を保って
いる。

続いてマスタ局であるシリアルデータ処理装置100の
中央処理装置160は周辺バス103を介して転送すべきコマ
ンドを送受信バッファに転送する。マスタ局のシリアル
データ送受信部110はこの転送処理によりシリアルクロ
ックライン102上にt₁₅₁のタイミングよりシリアルクロ
ックの送出を開始すると共に同t₁₅₁のタイミング（クロ
ックの立下り）に同期してコマンドを１ビットづつ送出
する。

スレーブ局200−１のシリアルデータ送受信部110はシ
リアルクロックライン102上のシリアルクロックの立上
りエッジt₁₅₂に同期してシリアルデータライン101上の
シリアルデータの第１ビット目をシフトレジスタ111に
シフト入力する。引き続き、シリアルデータ送受信部11
0はシリアルクロックの立上りエッジであるt₁₅₄,t₁₅₆,t
₁₅₈,t₁₆₀,t₁₆₂,t₁₆₄,t₁₆₆に同期して順次シリアルデー
タライン101上のシリアルデータをシフトレジスタ111に
シフト入力する。最後のt₁₆₆のタインミングで８ビット
シリアルデータの受信を終了すると、シリアルデータ送
受信部110はシフトレジスタ111の内容を送受信バッファ
112に転送すると共に、受信終了割込み信号110−１をア
クティブにする。スレーブ局の中央処理装置160は受信
終了割込み信号110−１がアクティブであることを検出
すると、割込み処理を起動し、割込みサービスルーチン
を実行する。中央処理装置160は周辺バス103を経由して
フラグ121とフラグ131の内容読み出す。この時、フラグ
121が０、フラグ131が１であるから、コマンドであるこ
とが確認される。さらにt₁₆₇のタイミングでフラグ131
はクリアされる。バッファ112内の受信データは送信デ
ータ個数の指定やスレーブ局からのシリアルデータ送信
の要求等、シリアル通信における制御情報として取り扱
われ、それに対応した処理を行い、割込み処理を終了す
る。

以上の本実施例の説明においては、シリアルデータ受
信終了割込みをアドレスコード，データ，コマンドに対
して共通のソースとし、ソフトウエアがフラグ121およ
びフラグ131の値により受信データの種類を判別し、対
応した処理を行なう例を提示したが、代わりに、受信終
了時にハードウエアによりフラグ121とフラグ131とが
“1,1",“0,1",“0,0"の場合を判断して、夫々に個別に
設けられている割込ソースを起動するようにしてもよ
い。

本発明によれば、第１のシリアルデータ処理装置100
から第２のシリアルデータ処理装置200−１にデータ転
送を行う場合、第４図のような転送もできる。すなわ
ち、第１のシリアルデータ処理装置100は、t₂₀₀におい
てウエイクアップ処理を行い、第２のシリアルデータ処
理装置200−１を選択する。第１のシリアルデータ処理
装置は続くt₂₁₀,t₂₂₀のタイミングで夫々このデータを
連続して転送し、t₂₃₀のタイミングでコマンドを、t₂₄₀
のタイミングで新たなデータを第２のシリアルデータ処
理装置200−１に送信し、t₂₅₀のタイミングで立上りエ
ッジを有する第１の信号を出力し、送信処理を終了す
る。その後第１シリアルデータ処理装置100から、他の
シリアルデータ処理装置（例えば200−ｎ）にデータ転
送を行う場合、第１シリアルデータ処理装置100は、t
₂₆₀において立下りエッジを有する第２の信号を出力
し、ウエイクアップ処理を行いシリアルデータ処理装置
200−ｎを選択する。そしてデータもしくはコマンドを
送信する。これを繰り返すことにより、第１図の複数の
シリアルデータ処理装置間でシリアル送受信ができる。

〔発明の効果〕

以上説明したように、本発明によれば複数のシリアル
データ処理装置間でのシリアルデータ転送を、わずか２
本の信号線を用いて実行することができる。しかも、ア
ドレス，コマンド，データを夫々独立に同一のデータラ
インで転送することができ、とくにコマンドとデータと
は任意の順序で、その数を制限されることなく転送する
ことができるという大きな利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるシリアルデータ転送装
置の構成図、第２図は本発明に基づくシリアルデータ処
理装置の内部ブロック図、第３図は本発明に基づくシリ
アルデータ転送のタイミングチャート、第４図は本発明
で実行可能なデータ転送の一例を示すタイミングチャー
トである。 100……第１のシリアルデータ処理装置（マスター
局）、200−１〜200−ｎ……第２のシリアルデータ処理
装置（スレーブ局）、101……シリアルデータライン、1
02……シリアルクロックライン、103……周辺バス、110
……シリアルデータ送受信部、110−１……受信終了割
込み信号、111……シフトレジスタ、112……送受信バッ
ファ、113……受信許可フラグ、120……立上りエッジ検
出回路、120−１……信号、121……フラグ、130……立
下りエッジ検出回路、131……フラグ、140……立上りエ
ッジ出力回路、150……立下りエッジ出力回路、160……
中央処理装置。

フロントページの続き (72)発明者 前橋 幸男 東京都港区芝５丁目33番１号 日本電気 株式会社内 (56)参考文献 特開 昭56−57351（ＪＰ，Ａ) 特開 昭57−106262（ＪＰ，Ａ)

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】マスター処理装置とスレーブ処理装置とを
   １本のクロックラインおよび１本のデータラインで接続
   したシリアルデータ転送装置において、前記マスター処
   理装置は前記クロックラインにクロックが供給されてい
   ない期間に、第１の論理レベル状態から第２の論理レベ
   ル状態及び第２の論理レベル状態から第１の論理レベル
   状態へ変化せしめる状態変化手段を用いて、前記データ
   ラインに立上りエッジを有する第１の信号と立下りエッ
   ジを有する第２の信号とを出力する回路と、前記クロッ
   クラインに供給されるクロックに同期して前記データラ
   インにアドレス、データ及びコマンドを出力する回路と
   を有し、前記スレーブ処理装置は前記第１および第２の
   信号を検出する回路、前記第１および第２の信号が共に
   検出された時、引き続き転送される情報をアドレスとし
   て認識し、当該アドレスによって自身が指定されたか否
   かを判定する回路と、自身が指定されたことを判定した
   時、前記アドレスの次に前記第２の信号が存在する場合
   は、その後の情報をコマンドとし、前記第２の信号が存
   在しない場合は、その後の情報をデータとして認識し、
   入力されたコマンドもしくはデータに応じた処理を行う
   回路を有することを特徴とするシリアルデータ転送装
   置。