JPH07273777A - データ処理システム及びその補助制御装置 - Google Patents

データ処理システム及びその補助制御装置

Info

Publication number
JPH07273777A
JPH07273777A JP8405094A JP8405094A JPH07273777A JP H07273777 A JPH07273777 A JP H07273777A JP 8405094 A JP8405094 A JP 8405094A JP 8405094 A JP8405094 A JP 8405094A JP H07273777 A JPH07273777 A JP H07273777A
Authority
JP
Japan
Prior art keywords
data
address
terminal unit
signal
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8405094A
Other languages
English (en)
Other versions
JP2708366B2 (ja
Inventor
Tadashi Furuta
直史 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Industrial Devices SUNX Co Ltd
Original Assignee
Sunx Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sunx Ltd filed Critical Sunx Ltd
Priority to JP8405094A priority Critical patent/JP2708366B2/ja
Publication of JPH07273777A publication Critical patent/JPH07273777A/ja
Application granted granted Critical
Publication of JP2708366B2 publication Critical patent/JP2708366B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 一対の信号線に送出されるクロックパルスに
同期させながらマスタユニットとターミナルユニット間
でデータの伝送を行うデータ処理システムにおいて、シ
ステム全体の処理能力を向上させて各ターミナルユニッ
トへの応答性をよくする。 【構成】 マスタユニット10から導出された信号幹線
11には複数のターミナルユニット及び補助制御装置4
0が接続されている。かかるマスタユニット10は、C
PU15を備えた中央制御装置12及び、クロック発生
回路18や信号変換回路21等を備えた伝送制御部13
とから構成される。さらに、ターミナルユニットは、ア
ドレス読取手段31及びデータ入出力手段32を備えて
いる。補助制御装置40は、アドレス読取手段41、デ
ータ入力手段42、データ出力手段43及びCPU44
を備えている。そして、マスタユニット10と各ターミ
ナルユニット及び、補助制御装置40と各ターミナルユ
ニットとの間は伝送制御部13から送出されるクロック
パルスに同期してデータ伝送が行われる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、中央制御装置とのデー
タ伝送によって各ターミナルユニットが制御されるデー
タ処理システム及びこれに付加される補助制御装置に関
する。
【0002】
【従来の技術】例えば、各種産業用機械やロボットにお
いては、多数のセンサやアクチュエータをコントローラ
に接続してこれらの間でデータ伝送を行う必要がある。
この際、マスタユニットとしてのコントローラと、ター
ミナルユニットとしてのセンサやアクチュエータとの間
のデータ伝送方式としては、ケーブル数を少なくできる
シリアル伝送を採用することが一般的であり、このシリ
アル伝送を使用したデータ処理システムの配線図を図6
に示す。
【0003】マスタユニット1から導出された一対の信
号線2に固有のアドレスが割り当てられた第1乃至第n
個のターミナルユニットT1、T2・・Tnが接続され
ており、マスタユニット1とターミナルユニットとのデ
ータ伝送はマスタユニット1から送出されるクロックパ
ルスにデータを同期させて行われる。その伝送信号は3
値のデジタル信号であり、それを図5に示す。
【0004】ここで、中間レベルとハイレベルからなる
パルス群Cが、クロックパルスであり、この各クロック
パルスにロウレベルと中間レベルからなるデータパルス
Dが同期している。また、クロックパルスは、アドレス
としての機能を有しており、例えば、1つ目のクロック
パルスであればアドレスが”1”、2つ目のクロックパ
ルスであればアドレスが”2”となり、これに応じて、
データパルスはアドレスに対応したデータとなる。さら
に、クロックパルスは各ターミナルユニットの個数だけ
送出されるので、各ターミナルユニットのアドレスが順
次1周回送出されることとなる。
【0005】ターミナルユニットからマスタユニット1
へデータの伝送をするには、ターミナルユニットは、自
己のアドレスに相当するクロックパルスに同期させてデ
ータを信号線2に出力する。すると、マスタユニット1
は、3値のデジタル信号を受けて伝送されて来たデータ
が何番目のクロックパルスに同期したものであるかによ
って、どのターミナルユニットからのデータであるかを
判断し、マスタユニット1内の中央制御装置がそのデー
タに対応した処理を行う。
【0006】また、マスタユニット1からターミナルユ
ニットへデータの伝送をするには、マスタユニット1
は、伝送先のターミナルユニットのアドレスに相当する
クロックパルスにデータを同期させて信号線2に出力す
る。すると、伝送先のターミナルユニットは、自己のア
ドレスに相当するクロックパルスに同期して伝送されて
来たデータを自分宛のデータであると判断して読み取
る。
【0007】このようにして、マスタユニット1と各タ
ーミナルユニットとの間でデータの伝送が行われると共
に、マスタユニット1に伝送されて来たデータは中央制
御装置によってそれぞれのデータに対応して処理され、
各ターミナルユニットがマスタユニット1によってそれ
ぞれ制御される。
【0008】
【発明が解決しようとする課題】ところが、一対の信号
線に接続されるターミナルユニットの個数が増えれば、
当然マスタユニットへ伝送されるデータ量は増えるた
め、中央制御装置がそのデータの処理に費やされる時間
は多くなる。そのため、単純な処理を行うためのデータ
であっても、中央制御装置が他の処理を行っていれば、
その処理が終わるまで待っていなければならず、各ター
ミナルユニットへの応答性が悪くなってしまう。
【0009】例えば、ある1つのターミナルユニットが
照光式押しボタンスイッチを備えた入力装置であり、こ
のスイッチが押されたときに出力装置であるランプを点
灯させるという単純な処理を考えてみるに、まず、スイ
ッチが押されるとマスタユニットから送出されるクロッ
クパルスに同期して入力装置からマスタユニットにスイ
ッチが押されたことを知らせるデータが伝送される。こ
こで、マスタユニットは、スイッチが押されたことを知
らせるデータが伝送されて来れば、ランプを点灯させる
ためのデータを直ちに送出するのであるが、中央制御装
置が他のターミナルユニットから伝送されて来たデータ
に基づいて他の処理を行っていれば、この処理が終わる
までランプを点灯させるためのデータを送出することが
できない。
【0010】このように、単純な処理であっても中央制
御装置が他の処理を行っていればその処理が終わるまで
待っていなければならず、スイッチを押してからランプ
が点灯するまでに時間を要してしまう。従って、ターミ
ナルユニットの個数が増えれば増えるほど、処理しなけ
ればならないデータが増え、ランプが点灯するまでに多
くの時間を要してしまう。
【0011】本発明は、上記事情に鑑みてなされたもの
で、その目的は、一対の信号線に送出されるクロックパ
ルスに同期させながらマスタユニットとターミナルユニ
ット間でデータの伝送を行うデータ処理システムにおい
て、システム全体の処理能力を向上させて各ターミナル
ユニットへの応答性をよくするデータ処理システム及び
そのロジック制御装置を提供するところにある。
【0012】
【課題を解決するための手段】上記目的を達成するため
に、本発明のデータ処理システム及びその補助制御装置
は、それぞれ固有アドレスが割り当てられた複数のター
ミナルユニットを一対の信号線に接続して、中央制御装
置に設けた論理演算手段において前記ターミナルユニッ
トに関するデータ処理を行うデータ処理システムであっ
て、信号線にはターミナルユニットのアドレスデータと
して利用されるクロックパルスを送出する伝送制御部が
接続されると共に、各ターミナルユニットには、伝送制
御部から送出されるクロックパルスを計数してアドレス
データが自己の固有アドレスに一致するか否かを判断す
るアドレス読取手段と、自己の固有アドレスに一致した
ことを条件に信号線に対して信号の入出力を行うデータ
入出力手段とが設けられ、ターミナルユニットと中央制
御装置との間で各ターミナルユニットを順に巡るように
してデータ伝送を行うものにおいて、信号線には補助制
御装置が接続され、その補助制御装置が、伝送制御部か
ら送出されるクロックパルスを計数してアドレスデータ
が所定のアドレスに一致するか否かを判断するアドレス
読取手段と、このアドレス読取手段にて所定のアドレス
に一致したと判断されたことを条件にそのアドレスに対
応するターミナルユニットに関するデータ処理を中央制
御装置に代わって行う論理演算手段と、この論理演算手
段によって処理された結果を信号線に送出するデータ出
力手段とを備えたことに特徴を有する。
【0013】
【作用】本発明のデータ処理システム及びその補助制御
装置によれば、中央制御装置が各ターミナルユニットか
ら伝送されるデータに基づいて行う複数の処理のうち、
その一部を補助制御装置に行わせることができる。ま
た、伝送制御部から信号線には各ターミナルユニットに
割り当てられているアドレスに相当するクロックパルス
が送出されている。たとえば、1つ目のクロックパルス
であればアドレスは”1”、2つ目のクロックパルスで
あればアドレスは”2”となる。
【0014】さて、中央制御装置と各ターミナルユニッ
ト間で行われるデータ伝送手順について述べる。まず、
ターミナルユニットから中央制御装置へデータ伝送する
場合には、ターミナルユニットは自己に割り当てられた
アドレスに相当するクロックパルスにデータを同期させ
て出力する。すると、中央制御装置は、その伝送されて
来たデータが、どのクロックパルスに同期したものであ
るかによって、どのターミナルユニットからのデータで
あるかを識別し、論理演算手段がそのデータに対応した
処理を行う。
【0015】また、中央制御装置からターミナルユニッ
トへデータ伝送する場合には、中央制御装置は、伝送制
御部から送出されているクロックパルスのうち、伝送先
のターミナルユニットのアドレスに相当するクロックパ
ルスに同期させてデータを出力する。伝送先のターミナ
ルユニットは、アドレス読取手段によってクロックパル
スを常時計数しており、その値が自己のアドレス値と一
致すれば、データ入出力手段によってそのクロックパル
スに同期しているデータを読み取る。
【0016】一方、補助制御装置は、伝送制御部から送
出されるクロックパルス、即ち、各ターミナルユニット
のアドレスを常に監視している。この監視は、アドレス
読取手段によってクロックパルスを計数することにより
行われる。そして、所定のアドレスに相当するクロック
パルスに同期してデータが伝送されていれば、そのデー
タを読み取って補助制御装置内の論理演算手段が中央制
御装置内の論理演算手段に代わって処理を行う。
【0017】さらに、補助制御装置内の論理演算手段に
よる処理の結果に基づいて、データがデータ出力手段に
よって処理の結果に基づくアドレスに相当するクロック
パルスに同期して出力される。従って、補助制御装置を
設けることにより、所定のターミナルユニットから伝送
されるデータについては中央制御装置ではなく補助制御
装置によって処理されることとなり、中央制御装置の処
理は分散される。
【0018】
【発明の効果】本発明によれば、一対の信号線に送出さ
れるクロックパルスに同期させながら中央制御装置とタ
ーミナルユニットとの間でデータの伝送を行うデータ処
理システムにおいて、補助制御装置を設けることにより
マスタユニット内の中央制御装置が行う処理を分散させ
ることができるので、ターミナルユニットの個数が増え
てもシステム全体の処理能力は低下せず、各ターミナル
ユニットへの応答性をよくすることができる効果を奏す
る。
【0019】
【実施例】以下、本発明の一実施例について図1乃至図
5を参照しながら説明する。本実施例のデータ処理シス
テムは、図1に示すように、産業用機械のコントローラ
であるマスタユニット10に2線式の信号幹線11が接
続されると共に、この信号幹線11に図示しないカプラ
を介して複数の分岐信号線11aが分岐接続され、各分
岐信号線11aの末端には第1乃至第nのn個のターミ
ナルユニットT1、T2・・Tnが接続されている。各
ターミナルユニットは、センサ等の入力機器或いはアク
チュエータ等の出力機器であり、各々に特定のアドレス
値が割り当てられている。また、信号幹線11には各タ
ーミナルユニットと同様にして分岐信号線11aを介し
てその末端に補助制御装置40が接続されている。
【0020】マスタユニット10は、図2に示すように
中央制御装置12と伝送制御部13とから構成されてお
り、中央制御装置12には、論理演算手段である、たと
えばCPU15が設けられている。CPU15は、予め
プログラムメモリ14に書き込まれているプログラムに
よってデータの処理を行う。さらに、伝送制御部13と
中央制御装置12とのデータの受け渡しを行うために入
力インターフェース部16と出力インターフェース部1
7が設けられている。
【0021】伝送制御部13は、クロックパルス及びス
タートパルスを出力するためのクロック発生回路18を
備えており、また、伝送制御部13には、そのクロック
パルス及びスタートパルスを用いて、中央制御装置12
の出力インターフェース部17から出力される並列デー
タ信号を直列データ信号に変換するパラレル−シリアル
変換回路19及び、後述する信号変換回路21から出力
される直列データ信号を並列データ信号に変換して中央
制御装置12に出力するシリアル−パラレル変換回路2
0が設けられている。さらに、伝送制御部13には信号
変換回路21が設けられており、パラレル−シリアル変
換回路19から出力される直列データ信号をクロックパ
ルスに同期させて合成し3値のデジタル信号として信号
幹線11に出力すると共に、信号幹線11に伝送される
3値のデジタル信号から直列データ信号を取り出してシ
リアル−パラレル変換回路20に出力する。
【0022】ここで、3値のデジタル信号は、図5に示
すようにスタートパルスS及び、その後に出力され、中
間レベルとハイレベルからなるクロックパルスCを備え
ている。このクロックパルスCとスタートパルスSはク
ロック発生回路18によって生成されたものであり、信
号変換回路21を介して出力される。また、クロックパ
ルスCは、アドレスデータとしての機能を有しており、
例えば、1つ目のクロックパルスであればアドレスが”
1”、2つ目のクロックパルスであればアドレスが”
2”となり、クロックパルスは、各ターミナルユニット
の個数だけ送出されるので、各ターミナルユニットのア
ドレスが順次1周回送出されることとなる。さらに、か
かるクロックパルスには、ロウレベルと中間レベルから
なるデータパルスDが同期することによって、マスタユ
ニットとターミナルユニット間でデータの伝送が行われ
る。なお、クロックパルスの終わりには、3値のデジタ
ル信号の終わりを示すエンドパルスEが出力される。
【0023】さて、ターミナルユニットは、アドレス読
取手段31と、データ入出力手段32とを備えている。
アドレス読取手段31は信号幹線11に伝送される3値
のデジタル信号からクロックパルスを計数して自己のア
ドレス値と一致するか否かを判断する回路である。ま
た、データ入出力手段32は、アドレス読取手段31に
よって自己のアドレス値とクロックパルスの計数値とが
一致したことを条件に3値のデジタル信号から自己のア
ドレスに相当するクロックパルスに同期したデータを読
み取り、例えばアクチュエータ等である機器33に受け
渡す回路である。さらに、データ入出力手段32は、自
己のアドレスに相当するクロックパルスに、例えばセン
サ等である機器33からのデータを同期させて出力する
回路も備えている。
【0024】一方、補助制御装置40は、図3に示すよ
うにアドレス読取手段41、データ入力手段42、デー
タ出力手段43及び論理演算手段44を備えており、論
理演算手段は、例えばCPU44に相当するものであ
る。CPU44は、予めプログラムメモリ45に書き込
まれたプログラムによってデータの処理を行う。
【0025】アドレス読取手段41は、信号幹線11に
伝送される3値のデジタル信号からスタートパルスを検
出するためのスタートパルス検出回路46と、3値のデ
ジタル信号からクロックパルスを計数するクロックカウ
ンタ47とから構成される。スタートパルス検出回路4
6は、スタートパルスを検出するとスタートパルス検出
信号をクロックカウンタ47及びCPU44に出力す
る。
【0026】データ入力手段42は、3値のデジタル信
号からデータを読み取るためのデータ読取回路48と、
そのデータ読取回路48によって読み取ったデータを保
管しておくための信号入力レジスタ49とを備えてい
る。信号入力レジスタ49へのデータの書き込みは、ア
ドレス読取手段41のクロックカウンタ47から出力さ
れる読み込みタイミング信号に同期して行われる。ま
た、信号入力レジスタ49に保管されているデータは、
CPU44によって読み取られる。
【0027】さらに、データ出力手段43には、CPU
44から出力されるデータを保管しておくための信号出
力レジスタ51及び、この信号出力レジスタ51に保管
されたデータをクロックカウンタ47から出力される書
き込みタイミング信号に同期させて出力するデータ書込
回路50が設けられている。
【0028】次に、ターミナルユニットからマスタユニ
ット10へのデータ伝送手順について述べる。ターミナ
ルユニットは、アドレス読取手段31によって信号幹線
11に出力されるクロックパルスを計数し、その値が自
己に割り当てられているアドレス値と一致すれば、デー
タ入出力手段32は機器33から入力されたデータを自
己のアドレスに相当するクロックパルスに同期させて信
号幹線11に出力する。例えば、自己のアドレス値が”
2番”で、機器33からのデータが”1”であれば、2
つ目のクロックパルスに同期してデータ”1”を出力す
る。
【0029】そして、各クロックパルスに同期して出力
されたデータは、マスタユニット10に受け取られ、信
号変換回路21によって各クロックパルスから分離され
る。分離された各データパルスは直列データ信号形式と
なっており、シリアル−パラレル変換回路20によって
並列データ信号に変換され、中央制御装置12に出力さ
れる。そして、中央制御装置12に出力された並列デー
タ信号は、入力インターフェース部16を介してCPU
15に受け渡され処理される。ここで、たとえば、2つ
目のクロックパルスに同期してデータ”1”がマスタユ
ニットに受け取られた場合には、シリアル−パラレル変
換回路20によって並列データ信号とされた際にはビッ
トの2番が”1”となり、CPU15はアドレス値2番
のターミナルユニットからデータ”1”が伝送されて来
たことを認識する。そして、そのデータに応じた処理を
行う。
【0030】続いて、CPU15がデータの処理を終
え、その結果としてのデータを所定のターミナルユニッ
トへ伝送する場合の手順について述べる。例えば、アド
レス値3番のターミナルユニットにデータ”1”を伝送
するには、CPU15は、ビットの3番を”1”とする
並列データ信号を出力する。出力された並列データ信号
は、出力インターフェース部17を介してパラレル−シ
リアル変換回路19に受け渡され、直列データ信号に変
換されて信号変換回路21に出力される。そして、信号
変換回路21でクロック発生回路18からのクロックパ
ルスに同期して信号幹線11に出力される。ここで、並
列データ信号のビットの3番が”1”であれば、3つ目
のクロックパルスに同期してデータ”1”が出力される
こととなる。
【0031】伝送先のターミナルユニット(アドレス値
3番)は、信号幹線11に伝送される3値のデジタル信
号のクロックパルスをアドレス読取手段31によって常
時計数しており、その値が自己のアドレス値”3”と一
致すれば、データ入出力手段32によって3つ目のクロ
ックパルスに同期しているデータ”1”を読み取る。そ
して、読み取ったデータ”1”を機器33に出力する。
【0032】ところで、例えばアドレス値4番のターミ
ナルユニットに機器33として照光式押しボタンスイッ
チが設けられると共に、そのスイッチが押されたことを
知らせる機器としてランプがアドレス値5番のターミナ
ルユニットに設けられているとする。
【0033】スイッチが押されるとアドレス値4番のタ
ーミナルユニットからは、スイッチが押されたことを知
らせるデータ”1”が4つ目のクロックパルスに同期し
て信号幹線11に出力される。このデータは、上記同様
にマスタユニット10のCPU15に受け取られるが、
中央制御装置12のプログラムメモリ14に書かれたプ
ログラムにはそのデータの処理については書かれていな
いため、CPU15はそのデータの処理を行わない。
【0034】一方、補助制御装置40のアドレス読取手
段41は、スタートパルスを検出した時に出力されるス
タートパルス検出信号によって初期状態とされた後、ス
タートパルスの後に出力されるクロックパルスをクロッ
クカウンタ47によって計数している。また、クロック
カウンタ47はクロックパルスに同期して読み込みタイ
ミング信号を出力しており、データ読取回路48から読
み取られたデータが信号入力レジスタ49に順番に書き
込まれている。即ち、4つ目のクロックパルスに同期し
ているデータ”1”は、信号入力レジスタ49のビット
の4番に書き込まれることとなる。
【0035】さらに、信号入力レジスタ49に書き込ま
れて保管されたデータは、スタートパルス検出回路46
からの次のスタートパルス検出信号が出力された後、補
助制御装置40内のCPU44によって読み取られて処
理される。この時、CPU44は、信号入力レジスタ4
9の何ビット目のデータであるかによって、どのターミ
ナルユニットから伝送されて来たデータであるかを識別
することができる。従って、ビットの4番のデータであ
れば、それに対応した処理、即ち「アドレス値5番のタ
ーミナルユニットのランプを点灯させる」処理を行うこ
とができる。
【0036】そして、CPU44によってランプを点灯
させるためのデータ”1”が信号出力レジスタ51のビ
ットの5番に書き込まれる。信号出力レジスタ51に書
き込まれて保管されているデータは、アドレス読取手段
41のクロックカウンタ47からの書き込みタイミング
信号によってデータ書込回路50でクロックパルスに同
期させて信号幹線11に出力されるから、信号出力レジ
スタ51のビットの5番に保管されているデータは5つ
目のクロックパルスに同期して信号幹線11に出力され
ることとなる。このデータは、上述した手順によってア
ドレス値5番のターミナルユニットによって読み取ら
れ、ランプが点灯する。
【0037】ここで、マスタユニット10は、データが
伝送されてくるたびに順次所定の処理を行うでのある
が、CPU15がデータを処理するよりも早く次のデー
タが伝送されてくれば、次のデータは前のデータの処理
が終了するまで待っていなければならない。この待ち時
間は伝送されるデータの量、即ち信号幹線11に接続さ
れるターミナルユニットの個数が増えるにつれ長くな
り、待ち時間が長くなれば各ターミナルユニットへの応
答性は悪くなる。
【0038】しかし、本実施例のように、補助制御装置
40が中央制御装置12に代わってデータの処理をする
ことにより、中央制御装置12が処理しなければならな
いデータの量を減らすことができるので、中央制御装置
12における待ち時間を少なくすることができ、もっ
て、システム全体の処理能力を向上させて各ターミナル
ユニットへの応答性をよくすることができる効果を奏す
る。
【0039】なお、本発明は上記各実施例に限定される
ものではなく、例えば次のように変更して実施すること
ができ、これらも本願発明の技術的範囲に含まれる。 (1)上記各実施例では、信号幹線11に補助制御装置
40は一個接続されていたが、補助制御装置は複数個接
続されていてもよい。その場合、システム全体の処理能
力は補助制御装置が一個の場合よりさらに向上する。
【0040】(2)上記各実施例では、中央制御装置1
2と補助制御装置40とはそれぞれ別個に動作するもの
であったが、補助制御装置を中央制御装置によって制御
するようにしてもよい。その場合には、補助制御装置に
も各ターミナルユニットと同様にアドレス値を割り当
て、そのアドレスに相当するクロックパルスにデータを
同期させてマスタユニットと補助制御装置との間でデー
タ伝送を行う。
【0041】(3)上記各実施例では、データは中央制
御装置12または補助制御装置40の一方においてのみ
処理されたが、中央制御装置と補助制御装置の両方にお
いてそれぞれ異なる処理をしてもよい。
【図面の簡単な説明】
【図1】 本実施例を示すシステム全体の配線図
【図2】 マスタユニットのブロック図
【図3】 補助制御装置のブロック図
【図4】 ターミナルユニットのブロック図
【図5】 3値のデジタル信号を示す波形図
【図6】 従来のシステムを示す配線図
【符号の説明】
11…信号幹線(信号線) 12…中央制御装置 13…伝送制御部 15、44…CPU(論理演算手段) 31、41…アドレス読取手段 32…データ入出力手段 40…補助制御装置 43…データ出力手段

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】それぞれ固有アドレスが割り当てられた複
    数のターミナルユニットを一対の信号線に接続して、中
    央制御装置に設けた論理演算手段において前記ターミナ
    ルユニットに関するデータ処理を行うデータ処理システ
    ムであって、前記信号線には前記ターミナルユニットの
    アドレスデータとして利用されるクロックパルスを送出
    する伝送制御部が接続されると共に、前記各ターミナル
    ユニットには、前記伝送制御部から送出されるクロック
    パルスを計数してアドレスデータが自己の固有アドレス
    に一致するか否かを判断するアドレス読取手段と、自己
    の固有アドレスに一致したことを条件に前記信号線に対
    して信号の入出力を行うデータ入出力手段とが設けら
    れ、前記ターミナルユニットと前記中央制御装置との間
    で各ターミナルユニットを順に巡るようにしてデータ伝
    送を行うものにおいて、 前記信号線には補助制御装置が接続され、 その補助制御装置には、前記伝送制御部から送出される
    クロックパルスを計数してアドレスデータが所定のアド
    レスに一致するか否かを判断するアドレス読取手段と、
    このアドレス読取手段にて所定のアドレスに一致したと
    判断されたことを条件にそのアドレスに対応する前記タ
    ーミナルユニットに関するデータ処理を前記中央制御装
    置に代わって行う論理演算手段と、この論理演算手段に
    よって処理された結果を前記信号線に送出するデータ出
    力手段とが備えられていることを特徴とするデータ処理
    システム。
  2. 【請求項2】それぞれ固有アドレスが割り当てられた複
    数のターミナルユニットを一対の信号線に接続して、中
    央制御装置に設けた論理演算手段において前記ターミナ
    ルユニットに関するデータ処理を行うデータ処理システ
    ムであって、その信号線には前記ターミナルユニットの
    アドレスデータとして利用されるクロックパルスを送出
    する伝送制御部が接続されると共に、前記各ターミナル
    ユニットには、前記伝送制御部から送出されるクロック
    パルスを計数してアドレスデータが自己の固有アドレス
    に一致するか否かを判断するアドレス読取手段と、自己
    の固有アドレスに一致したことを条件に前記信号線に対
    して信号の入出力を行うデータ入出力手段とが設けら
    れ、前記ターミナルユニットと前記中央制御装置との間
    で各ターミナルユニットを順に巡るようにしてデータ伝
    送を行うことにより前記中央制御装置に設けた論理演算
    手段において前記ターミナルユニットに関するデータ処
    理を行うデータ処理システムに接続される補助制御装置
    であって、 前記信号線に接続され前記伝送制御部から送出されるク
    ロックパルスを計数してアドレスデータが所定のアドレ
    スに一致するか否かを判断するアドレス読取手段と、 このアドレス読取手段にて所定のアドレスに一致したと
    判断されたことを条件にそのアドレスに対応する前記タ
    ーミナルユニットに関するデータ処理を前記中央制御装
    置に代わって行う論理演算手段と、 この論理演算手段によって処理された結果を前記信号線
    に送出するデータ出力手段とを備えたことを特徴とする
    データ処理システムの補助制御装置。
JP8405094A 1994-03-29 1994-03-29 データ処理システム及びその補助制御装置 Expired - Fee Related JP2708366B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8405094A JP2708366B2 (ja) 1994-03-29 1994-03-29 データ処理システム及びその補助制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8405094A JP2708366B2 (ja) 1994-03-29 1994-03-29 データ処理システム及びその補助制御装置

Publications (2)

Publication Number Publication Date
JPH07273777A true JPH07273777A (ja) 1995-10-20
JP2708366B2 JP2708366B2 (ja) 1998-02-04

Family

ID=13819683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8405094A Expired - Fee Related JP2708366B2 (ja) 1994-03-29 1994-03-29 データ処理システム及びその補助制御装置

Country Status (1)

Country Link
JP (1) JP2708366B2 (ja)

Also Published As

Publication number Publication date
JP2708366B2 (ja) 1998-02-04

Similar Documents

Publication Publication Date Title
JPH0141075B2 (ja)
JP2708366B2 (ja) データ処理システム及びその補助制御装置
JP2578773B2 (ja) シリアルデ−タ転送装置
KR0121161Y1 (ko) 병렬 공용 버스에서의 에스디엘시 데이타 스위칭 장치
JPS5992653A (ja) デ−タ伝送装置
JP3548943B2 (ja) 割り込み制御方法
JPS61270952A (ja) デ−タ伝送方式
JP2949118B1 (ja) バス通信型エンコーダ装置のエンコーダデータ出力方法
JPH05316128A (ja) 信号転送方法
JPS59138147A (ja) デ−タ伝送装置
JPH09146901A (ja) プログラム転送方式
JP3317538B2 (ja) 多点信号入力装置
JPS6384399A (ja) ボタン電話装置
JPH1115778A (ja) バス上の高速データ転送方式
JPH07168727A (ja) Ioシステムの故障検出方式
JPH0385660A (ja) 入出力制御システム
JPH04225653A (ja) 回線制御装置
JPH05134953A (ja) データ転送制御装置
JPH07154877A (ja) 遠隔監視制御システムの割り込み処理方法
JPS6113845A (ja) 通信制御装置
JPH03259348A (ja) データ転送方式
JPH03148936A (ja) 時分割多重通信システム
JPH01315864A (ja) 情報処理システムのデータ制御回路
JPH06161911A (ja) データ転送方式
JPH038617B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees