JP3317538B2 - 多点信号入力装置 - Google Patents
多点信号入力装置Info
- Publication number
- JP3317538B2 JP3317538B2 JP02065093A JP2065093A JP3317538B2 JP 3317538 B2 JP3317538 B2 JP 3317538B2 JP 02065093 A JP02065093 A JP 02065093A JP 2065093 A JP2065093 A JP 2065093A JP 3317538 B2 JP3317538 B2 JP 3317538B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- unit
- control circuit
- input unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Time-Division Multiplex Systems (AREA)
- Selective Calling Equipment (AREA)
Description
【0001】
【産業上の利用分野】この発明は多点信号入力装置に関
するもので、特に受信部とこの受信部に結合される複数
の入力部からなり、各入力部からの入力信号を順次切り
替えながら受信部を介して装置の処理部に送信するよう
にした多点信号入力装置に関するものである。
するもので、特に受信部とこの受信部に結合される複数
の入力部からなり、各入力部からの入力信号を順次切り
替えながら受信部を介して装置の処理部に送信するよう
にした多点信号入力装置に関するものである。
【0002】
【従来の技術】従来の多点信号入力装置の一般的なもの
としては、受信部とこの受信部にリレー等の切替手段
(スキャナ)を介して接続された複数の入力部を有して
いる。そして、装置の制御手段によりスキャナを順次切
替ながら各信号を取得している。このように、多数の信
号を時分割で切り替える場合、入力すべき信号の競合を
防止する必要があり、通信制御のための回線を複数設け
たりしていた。
としては、受信部とこの受信部にリレー等の切替手段
(スキャナ)を介して接続された複数の入力部を有して
いる。そして、装置の制御手段によりスキャナを順次切
替ながら各信号を取得している。このように、多数の信
号を時分割で切り替える場合、入力すべき信号の競合を
防止する必要があり、通信制御のための回線を複数設け
たりしていた。
【0003】
【発明が解決しようとする課題】このような従来の多点
信号入力装置においては、一般的に複数の制御通信回線
を設ける必要があり、また装置の制御手段が受信部及び
各入力部を制御する構成を有していたので、構成が複雑
になるとともに制御手段の負担が大きくなってしまうと
いう欠点があった。この発明は、これらの点を改善する
ためになされたもので、通信制御のための回線を極力少
なくし、さらに受信部及び各入力部に制御回路を設ける
ことにより高速動作が可能な多点信号入力装置を提供す
るものである。
信号入力装置においては、一般的に複数の制御通信回線
を設ける必要があり、また装置の制御手段が受信部及び
各入力部を制御する構成を有していたので、構成が複雑
になるとともに制御手段の負担が大きくなってしまうと
いう欠点があった。この発明は、これらの点を改善する
ためになされたもので、通信制御のための回線を極力少
なくし、さらに受信部及び各入力部に制御回路を設ける
ことにより高速動作が可能な多点信号入力装置を提供す
るものである。
【0004】
【課題を解決するための手段】このため、この発明にお
いては、複数の入力部がそれぞれ接続され、上記複数の
入力部を介して送信される複数の信号を時分割に受信
し、装置の処理部に出力する受信部を有した多点信号入
力装置において、上記受信部に受信制御回路、上記複数
の入力部にそれぞれ入力制御回路を設けるとともに各入
力制御回路には異なるアドレスを付与し、上記受信部の
受信制御回路が信号取得指令を各入力部の入力制御回路
に同時に発したとき、上記複数の入力部のそれぞれの入
力制御回路が共通の測定サイクルを起動し、上記複数の
入力部のそれぞれの入力制御回路は、上記共通の測定サ
イクル中における自己のアドレスと一致するサイクル期
間、当該入力部に接続された信号源の信号を受信部に送
信する、ようにして多点入力装置を構成した。
いては、複数の入力部がそれぞれ接続され、上記複数の
入力部を介して送信される複数の信号を時分割に受信
し、装置の処理部に出力する受信部を有した多点信号入
力装置において、上記受信部に受信制御回路、上記複数
の入力部にそれぞれ入力制御回路を設けるとともに各入
力制御回路には異なるアドレスを付与し、上記受信部の
受信制御回路が信号取得指令を各入力部の入力制御回路
に同時に発したとき、上記複数の入力部のそれぞれの入
力制御回路が共通の測定サイクルを起動し、上記複数の
入力部のそれぞれの入力制御回路は、上記共通の測定サ
イクル中における自己のアドレスと一致するサイクル期
間、当該入力部に接続された信号源の信号を受信部に送
信する、ようにして多点入力装置を構成した。
【0005】
【作用】受信部からの信号取得信号に基づき、各入力部
の制御回路は共通の測定サイクルを発生する。受信部か
らの信号取得信号は各入力部に対して同時に出力される
ので、各々の入力制御回路の発する測定サイクルは同期
した同一の測定サイクルとなる。各入力部にはそれぞれ
異なるアドレスが定義づけされ、また測定サイクルは当
該アドレスが順次所定の時間間隔で繰り返すよう定義づ
けられている。各入力部は、測定サイクル中の自己の持
つアドレスと一致する期間オンするよう構成され、当該
期間において当該入力部が関わる信号を受信部に送信す
る。
の制御回路は共通の測定サイクルを発生する。受信部か
らの信号取得信号は各入力部に対して同時に出力される
ので、各々の入力制御回路の発する測定サイクルは同期
した同一の測定サイクルとなる。各入力部にはそれぞれ
異なるアドレスが定義づけされ、また測定サイクルは当
該アドレスが順次所定の時間間隔で繰り返すよう定義づ
けられている。各入力部は、測定サイクル中の自己の持
つアドレスと一致する期間オンするよう構成され、当該
期間において当該入力部が関わる信号を受信部に送信す
る。
【0006】
【実施例】以下、図面の1実施例に基づき本発明を説明
する。図1〜図3は本発明に関わる多点信号入力装置
で、図1は全体の回路構成図、図2は図1の多点信号入
力装置のイニシャル動作を示すタイミング説明図、図3
は図1の多点入力装置の信号取り込み動作を示すタイミ
ング説明図である。図中、1は受信部、21〜2nはそ
れぞれ入力部である。
する。図1〜図3は本発明に関わる多点信号入力装置
で、図1は全体の回路構成図、図2は図1の多点信号入
力装置のイニシャル動作を示すタイミング説明図、図3
は図1の多点入力装置の信号取り込み動作を示すタイミ
ング説明図である。図中、1は受信部、21〜2nはそ
れぞれ入力部である。
【0007】受信部1は、制御回路としてのインターフ
ェースコントローラIFCH、ドライバHD及びレシー
バHRから構成されている。各入力部21〜2nは、そ
れぞれの入力部に設けられたレシーバSR1〜SRnと
各入力部の制御回路となるインターフェースコントロー
ラIFC1〜IFCn及びドライバS1D〜SnDを主
要な要素として構成されている。受信部1のドライバH
Dは各入力部のレシーバSR1〜SRnにそれぞれ接続
され、受信部1のインターフェースコントローラIFC
Hの発する制御信号を各入力部に一斉に送信することが
できるよう構成されている。また、受信部1のレシーバ
HRは各入力部のドライバS1D〜SnDとそれぞれ接
続され、入力部21〜2nからの各種信号を受信部1内
に取り込むことができる構成を有している。 各入力部
21〜2nは、いずれも同様の構成を有しており、それ
ぞれ一つまたは複数の入力信号に対応している。図に示
す実施例装置は、各入力部にm個の入力信号が接続さ
れ、全体でn×m個の信号の入力装置を形成している。
従って、この明細書では、各入力部を入力ユニットと呼
ぶことにし、順次第1ユニット、第2ユニット、・・
・、第nユニットと呼ぶことにする。
ェースコントローラIFCH、ドライバHD及びレシー
バHRから構成されている。各入力部21〜2nは、そ
れぞれの入力部に設けられたレシーバSR1〜SRnと
各入力部の制御回路となるインターフェースコントロー
ラIFC1〜IFCn及びドライバS1D〜SnDを主
要な要素として構成されている。受信部1のドライバH
Dは各入力部のレシーバSR1〜SRnにそれぞれ接続
され、受信部1のインターフェースコントローラIFC
Hの発する制御信号を各入力部に一斉に送信することが
できるよう構成されている。また、受信部1のレシーバ
HRは各入力部のドライバS1D〜SnDとそれぞれ接
続され、入力部21〜2nからの各種信号を受信部1内
に取り込むことができる構成を有している。 各入力部
21〜2nは、いずれも同様の構成を有しており、それ
ぞれ一つまたは複数の入力信号に対応している。図に示
す実施例装置は、各入力部にm個の入力信号が接続さ
れ、全体でn×m個の信号の入力装置を形成している。
従って、この明細書では、各入力部を入力ユニットと呼
ぶことにし、順次第1ユニット、第2ユニット、・・
・、第nユニットと呼ぶことにする。
【0008】次に、この装置の動作を説明する。まず、
この装置は、電源投入時等にイニシャル動作を行う。こ
のイニシャル動作では、入力ユニットの認識動作が行わ
れる。受信部1のインターフェースコントローラIFC
Hは、図2に示すように、まず制御信号を発生する。こ
の制御信号は、図1のドライバHD、レシーバSR1〜
SRnを経て各入力ユニット21〜2nのインターフェ
ースコントローラIFC1〜IFCnに同時に送信さ
れ、各入力ユニット21〜2nをイニシャル動作モード
(スキャナ認識モード)とする。次いで、受信部1のイ
ンターフェースコントローラIFCHは、図2の2段目
に示すように、1〜nの信号を順次出力する。これらの
信号1〜nは、同様にドライバHD、レシーバSR1〜
SRnを介して各入力部のインターフェースコントロー
ラIFC1〜IFCnに同時に送信される。ここで、n
はこの装置が装着可能な入力ユニットの最大数である。
この装置は、電源投入時等にイニシャル動作を行う。こ
のイニシャル動作では、入力ユニットの認識動作が行わ
れる。受信部1のインターフェースコントローラIFC
Hは、図2に示すように、まず制御信号を発生する。こ
の制御信号は、図1のドライバHD、レシーバSR1〜
SRnを経て各入力ユニット21〜2nのインターフェ
ースコントローラIFC1〜IFCnに同時に送信さ
れ、各入力ユニット21〜2nをイニシャル動作モード
(スキャナ認識モード)とする。次いで、受信部1のイ
ンターフェースコントローラIFCHは、図2の2段目
に示すように、1〜nの信号を順次出力する。これらの
信号1〜nは、同様にドライバHD、レシーバSR1〜
SRnを介して各入力部のインターフェースコントロー
ラIFC1〜IFCnに同時に送信される。ここで、n
はこの装置が装着可能な入力ユニットの最大数である。
【0009】各入力ユニット21〜2nには、あらかじ
め自己のアドレス(1〜n)が付されており、対応する
信号出力の順位と一致したとき応答信号(図2の3段
目)を発する。この場合において、この実施例装置にお
いては、図1に示す各入力ユニット21〜2nに設けら
れたアドレス設定スイッチ213〜2n3を作用させて
使用者が各入力ユニットのアドレス設定をあらかじめ行
うよう構成している。上記応答信号は、各入力ユニット
のインターフェースコントローラIFC1〜IFCnか
ら各入力ユニットのドライバS1D〜SnDを介して、
受信部1のレシーバHRを経てインターフェースコント
ローラIFCH(信号入力)に受信される。受信部1の
インターフェースコントローラIFCHは、この受信応
答信号を計数し各入力ユニットの数及びアドレスを認識
する。図2の装置においては、アドレス「4」、「5」
に対応する入力ユニットが接続されていない。この場
合、この装置の制御手段は、以下の動作において、アド
レス「4」、「5」に対応する信号の入力が生じた場
合、無視するよう動作する。以上で、イニシャル動作が
終了する。
め自己のアドレス(1〜n)が付されており、対応する
信号出力の順位と一致したとき応答信号(図2の3段
目)を発する。この場合において、この実施例装置にお
いては、図1に示す各入力ユニット21〜2nに設けら
れたアドレス設定スイッチ213〜2n3を作用させて
使用者が各入力ユニットのアドレス設定をあらかじめ行
うよう構成している。上記応答信号は、各入力ユニット
のインターフェースコントローラIFC1〜IFCnか
ら各入力ユニットのドライバS1D〜SnDを介して、
受信部1のレシーバHRを経てインターフェースコント
ローラIFCH(信号入力)に受信される。受信部1の
インターフェースコントローラIFCHは、この受信応
答信号を計数し各入力ユニットの数及びアドレスを認識
する。図2の装置においては、アドレス「4」、「5」
に対応する入力ユニットが接続されていない。この場
合、この装置の制御手段は、以下の動作において、アド
レス「4」、「5」に対応する信号の入力が生じた場
合、無視するよう動作する。以上で、イニシャル動作が
終了する。
【0010】次に、各入力ユニットの信号入力条件の設
定を行う。この条件設定は、装置のキーボード等の操作
入力手段に接続された制御回路からの条件設定信号が受
信部1のインターフェースコントローラIFCHを介し
て各入力部に出力されることにより行われる。例えば、
アドレス1が付された入力ユニットの第1の信号CH1
1のレンジを「R11」、その入力種別を「I11」、
第2の信号CH12のレンジを「R12」、その入力種
別を「I12」、・・・、アドレス2が付された入力ユ
ニットの第1の信号CH21のレンジを「R21」、そ
の入力種別を「I21」、・・・、アドレスnが付され
た入力ユニットの第mの信号CHnmのレンジを「Rn
m」、入力種別を「Inm」として条件設定を行う場合
には、受信部1のインターフェースコントローラIFC
Hの信号出力タイミングに一致させて各条件を各入力ユ
ニットに送信する。各入力ユニットでは、当該入力ユニ
ットのアドレスと一致した際の条件設定信号を読み取
り、各ユニットに接続された入力信号の条件設定を完了
する。ついで、信号取得段階が開始される。
定を行う。この条件設定は、装置のキーボード等の操作
入力手段に接続された制御回路からの条件設定信号が受
信部1のインターフェースコントローラIFCHを介し
て各入力部に出力されることにより行われる。例えば、
アドレス1が付された入力ユニットの第1の信号CH1
1のレンジを「R11」、その入力種別を「I11」、
第2の信号CH12のレンジを「R12」、その入力種
別を「I12」、・・・、アドレス2が付された入力ユ
ニットの第1の信号CH21のレンジを「R21」、そ
の入力種別を「I21」、・・・、アドレスnが付され
た入力ユニットの第mの信号CHnmのレンジを「Rn
m」、入力種別を「Inm」として条件設定を行う場合
には、受信部1のインターフェースコントローラIFC
Hの信号出力タイミングに一致させて各条件を各入力ユ
ニットに送信する。各入力ユニットでは、当該入力ユニ
ットのアドレスと一致した際の条件設定信号を読み取
り、各ユニットに接続された入力信号の条件設定を完了
する。ついで、信号取得段階が開始される。
【0011】信号取得は、図3のようにして行われる。
受信部1のインターフェースコントローラIFCHは、
まず図3の1段目に記された信号出力を発し、すべての
入力ユニットを一斉に信号取得モードとする。各入力ユ
ニットのインターフェースコントローラIFC1〜IF
Cnは、この受信部からの信号出力を受けて、同時に共
通の測定サイクル(図ではクロック列として表してい
る。)を起動する。この共通の測定サイクルの各クロッ
ク1〜nが各入力ユニットのアドレスに一致している。
そして、この測定サイクルは終了命令が発せられるまで
繰り返し発生させられることになる(図3の2段目)。
したがって、各入力ユニットのインターフェースコント
ローラIFC1〜IFCnは、それぞれ同期した測定サ
イクルを信号取得期間中常時発生し続ける。そして、各
入力ユニットのインターフェースコントローラIFC1
〜IFCnは、上記共通の測定サイクルの内それぞれ自
己のアドレスと一致した期間だけ、各入力ユニットに導
入される信号を順次受信部1に送信する(図3の3段目
以下および拡大図)。なお、この装置においては、各入
力ユニットのそれぞれの信号は、スキャナ211〜2n
1により順次切り替えられAD変換器212〜2n2を
介してデジタル値に変換されて後、受信部に送信される
構成を有している。
受信部1のインターフェースコントローラIFCHは、
まず図3の1段目に記された信号出力を発し、すべての
入力ユニットを一斉に信号取得モードとする。各入力ユ
ニットのインターフェースコントローラIFC1〜IF
Cnは、この受信部からの信号出力を受けて、同時に共
通の測定サイクル(図ではクロック列として表してい
る。)を起動する。この共通の測定サイクルの各クロッ
ク1〜nが各入力ユニットのアドレスに一致している。
そして、この測定サイクルは終了命令が発せられるまで
繰り返し発生させられることになる(図3の2段目)。
したがって、各入力ユニットのインターフェースコント
ローラIFC1〜IFCnは、それぞれ同期した測定サ
イクルを信号取得期間中常時発生し続ける。そして、各
入力ユニットのインターフェースコントローラIFC1
〜IFCnは、上記共通の測定サイクルの内それぞれ自
己のアドレスと一致した期間だけ、各入力ユニットに導
入される信号を順次受信部1に送信する(図3の3段目
以下および拡大図)。なお、この装置においては、各入
力ユニットのそれぞれの信号は、スキャナ211〜2n
1により順次切り替えられAD変換器212〜2n2を
介してデジタル値に変換されて後、受信部に送信される
構成を有している。
【0012】以上の実施例装置においては、受信部1に
接続される入力ユニットの数を認識するイニシャル動作
を行い、非接続の入力ユニットがあった場合でも無関係
に信号取り込み動作を行わせ、装置の信号処理部におい
て非接続の入力ユニットの動作期間の取り込み信号につ
いて無視するようにしたが、これとは別に各入力ユニッ
トの接続状態を認識した後、装置の制御手段の指令に基
づき各入力ユニットを接続順に「アドレス」の再設定を
行うよう構成しても良い。そして、各入力ユニットの起
動する測定サイクルについても上記認識動作において認
識した入力ユニットの接続数とするように構成すること
もできる。このように構成することにより、無駄なスキ
ャン動作を省くことができる。また、図1の実施例装置
の受信部及び各入力ユニットのインターフェースコント
ローラについては、CPUまたはロジック回路により構
成することができる。さらに、この実施例装置は、受信
部と各入力部との信号の授受をRS422方式で行うよ
う構成している。これにより高速のデータ通信を行うこ
とができる。
接続される入力ユニットの数を認識するイニシャル動作
を行い、非接続の入力ユニットがあった場合でも無関係
に信号取り込み動作を行わせ、装置の信号処理部におい
て非接続の入力ユニットの動作期間の取り込み信号につ
いて無視するようにしたが、これとは別に各入力ユニッ
トの接続状態を認識した後、装置の制御手段の指令に基
づき各入力ユニットを接続順に「アドレス」の再設定を
行うよう構成しても良い。そして、各入力ユニットの起
動する測定サイクルについても上記認識動作において認
識した入力ユニットの接続数とするように構成すること
もできる。このように構成することにより、無駄なスキ
ャン動作を省くことができる。また、図1の実施例装置
の受信部及び各入力ユニットのインターフェースコント
ローラについては、CPUまたはロジック回路により構
成することができる。さらに、この実施例装置は、受信
部と各入力部との信号の授受をRS422方式で行うよ
う構成している。これにより高速のデータ通信を行うこ
とができる。
【0013】
【発明の効果】以上、この発明によれば、受信部の指令
に応じて、各入力部の信号入力タイミングを規定する共
通の測定サイクルが一斉に起動し、各入力部にあらかじ
め付与されたアドレスに一致した期間だけ信号の送信を
許容するよう構成したので、多数の信号入力に際して
も、通信制御のための回線を1回線で対応することがで
きる利点がある。
に応じて、各入力部の信号入力タイミングを規定する共
通の測定サイクルが一斉に起動し、各入力部にあらかじ
め付与されたアドレスに一致した期間だけ信号の送信を
許容するよう構成したので、多数の信号入力に際して
も、通信制御のための回線を1回線で対応することがで
きる利点がある。
【図1】図1は、本発明の1実施例に関わる多点信号入
力装置を示す説明図である。
力装置を示す説明図である。
【図2】図2は、図1の多点信号入力装置におけるイニ
シャル動作を示す説明図である。
シャル動作を示す説明図である。
【図3】図3は、図1の多点信号入力装置における信号
取得タイミングを示す説明図である。
取得タイミングを示す説明図である。
1:受信部 21〜2n:入力ユニット IFCH:受信部インターフェースコントロール IFC1〜IFCn:入力ユニットインターフェースコ
ントロール
ントロール
Claims (1)
- 【請求項1】複数の入力部がそれぞれ接続され、上記複
数の入力部を介して送信される複数の信号を時分割に受
信し、装置の処理部に出力する受信部を有した多点信号
入力装置において、 上記受信部に受信制御回路、上記複数の入力部にそれぞ
れ入力制御回路を設けるとともに各入力制御回路には異
なるアドレスを付与し、 上記受信部の受信制御回路が信号取得指令を各入力部の
入力制御回路に同時に発したとき、上記複数の入力部の
それぞれの入力制御回路が共通の測定サイクルを起動
し、 上記複数の入力部のそれぞれの入力制御回路は、上記共
通の測定サイクル中における自己のアドレスと一致する
サイクル期間、当該入力部に接続された信号源の信号を
受信部に送信する、 ことを特徴とする多点信号入力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02065093A JP3317538B2 (ja) | 1993-01-13 | 1993-01-13 | 多点信号入力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP02065093A JP3317538B2 (ja) | 1993-01-13 | 1993-01-13 | 多点信号入力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06215288A JPH06215288A (ja) | 1994-08-05 |
JP3317538B2 true JP3317538B2 (ja) | 2002-08-26 |
Family
ID=12033106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02065093A Expired - Fee Related JP3317538B2 (ja) | 1993-01-13 | 1993-01-13 | 多点信号入力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3317538B2 (ja) |
-
1993
- 1993-01-13 JP JP02065093A patent/JP3317538B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06215288A (ja) | 1994-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030001763A1 (en) | One-chip microcomputer with analog-to-digital converter | |
WO2022218129A1 (zh) | Led驱动电路、led显示系统和显示控制方法 | |
JP3317538B2 (ja) | 多点信号入力装置 | |
WO1996037984A1 (en) | A digital data bus system including arbitration | |
US6026094A (en) | Digital data bus system including arbitration | |
US4910509A (en) | Bus expander for digital TV receiver | |
JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
KR910000875B1 (ko) | 프로그램어블 로직콘트롤러에서 입출력 모듈의 번지지정이 필요없는 직렬 데이타 전송방법 및 장치 | |
JPH04242339A (ja) | 1対n直列通信システム用子機ユニット | |
JPH0916517A (ja) | バスインタフェース | |
JPS6136859A (ja) | インタフエ−ス制御装置 | |
JP3239371B2 (ja) | 機器接続処理方式 | |
KR100192523B1 (ko) | 공유형 팩스 및 그 정보 전달 방법 | |
JPH0225962A (ja) | シリアル伝送によるプロセッサ間通信方式 | |
JPS61112204A (ja) | リモ−トプロセス入出力装置 | |
JPH022742A (ja) | 相方向シリアルデータ通信方法 | |
JP2000242569A (ja) | シリアルインタフェース制御システム及びこのシステムで使用される制御装置 | |
JPH0520249A (ja) | データ入力切換装置 | |
JPS586644A (ja) | 情報処理装置における回線制御方式 | |
KR20000043347A (ko) | 데이터 입출력 장치 | |
KR19990024595A (ko) | 디에스피 칩에서 연속된 데이터 처리방법 | |
JPH06291766A (ja) | 制御通信システム | |
JPH10260706A (ja) | プログラマブルコントローラ | |
JP2001313691A (ja) | 信号処理装置 | |
JPH0588792A (ja) | データ転送制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |