JPH022742A - 相方向シリアルデータ通信方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （Ａ）産業上の利用分野 この発明は、コンピュータなどのコントロール装置に複
数のユニットを接続し、各ユニットを任意の状態にコン
トロールしたり各ユニットから情報を得たりするための
ネットワーク構成に関するものである。

１）従来の技術 従来からコンピュータ資源を効率よく使用するために分
散処理の必要性が指摘され様々な方式の通信方式が提案
されている。

しかしネットワークを構成するための従来の通信方法で
は一般的な性能の向上を目指しているため、単一の親局
と複数の子局で構成されるネットワークにおいても子局
側に複雑なハードウェアを必要とするのが欠点であった
。

（Ｃ）発明が解決しようとする問題点 本発明は最小限のハードウェアでネットワーク構成が可
能な通信手段を提供し、コンパクトで使いやすい子局装
置を実現するためのものである。

（Ｄ）問題点を解決するための手段 以下に本発明の構成を図に沿って説明する。

第１図は親局と子局間の信号のやりとりを示すタイミン
グチャートである。

Ａ１．を親局から全ての子局へデータとそれに続くアド
レスをクロックに同期してシリアルで送る時間を示す。

全てのデータを出力したら親局はＢのタイミングで方向
信号を切換えると同時にデータ出力をハイインピーダン
スにする。そして子局側は方向信号の変化のタイミング
で、シリアルデータのｎｔＪｔ。

をアドレスとしてラッチし各子局に設定されたアドレス
との比較をおこなう。

そして親局から送られたアドレスと一致したアドレスを
持つ星−の子局だけが指定された子局として、Ｃの時間
で、アドレスに先立って送られたデータを子局の内部で
活用しデータ信号を駆動する＋？を利を得る。

引続き親局からクロック信号が送られてくれば指定され
た子局はクロック信号に同期してデータをシリアル出力
し親局はそのデータを取込んで指定した子局からのデー
タとして活用する。

第２図は親局の構成例を示すハードウェアブロック図で
ある。

親局は以下の機能要素で構成される。

〈イ）子局の指定や入出力データの管理をおこなうコン
トローラ１゜ （ロ）パラレルデータをシリアルデータに変換するシフ
１−レジスタ２゜ （ハ）シリアルデータをパラレルデータに変換するシフ
トレジスタ３゜ （ニ）シフトレジスタ２及び３とトランスミツタフにク
ロックを与えるクロック信号発生器４゜（ホ）トランシ
ーバ６のデータ方向信号と１ヘランスミツタ８に方向信
号を与える方向信号発生器５゜（へ）各子局と接続され
るバス９にデータ信号の入出力をおこなう相方向ｌ−ラ
ンシーバ６゜〈ト）クロック信号をバス９へ出力するＩ
−ランスミツタフ。

（チ）方向信号をバス９へ出力するトランスミッタ８゜ 次に親局の動作について説明をおこなう。

まず親局が各子局にデータを送出する時はシフトレジス
タ２にデータをロードし、トランシーバからデータが出
力され各子局がデータ受信モードになるように方向信号
発生器を設定する。

次にシフトレジスタ２のデータを送出できる数だけクロ
ック信号発生器４からクロック信号を出力する。

シフトレジスタ内のデータが完全に送り出されたらシフ
トレジスタ２にデータをロードしクロック信号の発生を
おこなうという手順を繰返し、子局に修・要なデータを
出力する。

特定の子局に送るデータを出力し終えたらその子局を指
定するアドレスデータを上記の手順で出力する。

アドレスデータを出力し終えたら方向信号発生器らをコ
ントロールし方向信号を切換える。この時トランシーバ
６の方向も切換わりデータを受信するモードとなる。

アドレスで指定した子局からデータを読み込む必要があ
ればクロック信号を出力しトランシーバ６を通じてシフ
トレジスタ３にデータを読み込む。

シフトレジスタ３に読み込んだデータが一杯になったら
コントローラにシフトレジスタ３のデータを読み込み、
以上の手順を必要なデータを読み終えるまで繰返す。

第３（２Ｉは子局のハードウェア構成を示すブロック図
である。

子局は以下の機能要素で構成される。

（イ）バス９からデータ信号を受取りシフトレジスタ１
３にデータ信号を与え、シフトレジスタ２０からのデー
タ信号をバスに送出するトランシーバ１０゜ （ロ）バス９からクロック信号を受取り、シフトレジス
タ１３．１７及び２０にクロック信号を与えるレシーバ
１１゜ （ハ）バス９から方向信号を受取り方向信号変化検出器
１６とアドレス一致検出器１５に方向信号を４えるレシ
ーバ１２゜ （ニ）トランシーバ１０から出力されたシリアルデータ
を入力しパラレルデータに変換してラッチ１４に出力す
るシフトレジスタ１３゜ （ポ）シフトレジスタ１３からのデータを、方向信号変
化検出器からの信号によりラッチするラッチ１４゜ （へンラッチ１４からのデータとレシーバ１２からの方
向信号を受けてあらかじめ設定されたアドレスと比較し
、アドレスが一致していれば方向信号が子局から親局へ
のデータ送信を占めしている時に、トランシーバ１０へ
の出力許可信号とラッチ１８へのラッチ信号を出力する
アドレス一致検出器１５゜ （ト）レジーバ１２からの方向信号を受けて方向信号が
親局から子局への送信を示す状態から子局から親局ｌ＼
の送信を示す状態に変化した時に、ラッチ１４へのラッ
チ信号とシフトレジスタ２０へのロード信号を出力する
方向信号変化検出器１６゜（チ）シフトレジスタ１３を
通ったシリアルデータ信号をレシーバ１１からのクロッ
ク信号に同期して入力しパラレルデータに変換してラッ
チ１８に出力する任意長のシフトレジスタ１７゜（す）
アドレス一致検出器からのラッチ信号でシフトレジスタ
１７のデータをラッチし内部機構１９にデータを出力す
るラッチ１８゜ 〈ヌン親局から送られたデータを活用する子局の内部機
構１９゜ （ル）内部機構１９からのデータを、方向信号変化検出
器からのロード信号でシフトレジスタにロードしクロッ
ク信号に同期してトランシーバ１０に出力するシフトレ
ジスタ２０゜ 次に子局の動作について説明を行なう。

まず親局からの方向信号が親局から子局へのデータ送信
を示している状態では子局のトランシーバは受信状態に
ありクロック信号に同期してシフトレジスタ１３、シフ
トレジスタ１４にデータを入力する。

レシーバ１２から入力する方向信号が変化した時にシフ
トレジスタ１３に残っているデータをアドレスデータと
してラッチ１４でラッチする。このアドレスと子局内部
であらかじめ設定されたアドレスが一致した時に子局は
シフトレジスタ１７に入っているデータを内部機構で活
用し、内部機構からもたらされるデータをシフトレジス
タ２０を通じて親局に送出する。

（Ｅ）発明の効果 以上述べてきた構成と作動により、本発明を利用すれば
子局側に極く小規模なハードウェアを用意するだけで１
対複数のネットワークが構成できる。従って子局をコン
パクトで安価なものとすることが可能であり、これによ
る商品価値の増大は多大なるものがある。

また各子局に対して送受信するデータ長は可変でよく、
簡単なハードウェア構成にも拘らず柔軟なネットワーク
構成になるのも大きな特長である。

【図面の簡単な説明】

第１図は親局と子局間の信号の状態を示すタイミングチ
ャート 第２図は親局のハードウェア構成を示す機能ブロック図 第３図は子局のハードウェア構成を示す機能ブロック図 第３図 特許出願人　日本システムデザイン株式会社ト 上く 辛 暇 ＄ 暇 〔 捌 溺　【 ｒ〈

Claims (1)

【特許請求の範囲】
1. １つの親局と複数の子局をバス結合で接続し、親局のみ
   が駆動するクロック信号及び方向信号と親局からも子局
   からも駆動できるデータ信号の３本の信号を使用する構
   成をとり、特定の方向信号の定常状態で親局から子局に
   クロック信号に同期してデータと子局のアドレスを送出
   し、方向信号の変化時に子局側でアドレスをラッチかつ
   デコードして、アドレスが一致した子局のみが親局から
   送られたデータを装置内部で有効とし、かつ親局に向け
   てデータを送出出来る状態にする事を特徴とする相方向
   シリアルデータ通信方法。