JP2000057086A - バス接続装置 - Google Patents

Abstract

(57)【要約】 【課題】 アクセスタイミングやバス幅が異なるバス同
士を、性能を劣化させることなく、容易に接続すること
ができるバス接続装置を提供することを課題とする。 【構成】 アクセスタイミングの異なるバスのうちの伝
送元となるバスの使用権を有する状況下で、この伝送元
のバス上のデータを入力保持し、この保持したデータ
を、上記異なるバスのうちの伝送元となるバスの使用権
を有する状況下で、この伝送先となるバスに出力する入
力フリップフロップ１０２，１０６，及び出力フリップ
フロップ１０３，１０７と、上記伝送元バスのデータの
入力に対し、上記伝送先のバスの使用権を獲得するバス
タイミング発生器１０９とを備えるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はバス接続装置に関
し、特に仕様の異なるバス同士を接続するためのバス接
続装置に関するものである。

【０００２】

【従来の技術】従来、アクセスタイミングの異なるバス
同士を接続する場合、接続するバスの仕様を、 （１）バスマスタに成り得るデバイスの持つタイミング
以外の共通のバスアクセスタイミングを規定し、各バス
マスタはその規定タイミングに合わせて入出力を行な
う。 （２）バスマスタに成り得る中の１つのバスマスタを選
び出し、それを標準のタイミングとしてそれに合わせ
て、各バスマスタのタイミング設計を行なう。 （３）タイミングが遅いバスに合わせてアクセスタイミ
ングの速いバスは、バス動作周波数を合わせる、もしく
はウェイトをかける。 のいずれかにすることによりタイミングを合わせるとい
う構成をとっていた。

【０００３】以下に、バス接続の従来例として、タイミ
ングが遅いバスに合わせてアクセスタイミングの速いバ
スがバス動作周波数を合わせる構成をとっていた例につ
いて説明する。図１１はタイミングが遅いバスに合わせ
てアクセスタイミングの速いバスがバス動作周波数を合
わせる構成をとるようにバス同士を接続した従来例を説
明するための、各バスのタイミングを示した図である。
図において、バスを占有しコントロールする装置である
バスマスタのうち、第１のバスマスタはバスサイクル１
の時間内でアドレスタイミングである第１のバスマスタ
アドレス１１１１、バス制御信号タイミングである第１
のバスマスタ制御信号１１１２、及びデータタイミング
である第１のバスマスタデータ１１１３を発生するよう
に構成されており、第２のバスマスタはバスサイクル２
の時間内でアドレスタイミングである第２のバスマスタ
アドレス１１１４、バス制御信号タイミングである第２
のバスマスタ制御信号１１１５、及びデータタイミング
である第２のバスマスタデータ１１１６を発生するよう
に構成されている。バスサイクルの時間は、（バスサイ
クル１の時間）＞（バスサイクル２の時間）である。

【０００４】ここで、例えばアドレス信号とデータ信号
とを伝送する場合、第１のバスマスタと第２のバスマス
タとが共通のアドレスバス（図示せず）と共通のデータ
バス（図示せず）とを介して接続し、第１のバスマスタ
アドレス１１１１のタイミングに第２のバスマスタアド
レス１１１４のタイミングを合わせる必要がある。同様
に、第１のバスマスタデータ１１１２と第２のバスマス
タデータ１１１６とを、また、第１のバスマスタ制御信
号１１１３と第２のバスマスタ制御信号１１１６とを合
わせる必要がある。従来、タイミングの異なるバス同士
のバスサイクルを合わせる場合、タイミングの遅いバス
サイクル１の時間に合うように、バスサイクル２を構成
する第２のバスマスタの動作周波数を落し、第２のバス
マスタはバスサイクル１の時間内で新たなアドレスタイ
ミングであるバスマスタアドレス１１１７と、新たなバ
ス制御信号タイミングであるバスマスタ制御信号１１１
８、及び新たなデータタイミングであるバスマスタデー
タ１１１９を発生していた。このような構成とする結
果、第２のバスマスタの動作周波数を落としていたた
め、本来ならばタイミングの速い第２のバスマスタ自身
の性能が落ちるという課題があった。

【０００５】このような課題を解決するために、第２の
バスマスタのバスサイクル２よりもサイクルの短い複数
の基本サイクルから第１、第２のバスサイクル１，２を
構成し、この基本サイクルの構成数により２つのバスを
接続する際のバスサイクルの時間の長さを調整するとい
う手法も考えられていた。しかしながら、異なるバスサ
イクルを持つバスマスタ同士を接続する場合、基本サイ
クルの構成数を合わせるだけでは、バスサイクル時間を
完全に合わせることができず、動作周波数を微調整し、
サイクル時間を完全に合わせることが必要であり、この
場合もバスマスタ自身の性能が落ちるという課題があっ
た。

【０００６】また、上述したようなバスサイクル時間と
同様に、バス同士の幅が異なる場合、バス間を接続する
ためにはバス幅も各バスのバスマスタ間で合わせる必要
があるが、バス上に複数のバスマスタ、メモリ等が存在
する場合、バス幅制御をアクセス対象により切り替る必
要があり、システム制御が複雑になるため、容易にバス
同士を接続できないという課題があった。

【０００７】

【発明が解決しようとする課題】この発明は上記のよう
な課題を解消するためになされたものであり、アクセス
タイミングやバス幅が異なるバス同士を、性能を劣化さ
せることなく、容易に接続することができるバス接続装
置を提供することを目的とする。

【０００８】

【課題を解決するための手段】この発明に係るバス接続
装置は、アクセスタイミングが異なるバス間でデータを
伝送する、該異なるバス間に設けられたバス接続装置に
おいて、上記異なるバスのうちの伝送元となるバスの使
用権を有する状況下で、この伝送元のバス上のデータを
入力保持し、この保持したデータを、上記異なるバスの
うちの伝送元となるバスの使用権を有する状況下で、こ
の伝送先となるバスに出力する第１の手段と、上記伝送
元バスのデータの入力に対し、上記伝送先のバスの使用
権を獲得する第２の手段とを備えるようにしたものであ
る。

【０００９】また、上記第１の手段を、伝送元となるバ
スのアクセスタイミングでデータを入力し、伝送先とな
るバスのアクセスタイミングでデータを出力するように
したものである。

【００１０】また、上記第１又は第２の手段の少なくと
も一つを、上記異なるバスに接続された、データの伝送
元となる装置、または伝送先となる装置の少なくともい
ずれか一方に内蔵するようにしたものである。

【００１１】また、上記第１の手段を、伝送先となるバ
スのアクセスタイミングでデータを出力するものとし、
上記第１又は第２の手段の少なくとも一つを、上記異な
るバスに接続された、データの伝送元となる装置、また
は伝送先となる装置の少なくともいずれか一方に内蔵す
るようにしたものである。

【００１２】また、この発明に係るバス接続装置は、ア
クセスタイミングが異なるバス間でデータを伝送する、
該異なるバス間に設けられたバス接続装置において、上
記異なるバスの両者と接続されるとともに、その一方の
バス上のデータが有効であることを示す外部から入力さ
れた信号に基づいて、上記異なるバスの一方を選択し、
該選択したバス上のデータを入力保持し、この保持した
データを、上記異なるバスのうちの選択されなかったバ
スに対し、そのバスの使用権を有する状況下で、そのバ
スのアクセスタイミングに合わせて出力する第１の手段
と、上記データが有効であることを示す信号に基づい
て、上記第１の手段で選択されなかったバスに対する使
用権を獲得する第２の手段とを備えるようにしたもので
ある。

【００１３】また、上記第１または第２の手段の少なく
とも一つを、上記異なるバスに接続された、データの伝
送元となる装置、または伝送先となる装置の少なくとも
いずれか一方に内蔵するようにしたものである。

【００１４】また、この発明に係るバス接続装置は、ア
クセスタイミング及びバス幅が異なるバス間でデータを
伝送する、該異なるバス間に設けられたバス接続装置に
おいて、上記異なるバスの両者と接続されるとともに、
その一方のバス上のデータが有効であることを示す外部
から入力された信号に基づいて、上記異なるバスの一方
を選択し、該選択したバス上のデータを入力保持し、こ
の保持したデータを、上記異なるバスのうちの選択され
なかったバスに対し、そのバスの使用権を有する状況下
で、そのバスのアクセスタイミング及びバス幅に合わせ
て出力する第１の手段と、上記データが有効であること
を示す信号に基づいて、上記第１の手段で選択されなか
ったバスに対する使用権を獲得する第２の手段とを備え
るようにしたものである。

【００１５】

【発明の実施の形態】実施の形態１．この発明の実施の
形態１に係るバス接続装置は、アクセスタイミングが異
なるバス間でデータを伝送する、該異なるバス間に設け
られたバス接続装置において、上記異なるバスのうちの
伝送元となるバスの使用権を有する状況下で、この伝送
元のバス上のデータを入力保持し、この保持したデータ
を、上記異なるバスのうちの伝送元となるバスの使用権
を有する状況下で、この伝送先となるバスに出力する第
１の手段と、上記伝送元バスのデータの入力に対し、上
記伝送先のバスの使用権を獲得する第２の手段とを備え
るようにしたものであり、これにより、伝送元となるバ
スのデータを一旦保持したあと、保持したデータをアク
セスタイミングの異なる伝送先となるバスに、そのバス
のアクセスタイミングに合わせて出力することができる
ため、アクセスタイミングが異なるバス同士を接続する
際に、バス同士のアクセスタイミングを、バスサイクル
を変化させて合わせる必要がなく、アクセスタイミング
が異なるバス同士を、性能を劣化させることなく、容易
に接続することができる。

【００１６】また、この発明の実施の形態１に係るバス
接続装置は、アクセスタイミングが異なるバス間でデー
タを伝送する、該異なるバス間に設けられたバス接続装
置において、上記異なるバスの両者と接続されるととも
に、その一方のバス上のデータが有効であることを示す
外部から入力された信号に基づいて、上記異なるバスの
一方を選択し、該選択したバス上のデータを入力保持
し、この保持したデータを、上記異なるバスのうちの選
択されなかったバスに対し、そのバスの使用権を有する
状況下で、そのバスのアクセスタイミングに合わせて出
力する第１の手段と、上記データが有効であることを示
す信号に基づいて、上記第１の手段で選択されなかった
バスに対する使用権を獲得する第２の手段とを備えるよ
うにしたものであり、これにより、伝送元となるバスの
データを一旦保持したあと、保持したデータをアクセス
タイミングの異なる伝送先となるバスに、そのバスのア
クセスタイミングに合わせて出力することができるた
め、アクセスタイミングが異なるバス同士を接続する際
に、バス同士のアクセスタイミングを、バスサイクルを
変化させて合わせる必要がなく、アクセスタイミングが
異なるバス同士を、性能を劣化させることなく、容易に
接続することができるとともに、両方のバスのいずれか
を適宜伝送元のバスとして利用できるため、バス間にお
いて双方向のデータ伝送を可能とできる。

【００１７】以下、本発明の実施の形態１に係るバス接
続装置を詳細に説明する。図１は本発明の実施の形態１
に係るバス接続装置の構造を示すブロック図であり、図
において、バス接続装置１００は、アクセスタイミング
の異なる所定のバス幅の第１のアドレスバス１１０及び
第２のアドレスバス１１１を接続し、アクセスタイミン
グの異なる所定のバス幅の第１のデータバス１１２及び
第２のデータバス１１３を接続している。このバス接続
装置１００は第１のアドレスバス１１０及び第２のアド
レスバス１１１を入力とするアドレスバス入力選択器１
０１と、アドレスバス入力選択器１０１からの出力を一
時保持するアドレスバス入力フリップフロップ（以下、
アドレスバス入力ＦＦと称す）１０２と、アドレスバス
入力ＦＦ１０２の出力を一時保持するアドレスバス出力
フリップフロップ（以下、アドレスバス出力ＦＦと称
す）１０３と、アドレスバス出力ＦＦ１０３の出力を第
１のアドレスバス１１０または第２のアドレスバス１１
１に出力するアドレスバス出力選択器１０４とからなる
アドレスバス系と、第１のデータバス１１２及び第２の
データバス１１３を入力とするデータバス入力選択器１
０５と、データバス入力選択器１０５からの出力を一時
保持するデータバス入力フリップフロップ（以下、デー
タバス入力ＦＦと称す）１０６と、データバス入力ＦＦ
１０６の出力を一時保持するデータバス出力フリップフ
ロップ（以下、データバス出力ＦＦと称す）１０７と、
データバス出力ＦＦ１０７の出力を第１のデータバス１
１２または第２のデータバス１１３に出力するデータバ
ス出力選択器１０８とからなるデータバス系と、アドレ
ス系及びデータ系の選択器，フリップフロップ及びバス
の制御を行なうバスタイミング発生器１０９から構成さ
れている。アドレスバス入力選択器１０１、データバス
入力選択器１０５、アドレスバス入力ＦＦ１０２、デー
タバス入力ＦＦ１０６、アドレスバス出力ＦＦ１０３、
データバス出力ＦＦ１０７、アドレスバス出力選択器１
０４、データバス出力選択器１０８は、システムを構成
するビット数（バス幅）分設けられている。各バスは、
それぞれ外部に設けられたバスマスタ（図示せず）によ
り制御されている。ここでは特に、バスが伝送先のバス
となるときにはスレーブとしても機能しえるバスマスタ
を用いた場合を示しており、第１のバスイネーブル信号
１１４は、第１のアドレスバス１１０及び第１のデータ
バス１１２のそれぞれのバスマスタが入出力するイネー
ブル信号であり、第２のバスイネーブル信号１１５は、
第２のアドレスバス１１１及び第２のデータバス１１３
のそれぞれのバスマスタが入出力するイネーブル信号で
ある。

【００１８】以上のように構成された本実施の形態１の
バス接続装置の動作について、第１のアドレスバス１１
０及び第１のデータバス１１２、あるいは第２のアドレ
スバス１１２及び第２のデータバス１１３のいずれか一
方を入力側即ち伝送元のバスとし、他方を出力側即ち伝
送先のバスとした場合について説明する。

【００１９】第１のアドレスバス１１０及び第２のアド
レスバス１１１はアクセスタイミングの異なるアドレス
バスであり、そのいずれかの伝送元となるアドレスバス
の出力がアドレスバス入力選択器１０１に入力される。
第１のアドレスバス１１０又は第２のアドレスバス１１
１のうちの伝送先となるアドレスバスへの出力はアドレ
スバス出力選択器１０４から出力される。また、第１の
データバス１１２又は第２のデータバス１１３はアクセ
スタイミングの異なるデータバスであり、そのいずれか
の伝送元となるデータバスの出力がデータバス入力選択
器１０５に入力される。第１のデータバス１１２及び第
２のデータバス１１３のうちの伝送先となるデータバス
への出力はデータバス出力選択器１０８から出力され
る。なお、第１のアドレスバス１１０と第１のデータバ
ス１１２は同一のクロックで動作するバスであり、第２
のアドレスバス１１１と第２のデータバス１１３は同一
のクロックで動作するバスである。

【００２０】アドレス入力選択器１０１は、伝送元とな
るアドレスバスのバスマスタから入力される第１のバス
イネーブル信号１１４または第２のバスイネーブル信号
１１５により入力を選択する。第１のバスイネーブル信
号１１４がイネーブルの場合、第１のアドレスバス１１
０を伝送元のバスとして選択し、第２のバスイネーブル
信号１１５がイネーブルの場合、第２のアドレスバス１
１１を伝送もとのバスとして選択する。同様に、第１の
バスイネーブル信号１１４がイネーブルの場合、第１の
データバス１１２を選択し、第２のバスイネーブル信号
１１５がイネーブルの場合、第２のデータバス１１３を
選択する。

【００２１】アドレスバス入力選択器１０１及びデータ
バス入力選択器１０５によって選択されたアドレスバス
のデータ及びデータバスのデータは、各々アドレスバス
ＦＦ１０２及びデータバスＦＦ１０６において、伝送元
となるバスのバスマスタの出力するイネーブル信号のタ
イミングで保持される。この保持はバスタイミング発生
器１０９が伝送元のバスマスタのバスイネーブル信号に
基づいて作成し出力する保持タイミング信号１２１によ
り行われる。ここでは第１のアドレスバス１１０及び第
１のデータバス１１２、あるいは第２のアドレスバス１
１２及び第２のデータバス１１３のいずれかが伝送元の
バスとなっており、アドレスバス入力選択器１０１、デ
ータバス入力選択器１０５、アドレスバス入力ＦＦ１０
２、及びデータバス入力ＦＦ１０６はこれらのうちの伝
送元バスとなるバスのタイミングで動作する。

【００２２】次にアドレスバス入力ＦＦ１０２とデータ
バス入力ＦＦ１０６とに保持されたデータを伝送先とな
るバスへ出力する動作を説明する。アドレスバスタイミ
ング発生器１０９は伝送元のバスマスタのイネーブル信
号に基づいて、伝送先のバスの制御のためのバスマスタ
出力信号１１６、ここでは“１" を伝送先のバスマスタ
に対して出力する。つまり、第１のアドレスバス１１０
及びデータバス１１２が伝送元バスであれば、第２のア
ドレスバス１１１及び第２のデータバス１１３のバスマ
スタに対しバスマスタ出力信号１１６を出力し、第２の
アドレスバス１１１、第２のデータバス１１３が伝送元
バスであれば第１のアドレスバス１１０及びデータバス
１１２のバスマスタに対しバスマスタ出力信号１１６を
出力する。このバスマスタ出力信号１１６により出力側
となるバスに対しバス使用権（以下、バス権と称す）を
獲得する。

【００２３】バス権が得られた後、バスタイミング発生
器１０９は伝送先バスとなっている第１のアドレスバス
１１０及びデータバス１１２、あるいは第２のアドレス
バス１１１及びデータバス１１３のバスマスタから出力
されるイネーブル信号により、伝送先バスのバスタイミ
ングを受け、そのバスタイミングに合わせてアドレスバ
ス入力ＦＦ１０２とデータバス入力ＦＦ１０６から入力
されるデータを保持するための保持タイミング信号１１
７、１１８を、アドレスバス出力ＦＦ１０３及びデータ
バス出力ＦＦ１０７に対して発生する。さらにバスタイ
ミング発生器１０９は、アドレスバス出力選択器１０４
に対しアドレスバス出力ＦＦ１０３のデータの出力先、
即ち伝送先バスとなる第１のアドレスバス１１０または
第２のアドレスバス１１１のいずれかを選択する選択信
号１１９を、また、データバス出力選択器１０８に対し
データバス出力ＦＦ１０７のデータの出力先、即ち伝送
先となる第１のデータバス１１２または第２のデータバ
ス１１３を選択する選択信号１２０を出力し、アドレス
バス出力ＦＦ１０３及びデータバス出力ＦＦ１０７に保
持したデータを、それぞれアドレスバス出力選択器１０
４及びデータバス出力選択器１０８を介して出力する。

【００２４】図２は本実施の形態１に係るバス接続装置
の動作を、第１のアドレスバス１１０及びデータバス１
１２から第２のアドレスバス１１１及びデータバス１１
３にデータを出力する場合について説明するためのタイ
ミング図であり、図において、図１と同一符号は同一又
は相当する部分を示している。

【００２５】以下、図に基づいて動作を説明する。本実
施の形態１のバス制御装置１００は、第１のバスイネー
ブル信号１１４を伝送元バスである第１のアドレスバス
１１０及びデータバス１１２のバスマスタ（図示せず）
から受取り、バスサイクル１のタイミングで第１のアド
レスバス１１０及びデータバス１１２に入力されたアド
レス信号Ａ１とデータ信号Ｄ１を、第１のバスイネーブ
ル信号１１４の立ち下がりのタイミングで、アドレスバ
ス入力ＦＦ１０２及びデータバス入力ＦＦ１０６に入力
し保持する。一方、第１のバスイネーブル信号１１４が
イネーブルの状態、ここでは第１のバスイネーブル信号
１１４が“１" の状態になったのを受け、バスタイミン
グ発生器１０９はバスマスタ出力信号１１６を第２のア
ドレスバス１１１及びデータバス１１３の伝送先バス２
系統のバスマスタに出力して伝送先バスのバス権を獲得
し、伝送先バスのバスマスタは第２のバスイネーブル信
号１１５をバスタイミング発生器１０９に対して出力す
る。この第２のバスイネーブル信号１１５が“１" にな
ったのを受け、バスタイミング発生器１０９がアドレス
バス入力ＦＦ１０２とデータバス入力ＦＦ１０６とのデ
ータをアドレスバス出力ＦＦ１０３とデータバス出力Ｆ
Ｆ１０７に伝送、保持させ、さらに第２のアドレスバス
及びデータバスのバス２系統のバスタイミング、即ちバ
スサイクル２に合わせて、アドレスバス出力ＦＦ１０３
とデータバス出力ＦＦ１０７のデータを第２のアドレス
バス１１１と第２のデータバス１１３へ出力する。

【００２６】このとき、第１のアドレスバス１１０及び
第１のデータバス１１２から次のデータとして入力され
るアドレスＡ２とデータＤ２は、アドレスＡ１とデータ
Ｄ１とを第２のアドレスバス１１１と第２のデータバス
１１３にそれぞれ出力するタイミングにオーバーラップ
して、バスサイクル１のタイミングでアドレスバス入力
ＦＦ１０２とデータバス入力ＦＦ１０６とにそれぞれ保
持される。

【００２７】図３は本実施の形態１に係るバス接続装置
の、第１のアドレスバス１１０から第２のアドレスバス
１１１へアドレスを伝送するとともに、第２のデータバ
ス１１３から第１のデータバス１１２にデータを伝送す
る場合の動作を説明するための図であり、図において、
図１と同一符号は同一又は相当する部分を示している。
以下、図３に基づいて動作を説明する。

【００２８】バス接続装置１００は、第１のバスイネー
ブル信号１１４を伝送元バスのバスマスタから受取り、
バスサイクルＡ１のタイミングで第１のアドレスバス１
１０に入力されたアドレス１を、第１のバスイネーブル
信号１１４のイネーブルのタイミングで、アドレスバス
入力ＦＦ１０２に保持する。一方、バス１イネーブル信
号１１４がイネーブルの状態、本実施の形態１において
は“１" の状態になったのを受け、バスマスタ出力信号
１１６を第２のアドレスバスと第２のデータバスのバス
２系統のバスマスタに出力してバス権を獲得し、これら
のバスのバスマスタはバス２イネーブル信号１１５を出
力する。ここで、第２のデータバス１１３から第１のデ
ータバス１１２にデータを伝送するため、第２のデータ
バス１１３に入力されたデータを、再度第１のデータバ
ス１１２のバスマスタに伝送する必要がある。このた
め、第１のアドレスバス１１０上のアドレスＡ１は第１
のバスマスタから出力されたままとする。第２のバスイ
ネーブル信号１１５の出力により、アドレスバス入力Ｆ
Ｆ１０２のデータをアドレスバス出力ＦＦ１０３に伝
送、保持させ（図示せず）、第２のアドレスバス及び第
２のデータバスのバス２系統のバスタイミング、即ちバ
スサイクル２に合わせて、アドレスバス出力ＦＦ１０３
のデータを第２のアドレスバス１１１へ出力する。第２
のバスマスタはアドレスＡ１を受け、第２のデータバス
１１３にデータＤ１を出力し、このデータＤ１をデータ
入出力ＦＦ１０６で一旦保持し、次のバスサイクル１の
タイミングで第１のデータバス１１２に出力し、第１の
バスマスタに伝送する。これにより、第２のデータバス
１１３から第１のデータバス１１２にデータを伝送でき
る。

【００２９】このように本実施の形態１においては、異
なるバスのうちの伝送元となるバスの使用権を有する状
況下で、この伝送元のバス上のデータを入力保持し、こ
の保持したデータを、上記異なるバスのうちの伝送元と
なるバスの使用権を有する状況下で、この伝送先となる
バスに出力する入力フリップフロップ１０２，１０６，
及び出力フリップフロップ１０３，１０７と、上記伝送
元バスのデータの入力に対し、上記伝送先のバスの使用
権を獲得するバスタイミング発生器１０９とを備えるよ
うにしたから、伝送元となるバスのデータを一旦保持し
たあと、保持したデータをアクセスタイミングの異なる
伝送先となるバスに、そのバスのアクセスタイミングに
合わせて出力することができるため、アクセスタイミン
グが異なるバス同士を接続する際に、バス同士のアクセ
スタイミングを、バスサイクルを変化させて合わせる必
要がなく、アクセスタイミングが異なるバス同士を、性
能を劣化させることなく、容易に接続することができる
という効果が得られる。

【００３０】また、アクセスタイミングが異なるバスの
両者と接続されるとともに、その一方のバス上のデータ
が有効であることを示す外部から入力されたイネーブル
信号１１４に基づいて、上記異なるバスの一方を選択す
る入力選択器１０１，１０５及び該選択したバス上のデ
ータを入力保持し、この保持したデータを、上記異なる
バスのうちの選択されなかったバスに対し、そのバスの
使用権を有する状況下で、そのバスのアクセスタイミン
グに合わせて出力する入力フリップフロップ１０２，１
０６、出力フリップフロップ１０３，１０７、出力選択
器１０４，１０８と、上記データが有効であることを示
すイネーブル信号１１４に基づいて、上記選択されなか
ったバスに対する使用権を獲得するバスタイミング発生
器１０２とを備えるようにしたから、アクセスタイミン
グが異なるバス同士を、性能を劣化させることなく、容
易に接続することができるとともに、両方のバスのいず
れかを適宜、伝送元のバスとして利用できるため、バス
間において双方向のデータ伝送を可能とできるバスタイ
ミング装置を提供できる効果がある。

【００３１】実施の形態２．図４は本発明の実施の形態
２に係るバス接続装置の構造を示すブロック図であり、
図において、バス接続装置４００は、アクセスタイミン
グの異なる第１のアドレスバス４１０及び第２のアドレ
スバス４１１を接続するとともに、アクセスタイミング
の異なる第１のデータバス４１２と第２のデータバス４
１３とを接続している。第１のアドレスバス４１０及び
第２のアドレスバス４１１を入力とするアドレスバス入
力選択器４０１と、アドレスバス入力選択器４０１から
の出力を一時保持するアドレスバス入力ＦＦ４０２と、
アドレスバス入力ＦＦ４０２の出力を一時保持するアド
レスバス出力ＦＦ４０３と、アドレスバス出力ＦＦ４０
３の出力を第１のアドレスバス４１０又は第２のアドレ
スバス４１１に出力するアドレスバス出力選択器４０４
とからなるアドレスバス系と、第１のデータバス４１２
及び第２のデータバス４１３を入力とするデータバス入
力選択器４０５と、データバス入力選択器４０５からの
出力を一時保持するデータバス入力ＦＦ４０６と、デー
タバス入力ＦＦ４０６の出力を一時保持するデータバス
出力ＦＦ４０７と、データバス出力ＦＦ４０７の出力を
第１のデータバス４１２または第２のデータバス４１３
に出力するデータバス出力選択器４０８からなるデータ
バス系と、アドレス系及びデータ系を構成する選択器及
びフリップフロップ及びバスの制御を行なうバスタイミ
ング発生器４０９から構成されている。また、アドレス
バス入力選択器４０１とアドレスバス出力選択器４０４
との間には、アドレスバス入力ＦＦ４０２とアドレスバ
ス出力ＦＦ４０３とを通過せずに直接、アドレスバス入
力選択器４０１からアドレスバス出力選択器４０４にア
ドレスデータを伝送するアドレスバイパス回路４３０が
設けられている。また、データバス入力選択器４０５と
データバス出力選択器４０８との間には、データバス入
力ＦＦ４０６とデータバス出力ＦＦ４０７とを通過せず
に直接、データバス入力選択器４０５からデータバス出
力選択器４０８にデータを伝送するデータバイパス回路
４３１が付加されている。アドレスバス入力選択器４０
１、データバス入力選択器４０５、アドレスバス入力Ｆ
Ｆ４０２、データバス入力ＦＦ４０６、アドレスバス出
力ＦＦ４０３、データバス出力ＦＦ４０７、アドレスバ
ス出力選択器４０４、データバス出力選択器４０８は、
システムを構成するビット数、即ちバス幅分存在する。
各バスはそれぞれバスマスタ( 図示せず) により制御さ
れており、ここでは特に，バスが伝送先のバスとなると
きにはスレーブとしても機能し得るバスマスタを用いた
場合を示しており、第１のバスイネーブル信号１１４
は、第１のアドレスバス４１０及び第１のデータバス４
１２のそれぞれのバスマスタが入出力するイネーブル信
号であり、第２のバスイネーブル信号４１５は、第２の
アドレスバス４１０及び第２のデータバス４１３のそれ
ぞれのバスマスタが入出力するイネーブル信号である。

【００３２】次に、本実施の形態２のバス接続装置の動
作を、第１のアドレスバス４１０及び第１のデータバス
４１２、あるいは第２のアドレスバス４１１及び第２の
データバス４１３のいずれか一方を入力側，即ち伝送元
のバスとし、他方を出力側，即ち伝送先のバスとした場
合について、図４を用いて説明する。

【００３３】第１のアドレスバス４１０及び第２のアド
レスバス４１１はアクセスタイミングの異なるアドレス
バスであり、アドレスバス入力選択器１０１に入力され
る。第１のアドレスバス４１０及び第２のアドレスバス
４１１への出力はアドレスバス出力選択器４０４から出
力される。また、第１のデータバス４１２及び第２のデ
ータバス４１３はアクセスタイミングの異なるデータバ
スであり、データバス入力選択器４０５に入力される。
第１のデータバス４１２及び第２のデータバス４１３へ
の出力はデータバス出力選択器４０８から出力される。
第１のアドレスバス４１０と第１のデータバス４１２と
は同一のクロック系で動作するバスであり、第２のアド
レスバス４１１と第２のデータバス４１３とは同一のク
ロック系で動作するバスである。

【００３４】アドレス入力選択器４０１は、伝送元とな
るアドレスバスのバスマスタから入力される第１のバス
イネーブル信号４１４または第２のバスイネーブル信号
４１５により、第１のアドレスバス４１０あるいは第２
のアドレスバス４１１のいずれを入力として選択する。
第１のバスイネーブル信号４１４がイネーブルの場合、
第１のアドレスバス４１０を選択し、第２のバスイネー
ブル信号４１５がイネーブルの場合、第２のアドレスバ
ス４１１を選択する。同様に、第１のバスイネーブル信
号４１４がイネーブルの場合、第１のデータバス４１２
を選択し、第２のバスイネーブル信号４１５がイネーブ
ルの場合、第２のデータバス４１３を選択する。アドレ
スバス入力選択器４０１及びデータバス入力選択器４０
５によって選択されたアドレスバスのデータ及びデータ
バスのデータは、各々アドレスバスＦＦ４０２及びデー
タバスＦＦ４０６において、伝送元となるバスのバスマ
スタの出力するイネーブル信号のタイミングで保持され
る。この保持はバスタイミング発生器４０９が伝送元の
バスマスタのバスイネーブル信号に基づいて作成し出力
する保持タイミング信号１２１により行われる。ここで
は第１のアドレスバス４１０及び第１のデータバス４１
２、あるいは第２のアドレスバス４１２及び第２のデー
タバス４１３のいずれかが伝送元バスとなっているた
め、アドレスバス入力選択器４０１、データバス入力選
択器４０５、アドレスバス入力ＦＦ４０２、及びデータ
バス入力ＦＦ４０６はこれらのうちの伝送元バスとなる
バスのタイミングで動作する。

【００３５】次にアドレスバス入力ＦＦ４０２とデータ
バス入力ＦＦ４０６に保持されたデータを、伝送先とな
るバスへ出力する動作を説明する。アドレスバスタイミ
ング発生器４０９は伝送元のバスマスタのイネーブル信
号に基づいて、伝送先のバスの制御のためのバスマスタ
出力信号４１６、ここでは“１" を伝送先のバスマスタ
に対して出力する。つまり第１のアドレスバス４１０及
び第１のデータバス４１２が伝送元バスであれば、第２
のアドレスバス４１１及び第２のデータバス４１３のバ
スマスタに対しバスマスタ出力信号４１６を出力し、第
２のアドレスバス４１１，第２のデータバス４１３が伝
送元バスであれば第１のアドレスバス４１０及びデータ
バス４１２のバスマスタに対しバスマスタ出力信号４１
６を出力する。このバスマスタ出力信号４１６により出
力側となるバスに対しバス権を獲得する。

【００３６】バス権が得られた後、伝送先バスとなって
いる第１のアドレスバス４１０及びデータバス４１２、
あるいは第２のアドレスバス４１１及びデータバス４１
３のバスマスタから出力されるイネーブル信号により、
伝送先バスのバスタイミングを受け、そのバスタイミン
グに合わせてアドレスバス入力ＦＦ４０２とデータバス
入力ＦＦ４０６から入力されるデータを保持するための
保持タイミング信号４１７、４１８を、アドレスバス出
力ＦＦ４０３及びデータバス出力ＦＦ４０７に対して発
生する。さらにバスタイミング発生器４０９はアドレス
バス出力選択器４０４に対しアドレスバス出力ＦＦ４０
３のデータの出力先、即ち伝送先である第１のアドレス
バス４１０または第２のアドレスバス４１１を選択する
選択信号４１９を出力し、データバス出力選択器４０８
に対しデータバス出力ＦＦ４０７のデータの出力先であ
る第１のデータバス４１２または第２のデータバス４１
３を選択する選択信号４２０を出力し、アドレスバス出
力ＦＦ４０３及びデータバス出力ＦＦ４０７に保持した
データを伝送先のバスへ出力する。

【００３７】ここで、全てのバスが同一のバスタイミン
グで動作する場合、第１のアドレスバス４１０及び第２
のアドレスバス４１１間と、第１のデータバス４１２及
びデータバス４１３間は直接接続することができ、アド
レスバス入力ＦＦ４０２、アドレスバス出力ＦＦ４０
３、データバス入力ＦＦ４０６、データバス出力ＦＦ４
０７でのデータ保持動作は不要である。この場合、アド
レスバス入力ＦＦ４０２及びアドレスバス出力ＦＦ４０
３からなる伝送バスをバイパスするアドレスバイパス回
路４３０と、データバス入力ＦＦ４０６及びデータバス
出力ＦＦ４０７からなる伝送バスをバイパスするデータ
バイパス回路４３１とを動作させ、上記の各フリップフ
ロップを通過することなくデータが伝送される。

【００３８】以下、図５を用いて、第１のアドレスバス
４１０及び第１のデータバス４１２から第２のアドレス
バス４１１及び第２のデータバス４１３にバイパス回路
４３０，４３１を用いて伝送、出力する場合の動作につ
いて説明する。伝送元となる第１のアドレスバス４１０
及び第１のデータバス４１２のバスマスタが出力する第
１のバスイネーブル信号４１４がイネーブルの状態、こ
こでは“１" の状態になったのを受け、バスマスタ出力
信号４１６を第２のアドレスバス４１１と第２のデータ
バス４１３との伝送先となるバス２系統に出力し、これ
らに対するバス権を獲得し、これらのバスのバスマスタ
がバス２イネーブル信号４１５をバスタイミング発生器
４０９に出力する。図の状態はバスマスタ２に対し、既
にバス権を獲得している状態を示す。第１のアドレスバ
ス４１０から入力されたアドレスＡ１はアドレスバイパ
ス回路４３０を経由し、アドレスバス出力選択器４０４
を経て第２のアドレスバス４１１にそのまま出力される
とともに、アドレスバス入力ＦＦ４０２に保持され（図
示せず）、バスサイクル２に必要なタイミング間のデー
タの出力を行なう。同様に、第１のデータバス４１２か
ら入力されたデータＤ１はデータバイパス回路４３１を
経由し、第２のデータバス４１３にそのまま出力される
とともに、データバス入力ＦＦ４０６に保持され（図示
せず）、バスサイクル２に必要なタイミング間のデータ
の出力を行なう。以上の様に、アドレス、データとも同
一サイクル内で連続してデータ伝送を行なうことができ
る。

【００３９】図６は本実施の形態２のバス接続装置の動
作のタイミングを示した図であり、図において、図４と
同一符号は同一又は相当する部分を示している。この図
を用いて、第１のアドレスバス４１０から第２のアドレ
スバス４１１にアドレスを出力し、第２のデータバス４
１３からデータを入力し、第１のデータバス４１２にデ
ータを伝送する動作について説明する。

【００４０】バス接続装置４００は第１のバスイネーブ
ル信号４１４を伝送元バスのバスマスタから受取り、バ
スサイクル１のタイミングで第１のアドレスバス４１０
に入力されたアドレスＡ１を、第１のバスイネーブル信
号４１４のイネーブルのタイミングで、アドレスバス入
力ＦＦ４０２に保持する。一方、第１のバスイネーブル
信号４１４がイネーブルの状態、ここでは“１" の状態
になったのを受け、バスタイミング発生器４０９はバス
マスタ出力信号４１６を、第２のアドレスバス４１１，
第２のデータバス４１３の伝送先バス２系統のバスマス
タに出力し、これらのバスのバス権を獲得し、これらの
バスのバスマスタが第２のバスイネーブル信号４１５を
バスタイミング発生器４０９に出力する。ここで、第２
のデータバス４１３から第１のデータバス４１２にデー
タを伝送するため、第２のデータバス４１３に入力され
たデータを、再度第１のデータバス４１２のバスマスタ
に伝送する必要がある。このため、第１のアドレスバス
１１０上のアドレスＡ１は第１のバスマスタから出力さ
れたままとする。第２のバスイネーブル信号４１５の出
力により、アドレスバス入力ＦＦ４０２のデータをアド
レスバス出力ＦＦ４０３に伝送、保持させ、第２のアド
レスバス４１１及び第２のデータバス４１３のバス２系
統のバスタイミング、言い換えれば第２のバスサイクル
に合わせて、アドレスバス出力ＦＦ４０３のデータを第
２のアドレスバス４１１へ出力する。第２のバスマスタ
はアドレスＡ１を受け、第２のデータバス４１３にデー
タＤ１を出力し、このデータＤ１をデータ入出力ＦＦ４
０６で一旦保持し、次のバスサイクル１のタイミングで
第１のデータバス４１２に出力し、第１のバスマスタに
伝送する。これにより、第２のデータバス４１３から第
１のデータバス４１２にデータを転送することができ
る。

【００４１】このように本実施の形態２においては、上
記実施の形態１と同様の効果を奏するとともに、アドレ
スバイパス回路４３０，４３１を設けることにより、伝
送元と伝送先のバスのアクセスタイミングが同じ場合
に、データをフリップフロップで保持することがなく、
よりデータを効率よく伝送できる効果がある。

【００４２】実施の形態３．図７は本発明の実施の形態
３に係るバス接続装置の構造を示すブロック図であり、
図において、バス接続装置７００は、アクセスタイミン
グの異なる第１のアドレスバス７１０及び第２のアドレ
スバス７１１を接続し、アクセスタイミングの異なる第
１のデータバス７１２および第２のデータバス７１３を
接続している。このバス接続装置７００は、第１のアド
レスバス７１０及び第２のアドレスバス７１１を入力と
するアドレスバス入力選択器７０１と、アドレスバス入
力選択器７０１からの出力を一時保持するアドレスバス
入力ＦＦ７０２と、アドレスバス入力ＦＦ７０２の出力
を第１のアドレスバス７１０または第２のアドレスバス
７１１に選択的に出力するアドレスバス出力選択器７０
４とからなるアドレスバス系と、第１のデータバス７１
２及び第２のデータバス７１３を入力とし、そのいずれ
かを選択するデータバス入力選択器７０５と、データバ
ス入力選択器７０５からの出力を一時保持するデータバ
ス入力ＦＦ７０６と、データバス入力ＦＦ７０６の出力
を第１のデータバス７１２または第２のデータバス７１
３に選択的に出力するデータバス出力選択器７０８のデ
ータバス系と、アドレス系及びデータ系の選択器、フリ
ップフロップ、及びバスの制御を行なうバスタイミング
発生器７０９から構成されている。アドレスバス入力選
択器７０１、データバス入力選択器７０５、アドレスバ
ス入力ＦＦ７０２、データバス入力ＦＦ７０６、アドレ
スバス出力選択器７０４、データバス出力選択器７０８
は、システムを構成するビット数（バス幅）分設けられ
ている。各バスは、それぞれバスマスタ（図示せず）に
より制御されており、ここでは特に、バスが伝送先のバ
スとなるときにはスレーブとしても機能しえるバスマス
タを用いた場合を示しており、第１のバスイネーブル信
号７１４は、第１のアドレスバス７１０及び第１のデー
タバス７１２のそれぞれのバスマスタが入出力するイネ
ーブル信号であり、第２のバスイネーブル信号７１５
は、第２のアドレスバス７１０及び第２のデータバス７
１３のそれぞれのバスマスタが入出力するイネーブル信
号である。

【００４３】以上のように構成された本発明のバス接続
装置の動作について、第１のアドレスバス７１０及び第
１のデータバス７１２、あるいは第２のアドレスバス７
１１及び第２のデータバス７１３のいずれか一方を入力
側バス、即ち伝送元バスとし、他方を出力側のバス、即
ち伝送先バスとした場合について、図７を用いて説明す
る。

【００４４】第１のアドレスバス７１０及び第２のアド
レスバス７１１はアクセスタイミングの異なるアドレス
バスであり、そのいずれかの伝送元となるアドレスバス
の出力がアドレスバス入力選択器７０１に入力される。
第１のアドレスバス７１０または第２のアドレスバス７
１１のうちの伝送先となるアドレスバスへの出力はアド
レスバス出力選択器７０４から出力される。また第１の
データバス７１２及び第２のデータバス７１３はアクセ
スタイミングの異なるデータバスであり、そのいずれか
の伝送元となるデータバスの出力がデータバス入力選択
器７０５に入力される。第１のデータバス７１２または
第２のデータバス７１３のうちの伝送先となるデータバ
スへの出力はデータバス出力選択器４０８から出力され
る。第１のアドレスバス７１０と第１のデータバス７１
２は同一のクロック系で動作するバスであり、第２のア
ドレスバス７１１と第２のデータバス７１３は同一のク
ロック系で動作するバスである。

【００４５】アドレス入力選択器７０１は伝送元となる
アドレスバスのバスマスタから入力される第１のバスイ
ネーブル信号７１４または第２のバスイネーブル信号７
１５により第１のアドレスバス７１０あるいは第２のア
ドレスバス７１１のいずれかの入力を選択する。第１の
バスイネーブル信号７１４がイネーブルの場合、第１の
アドレスバス７１０を選択し、第２のバスイネーブル信
号７１５がイネーブルの場合、第２のアドレスバス７１
１を選択する。同様に、第１のバスイネーブル信号７１
４がイネーブルの場合、第１のデータバス７１２を選択
し、第２のバスイネーブル信号７１５がイネーブルの場
合、第２のデータバス７１３を選択する。アドレスバス
入力選択器７０１及びデータバス入力選択器７０５によ
って選択されたアドレスバスのデータ及びデータバスの
データは、各々アドレスバスＦＦ７０２及びデータバス
ＦＦ７０６で伝送元のバスのバスマスタが出力するイネ
ーブル信号のタイミングで保持される。ここでは、第１
のアドレスバス７１０及び第１のデータバス７１２ある
いは第２のアドレスバス７１１及び第２のデータバス７
１３のいずれかが伝送元のバスとなっているため、アド
レスバス入力選択器７０１、データバス入力選択器７０
５、及びアドレスバス入力ＦＦ７０２及び、データバス
入力ＦＦ７０６はこれらのうちの伝送元バスとなるバス
のタイミングで動作する。

【００４６】次にアドレスバス入力ＦＦ７０２とデータ
バス入力ＦＦ７０６に保持されたデータを伝送先となる
バスへ出力する動作を説明する。アドレスバスタイミン
グ発生器７０９は伝送元のバスのバスマスタのイネーブ
ル信号に基づいて、伝送先のバスの制御を可能とするた
めのバスマスタ出力信号７１６、ここでは“１" を伝送
先のバスマスタに対して出力する。つまり、第１のアド
レスバス７１０、第１のデータバス７１２が伝送元バス
であれば第２のアドレスバス７１１、第２のデータバス
７１３のバスマスタに対しバスマスタ出力信号７１６を
出力し、第２のアドレスバス７１１及び第２のデータバ
ス７１３が伝送元バスであれば第１のアドレスバス７１
０及び第１のデータバス７１２のバスマスタに対しバス
マスタ出力信号７１６を出力する。バスマスタ出力信号
７１６により出力側バスに対しバス権を獲得する。

【００４７】バス権が得られた後、バスタイミング発生
器７０９は伝送先バスとなっている第１のアドレスバス
７１０及び第１のデータバス７１２、あるいは第２のア
ドレスバス７１１、第２のデータバス７１３のバスタイ
ミングを受け、そのバスタイミングに合わせてアドレス
バス出力選択器７０４に対しアドレスバス入力ＦＦ７０
２のデータの出力先となる第１のアドレスバス７１０ま
たは第２のアドレスバス７１１を選択するよう制御する
制御信号７１９を出力し、また、データバス出力選択器
７０８に対しデータバス入力ＦＦ７０６のデータの出力
先となる第１のデータバス７１２または第２のデータバ
ス７１３を制御する選択信号７２０を出力し、アドレス
バス入力ＦＦ７０２及びデータバス入力ＦＦ７０６に保
持したデータをアドレスバス出力選択器７０４及びデー
タバス出力選択器７０８を介して伝送先バスに出力す
る。

【００４８】図８は本実施の形態３に係るバス接続装置
の、第１のアドレスバス７１０及び第１のデータバス７
１２から第２のアドレスバス７１１及び第２のデータバ
ス７１３にデータを伝送する動作を説明するためのタイ
ミング図であり、図において、図７と同一符号は同一又
は相当する部分を示している。

【００４９】以下、図に基づいて動作を説明する。本実
施の形態３のバス制御装置は、第１のバスイネーブル信
号７１４を出力側バスマスタから受取り、バスサイクル
１のタイミングで第１のアドレスバス７１０及び第１の
データバス７１２に出力されたアドレスＡ１とデータＤ
１を、第１のバスイネーブル信号７１４の立ち下がりの
タイミングで、アドレスバス入力ＦＦ７０２とデータバ
ス入力ＦＦ７０６に保持する。一方、第１のバスイネー
ブル信号７１４がイネーブルの状態、ここでは“１" の
状態になったのを受け、バスマスタ出力信号７１６を第
２のアドレスバス７１１及び第２のデータバス７１３の
伝送先のバス２系統のバスマスタに出力し、伝送先バス
のバス権を獲得し、伝送先バスのバスマスタは、バス２
イネーブル信号７１５を出力する。バス２イネーブル信
号７１５の出力により、アドレスバス入力ＦＦ７０２と
データバス入力ＦＦ７０６のデータを、第２のアドレス
バス７１１及び第２のデータバス７１３の伝送先バス２
系統のバスタイミング、即ちバスサイクル２に合わせ
て、第２のアドレスバス７１１と第２のデータバス７１
３へ出力する。このとき、第１のアドレスバス７１０及
び第１のデータバス７１２からの次のデータであるアド
レスＡ２とデータＤ２は、アドレスＡ１とデータＤ１を
第２のアドレスバス７１１と第２のデータバス７１３に
出力するタイミングにオーバーラップして、バスサイク
ル１のタイミングでアドレスバス入力ＦＦ７０２とデー
タバス入力ＦＦ７０６に保持するようにする。

【００５０】このような実施の形態３に係るバス接続装
置においても上記実施の形態１と同様の効果を奏すると
ともに、出力フリップフロップを省略して、より簡単な
回路構成として装置の小型化を図ることができる効果が
ある。

【００５１】実施の形態４．この発明の実施の形態４に
係るバス接続装置は、アクセスタイミング及びバス幅が
異なるバス間でデータを伝送する、該異なるバス間に設
けられたバス接続装置において、上記異なるバスの両者
と接続されるとともに、その一方のバス上のデータが有
効であることを示す外部から入力された信号に基づい
て、上記異なるバスの一方を選択し、該選択したバス上
のデータを入力保持し、この保持したデータを、上記異
なるバスのうちの選択されなかったバスに対し、そのバ
スの使用権を有する状況下で、そのバスのアクセスタイ
ミング及びバス幅に合わせて出力する第１の手段と、上
記データが有効であることを示す信号に基づいて、上記
第１の手段で選択されなかったバスに対する使用権を獲
得する第２の手段とを備えるようにしたものであり、こ
れにより、伝送元となるバスのデータを一旦保持したあ
と、保持したデータをアクセスタイミングの異なる伝送
先となるバスに、そのバスのアクセスタイミング及びバ
ス幅に合わせて出力することができるため、アクセスタ
イミング及びバス幅が異なるバス同士を接続する際に、
バス同士のアクセスタイミングを、バスサイクルを変化
させて合わせる必要がなく、また、バス幅制御をアクセ
ス対象により切り替る必要をなくしてシステム制御を用
意とすることができるため、アクセスタイミング及びバ
ス幅が異なるバス同士を、性能を劣化させることなく、
容易に接続することができる。

【００５２】以下、本発明の実施の形態４に係るバス接
続装置を詳細に説明する。図９は本発明の実施の形態４
に係るバス接続装置の構造を示すブロック図であり、図
において、バス接続装置９００は、アクセスタイミング
が異なるとともにバス幅も異なる第１のアドレスバス９
１０及び第２のアドレスバス９１１を接続するととも
に、アクセスタイミングの異なるとともにバス幅も異な
る第１のデータバス９１２と第２のデータバス９１３と
を接続している。このバス接続装置９００は第１のアド
レスバス９１０及び第２のアドレスバス９１１を入力と
して、その一方を選択するアドレスバス入力選択器９０
１と、アドレスバス入力選択器９０１からの出力を一時
保持するアドレスバス入力ＦＦ９０２と、アドレスバス
入力ＦＦ９０２の出力を一時保持するアドレスバス出力
フリップフロップＦＦ９０３と、アドレスバス出力ＦＦ
９０３の出力を第１のアドレスバス９１０または第２の
アドレスバス９１１の一方に選択的に出力するアドレス
バス出力選択器９０４とからなるアドレスバス系と、第
１のデータバス９１２及び第２のデータバス９１３を入
力とし、その一方を選択するデータバス入力選択器９０
５と、データバス入力選択器９０５からの出力を一時保
持するデータバス入力ＦＦ９０６と、データバス入力Ｆ
Ｆ９０６の出力を一時保持するデータバス出力ＦＦ９０
７と、データバス出力ＦＦ９０７の出力を第１のデータ
バス９１２または第２のデータバス９１３の一方に選択
的に出力するデータバス出力選択器９０８のデータバス
系と、アドレス系及びデータ系の選択器、フリップフロ
ップ及びバスの制御を行なうバスタイミング発生器９０
９とから構成されている。アドレスバス入力選択器９０
１、データバス入力選択器９０５、アドレスバス入力Ｆ
Ｆ９０２、データバス入力ＦＦ９０６、アドレスバス出
力ＦＦ９０３、データバス出力ＦＦ９０７、アドレスバ
ス出力選択器９０４、データバス出力選択器９０８は、
システムを構成するビット数（バス幅）分存在する。各
バスは、それぞれバスマスタ（図示せず）により制御さ
れており、ここでは特に、バスが伝送先のバスとなると
きにはスレーブとしても機能しえるバスマスタを用いた
場合を示しており、第１のバスイネーブル信号９１４
は、第１のアドレスバス９１０及び第１のデータバス９
１２のそれぞれのバスマスタが入出力するイネーブル信
号であり、第２のバスイネーブル信号９１５は、第２の
アドレスバス９１０及び第２のデータバス９１３のそれ
ぞれのバスマスタが入出力するイネーブル信号である。
また、第１のバスマスタ側のバス幅情報を示す信号とし
て第１のバス幅情報信号９２１と、第２のバスマスタ側
のバス幅情報を示す信号として第２のバス幅情報信号９
２２とがあり、これが各バスのバスマスタから、バスタ
イミング発生器９０９に入力される。このバス幅情報信
号の一例として“１" であれば３２ビット幅、“０" で
あれば１６ビット幅を示すような信号が用いられる。

【００５３】以上のように構成された本実施の形態４の
バス接続装置の動作について説明する。第１のアドレス
バス９１０と第２のアドレスバス９１１とはアクセスタ
イミング及びバス幅の異なるアドレスバスであり、その
いずれかの伝送元となるアドレスバスの出力がアドレス
バス入力選択器９０１に入力される。第１のアドレスバ
ス９１０又は第２のアドレスバス９１１のうちの伝送先
となるアドレスバスへの出力はアドレスバス出力選択器
９０４から出力される。また第１のデータバス９１２と
第２のデータバス９１３とはアクセスタイミング及びバ
ス幅の異なるデータバスであり、そのいずれかの伝送元
となるデータバスの出力がデータバス入力選択器９０５
に入力される。第１のデータバス９１２または第２のデ
ータバス９１３のうちの伝送先となるデータバスへの出
力はデータバス出力選択器９０８から出力される。第１
のアドレスバス９１０と第１のデータバス９１２は同一
のクロック系で動作するバスであり、第２のアドレスバ
ス９１１と第２のデータバス９１３とは同一のクロック
系で動作するバスである。

【００５４】アドレス入力選択器９０１は、伝送元とな
るアドレスバスのバスマスタから入力される第１のバス
イネーブル信号９１４または第２のバスイネーブル信号
９１５により入力を選択する。第１のバスイネーブル信
号９１４がイネーブルの場合、第１のアドレスバス９１
０を選択し、第２のバスイネーブル信号９１５がイネー
ブルの場合、第２のアドレスバス９１１を選択する。同
様に、第１のバスイネーブル信号９１４がイネーブルの
場合、第１のデータバス９１２を選択し、第２のバスイ
ネーブル信号９１５がイネーブルの場合、第２のデータ
バス９１３を選択する。アドレスバス入力選択器９０１
及びデータバス入力選択器９０５によって選択されたア
ドレスバスのデータ及びデータバスのデータは各々、ア
ドレスバスＦＦ９０２及びデータバスＦＦ９０６で伝送
元バスのバスマスタのイネーブル信号のタイミングで保
持される。ここでは、第１のアドレスバス９１０及び第
１のデータバス９１２あるいは第２のアドレスバス９１
１及び第２のデータバス９１３が入力バスとなってお
り、アドレスバス入力選択器９０１、データバス入力選
択器９０５、アドレスバス入力ＦＦ９０２、及びデータ
バス入力ＦＦ９０６はこれらのうちの伝送元バスとなる
バスのタイミングで動作する。

【００５５】ここで、伝送元となるバスのバス幅と、こ
れらのバスをコントロールするバスマスタのバス出力幅
の関係が、（Ａ）伝送元バスのバス幅＞バスマスタのバ
ス出力幅あるいは、（Ｂ）伝送元バスのバス幅＜バスマ
スタのバス出力幅のいずれの状態であるかを示す信号を
伝送元バスのバス幅情報信号から得る。即ち第１のバス
幅情報信号９２１又は第２のバス幅情報信号９２２の一
方より得る。（Ａ）の場合、伝送元バス上のデータには
有効部分と無効部分が存在し、バスタイミング発生器９
０９はその有効部分を認識し、伝送先のバスのバスイネ
ーブル信号として、その情報を伝送先のバスのバスマス
タに伝達する。また、（Ｂ）の場合、バスマスタのバス
出力幅分のデータを伝送元バス上に伝送するためには、
複数のバスサイクルを発生する必要があり、伝送先バス
のバスイネーブル信号として、その情報を伝送先バスの
バスマスタに伝達する。

【００５６】続いて、アドレスバス入力ＦＦ９０２とデ
ータバス入力ＦＦ９０６に保持されたデータを伝送先バ
スへ出力する動作を説明する。アドレスバスタイミング
発生器９０９は伝送先バスのバスマスタを要求するバス
マスタ出力信号９１６を出力する。つまり、第１のアド
レスバス９１０、第１のデータバス９１２が入力バスで
あれば第２のアドレスバス９１１、第２のデータバス９
１３のバスマスタに対しバスマスタ出力信号９１６を出
力し、第２のアドレスバス９１１、第２のデータバス９
１３が入力バスであれば第１のアドレスバス９１０、第
１のデータバス９１２のバスマスタに対しバスマスタ出
力信号９１６を出力する。バス接続装置９００はバスマ
スタ出力信号９１６により伝送先バスに対しバス権を獲
得する。

【００５７】バス権が得られた後、バスタイミング発生
器９０９は、伝送先バスとなる第１のアドレスバス９１
０及び第１のデータバス９１２、あるいは第２のアドレ
スバス９１１及び第２のデータバス９１３のバスマスタ
から出力されるバスイネーブル信号により、伝送先バス
のバスタイミングを受け、そのバスタイミングに合わせ
てアドレスバス出力ＦＦ９０３及びデータバス出力ＦＦ
９０７の保持タイミング信号９１７、９１８を発生す
る。さらにバスタイミング発生器９０９はアドレスバス
出力選択器９０４に対しアドレスバス出力ＦＦ９０３の
データの出力先である第１のアドレスバス９１０または
第２のアドレスバス９１１を選択する選択信号９１９
と、データバス出力選択器９０８に対しデータバス出力
ＦＦ９０７のデータの出力先である第１のデータバス９
１２または第２のデータバス９１３を選択する選択信号
９２０とを出力し、アドレスバス出力ＦＦ９０３及びデ
ータバス出力ＦＦ９０７に保持したデータをアドレスバ
ス出力選択器９０４及びデータバス出力選択器９０８を
介して出力する。

【００５８】このとき、伝送元のアドレスバス及びデー
タバスのバス幅と、これらのバスのバスマスタのバス幅
との関係が、 （ａ）伝送元バスのバス幅＞伝送元バスのバスマスタの
バス出力幅 あるいは、 （ｂ）伝送元バスのバス幅＜伝送元バスのバスマスタの
バス出力幅 のいずれの状態であるかを伝送元バスのバス幅情報信号
として、第１のバス幅情報信号９２１または第２のバス
幅情報信号９２２のいずれかより得ている。また、伝送
先のアドレスバス及びデータバスのバス幅と、これらの
バスのバスマスタのバス幅との関係が、 （ｃ）伝送先バスのバス幅＞伝送先バスのバスマスタの
バス出力幅 あるいは、 （ｄ）伝送先バスのバス幅＜伝送先バスのバスマスタの
バス出力幅 のいずれの状態であるかを伝送先バスのバス幅情報信号
として、第１のバス幅情報信号９２１または第２のバス
幅情報信号９２２のいずれかより得ている。そして、
（ａ）かつ（ｃ）、または（ａ）かつ（ｄ）の場合、伝
送元バス上及び伝送先バス上のデータに有効部分と無効
部分が存在していることからバスタイミング発生器９０
９はその有効部分を認識し、また、出力時に複数のバス
サイクルを発生する必要がある場合にはその情報を添付
し、伝送先バスのバスイネーブル信号、即ち第１、第２
のバスイネーブル信号９１４，９１５のいずれかとし
て、その情報を伝送先のバスのバスマスタに伝達する。
また、（ｂ）かつ（ｃ）、または（ｂ）かつ（ｄ）の場
合、伝送元のバスのバスマスタのバス出力幅分のデータ
を伝送元バス上に伝送するために複数のバスサイクルを
発生する必要があり、また、出力時に複数のバスサイク
ルを発生する必要がある場合にはその情報を添付し、伝
送先のバスイネーブル信号、即ち第１、第２のバスイネ
ーブル信号９１４，９１５のいずれかとして、その情報
を伝送先バスマスタに伝達する。

【００５９】図１０は本実施の形態４に係るバス接続装
置の、第１のアドレスバス９１０及び第１のデータバス
９１２から第２のアドレスバス９１１及び第２のデータ
バス９１３に複数のバスサイクルを発生させてデータを
伝送する場合の動作を説明するための図であり、図にお
いて、図９と同一符号は同一又は相当する部分を示して
いる。以下、図に基づいて動作を説明する。

【００６０】バス制御装置９００は、第１のバスイネー
ブル信号９１４を伝送元のバスマスタから受取り、バス
サイクル１のタイミングで第１のアドレスバス９１０及
びデータバス９１２に入力されたアドレスＡ１とデータ
Ｄ１を、第１のバスイネーブル信号９１４の立ち下がり
のタイミングで、アドレスバス入力ＦＦ９０２とデータ
バス入力ＦＦ９０６に保持する。一方、第１のバスイネ
ーブル信号９１４がイネーブルの状態、ここでは“１"
の状態になったのを受け、バスマスタ出力信号９１６を
第２のアドレスバス９１１と第２のデータバス９１３と
の伝送先バス２系統のバスマスタに出力し、伝送先バス
のバス権を獲得し、これらのバスマスタが第２のバスイ
ネーブル信号９１５をバスタイミング発生器に出力す
る。第２のバスイネーブル信号９１５の出力により、ア
ドレスバス入力ＦＦ９０２とデータバス入力ＦＦ９０６
のデータをアドレスバス出力ＦＦ９０３とデータバス出
力ＦＦ９０７に伝送、保持させ、第２のアドレスバス９
１１と第２のデータバス９１３とのバス２系統のバスタ
イミング、すなわちバスサイクル２に合わせて、アドレ
スバス出力ＦＦ９０３とデータバス出力ＦＦ９０７のデ
ータとを第２のアドレスバス９１１と第２のデータバス
９１３へ出力する。

【００６１】ここで、特に、データ伝送の際に複数のバ
スサイクルを発生させる場合を想定しているので、仮に
データを２分割し、データＤ１の下位データであるデー
タＤ１−Ｌと上位データである下位データＤ１−Ｈとし
て伝送する必要があるとすると、データＤ１−Ｌとデー
タＤ１−Ｈとにそれぞれ対応するアドレスＡ１及び（ア
ドレスＡ１）＋１を発生し、この情報を伝送先のバスマ
スタに対し出力する。伝送先のバスマスタに対するバス
幅情報は第２のバスイネーブル信号９１５として出力さ
れ、伝送先のバスマスタにおいてデータ伝送に必要なバ
ス幅分のバスサイクルの修正が行う。

【００６２】このような実施の形態４によれば、アクセ
スタイミング及びバス幅が異なるバスの両者と接続され
るとともに、その一方のバス上のデータが有効であるこ
とを示す外部から入力されたイネーブル信号９１４に基
づいて、上記異なるバスの一方を選択する入力選択器９
０１，９０５及び該選択したバス上のデータを入力保持
し、この保持したデータを、上記異なるバスのうちの選
択されなかったバスに対し、そのバスの使用権を有する
状況下で、そのバスのアクセスタイミング及びバス幅に
合わせて出力する入力フリップフロップ９０２，９０
６、出力フリップフロップ９０３，９０７、出力選択器
９０４，９０８と、上記データが有効であることを示す
イネーブル信号９１４に基づいて、上記選択されなかっ
たバスに対する使用権を獲得するバスタイミング発生器
９０２とを備えるようにしたから、アクセスタイミング
及びバス幅が異なるバス同士を、性能を劣化させること
なく、容易に接続することができるとともに、両方のバ
スのいずれかを適宜、伝送元のバスとして利用できるた
め、バス間において双方向のデータ伝送を可能とできる
バスタイミング装置を提供できる効果がある。

【００６３】なお、上記実施の形態１〜４においては各
バスマスタをバス接続装置の外部に設けるようにした
が、本発明においては、いずれかのバスマスタの内部に
本発明のバス接続装置を設けるようにしても上記各実施
の形態と同様の効果を奏する。

【００６４】

【発明の効果】以上のようにこの発明によれば、アクセ
スタイミングが異なるバス間でデータを伝送する、該異
なるバス間に設けられたバス接続装置において、上記異
なるバスのうちの伝送元となるバスの使用権を有する状
況下で、この伝送元のバス上のデータを入力保持し、こ
の保持したデータを、上記異なるバスのうちの伝送元と
なるバスの使用権を有する状況下で、この伝送先となる
バスに出力する第１の手段と、上記伝送元バスのデータ
の入力に対し、上記伝送先のバスの使用権を獲得する第
２の手段とを備えるようにしたから、伝送元となるバス
のデータを一旦保持したあと、保持したデータをアクセ
スタイミングの異なる伝送先となるバスに、そのバスの
アクセスタイミングに合わせて出力することができるた
め、アクセスタイミングが異なるバス同士を接続する際
に、バス同士のアクセスタイミングを、バスサイクルを
変化させて合わせる必要がなく、各バスマスタの持つバ
ス性能のまま、仕様やバスタイミングを変更することな
く、各バスマスタ同士を接続することができ、アクセス
タイミングが異なるバス同士を、性能を劣化させること
なく、容易に接続できるバス接続装置を提供できる効果
がある。また、このバス接続装置はデータ出力先に対
し、バスマスタになるため、各バスマスタはバスアービ
トレーションに対する処理が不要であり、システムを容
易に構築することができる効果がある。

【００６５】また、この発明によれば、上記第１の手段
を、伝送元となるバスのアクセスタイミングでデータを
入力し、伝送先となるバスのアクセスタイミングでデー
タを出力するようにしたから、アクセスタイミングが異
なるバス同士を、性能を劣化させることなく、容易に接
続できるバス接続装置を提供できる効果がある。

【００６６】また、この発明によれば、上記第１又は第
２の手段の少なくとも一つを、上記異なるバスに接続さ
れた、データの伝送元となる装置、または伝送先となる
装置の少なくともいずれか一方に内蔵するようにしたか
ら、アクセスタイミングが異なるバス同士を、性能を劣
化させることなく、容易に接続できるバス接続装置を提
供できる効果がある。

【００６７】また、この発明によれば、上記第１の手段
を、伝送先となるバスのアクセスタイミングでデータを
出力するものとし、上記第１又は第２の手段の少なくと
も一つを、上記異なるバスに接続された、データの伝送
元となる装置、または伝送先となる装置の少なくともい
ずれか一方に内蔵するようにしたから、アクセスタイミ
ングが異なるバス同士を、性能を劣化させることなく、
容易に接続できるバス接続装置を提供できる効果があ
る。

【００６８】また、この発明によれば、アクセスタイミ
ングが異なるバス間でデータを伝送する、該異なるバス
間に設けられたバス接続装置において、上記異なるバス
の両者と接続されるとともに、その一方のバス上のデー
タが有効であることを示す外部から入力された信号に基
づいて、上記異なるバスの一方を選択し、該選択したバ
ス上のデータを入力保持し、この保持したデータを、上
記異なるバスのうちの選択されなかったバスに対し、そ
のバスの使用権を有する状況下で、そのバスのアクセス
タイミングに合わせて出力する第１の手段と、上記デー
タが有効であることを示す信号に基づいて、上記第１の
手段で選択されなかったバスに対する使用権を獲得する
第２の手段とを備えるようにしたから、伝送元となるバ
スのデータを一旦保持したあと、保持したデータをアク
セスタイミングの異なる伝送先となるバスに、そのバス
のアクセスタイミングに合わせて出力することができる
ため、アクセスタイミングが異なるバス同士を接続する
際に、バス同士のアクセスタイミングを、バスサイクル
を変化させて合わせる必要がなく、アクセスタイミング
が異なるバス同士を、性能を劣化させることなく、容易
に接続することができるとともに、両方のバスのいずれ
かを適宜、伝送元のバスとして利用できるため、バス間
において双方向のデータ伝送を可能とできるバスタイミ
ング装置を提供できる効果がある。

【００６９】また、この発明によれば、上記第１または
第２の手段の少なくとも一つを、上記異なるバスに接続
された、データの伝送元となる装置、または伝送先とな
る装置の少なくともいずれか一方に内蔵するようにした
から、アクセスタイミングが異なるバス同士を、性能を
劣化させることなく、容易に接続することができるとと
もに、バス間において双方向のデータ伝送を可能とでき
るバスタイミング装置を提供できる効果がある。

【００７０】また、この発明によれば、アクセスタイミ
ング及びバス幅が異なるバス間でデータを伝送する、該
異なるバス間に設けられたバス接続装置において、上記
異なるバスの両者と接続されるとともに、その一方のバ
ス上のデータが有効であることを示す外部から入力され
た信号に基づいて、上記異なるバスの一方を選択し、該
選択したバス上のデータを入力保持し、この保持したデ
ータを、上記異なるバスのうちの選択されなかったバス
に対し、そのバスの使用権を有する状況下で、そのバス
のアクセスタイミング及びバス幅に合わせて出力する第
１の手段と、上記データが有効であることを示す信号に
基づいて、上記第１の手段で選択されなかったバスに対
する使用権を獲得する第２の手段とを備えるようにした
から、伝送元となるバスのデータを一旦保持したあと、
保持したデータをアクセスタイミングの異なる伝送先と
なるバスに、そのバスのアクセスタイミング及びバス幅
に合わせて出力することができ、アクセスタイミング及
びバス幅が異なるバス同士を接続する際に、バス同士の
アクセスタイミングを、バスサイクルを変化させて合わ
せる必要がなく、また、バス幅制御をアクセス対象によ
り切り替る必要をなくしてシステム制御を用意とするこ
とができるため、アクセスタイミング及びバス幅が異な
るバス同士を、性能を劣化させることなく、容易に接続
することができるバス接続装置を提供できる効果があ
る。

【図面の簡単な説明】

【図１】 本発明の実施の形態１に係るバス接続装置の
構造を示すブロック図である。

【図２】 本発明の実施の形態１に係るバス接続装置の
動作を説明するための、動作タイミングを示す図であ
る。

【図３】 本発明の実施の形態１に係るバス接続装置の
動作を説明するための、動作タイミングを示す図であ
る。

【図４】 本発明の実施の形態２に係るバス接続装置の
構造を示すブロック図である。

【図５】 本発明の実施の形態２に係るバス接続装置の
動作を説明するための、動作タイミングを示す図であ
る。

【図６】 本発明の実施の形態２に係るバス接続装置の
動作を説明するための、動作タイミングを示す図であ
る。

【図７】 本発明の実施の形態３に係るバス接続装置の
構造を示すブロック図である。

【図８】 本発明の実施の形態３に係るバス接続装置の
動作を説明するための、動作タイミングを示す図であ
る。

【図９】 本発明の実施の形態４に係るバス接続装置の
構造を示すブロック図である。

【図１０】 本発明の実施の形態４に係るバス接続装置
の動作を説明するための、動作タイミングを示す図であ
る。

【図１１】 従来のバス同士を接続した場合における各
バスの動作タイミングを示す図である。

【符号の説明】

１００，４００，７００，９００ バス接続装置 １０１，４０１，７０１，９０１ アドレスバス入力選
択器 １０２，４０２，７０２，９０２ アドレスバス入力Ｆ
Ｆ １０３，４０３，９０３ アドレスバス出力ＦＦ １０４，４０４，７０４，９０４ アドレスバス出力選
択器 １０５，４０５，７０５，９０５ データバス入力選択
器 １０６，４０６，７０６，９０６ データバス入力ＦＦ １０７，４０７，９０７ データバス出力ＦＦ １０８，４０８，７０８，９０８ データバス出力選択
器 １０９，４０９，７０９，９０９ バスタイミング発生
器 １１０，１１１，４１０，４１１，７１０，７１１，９
１０，９１１ アドレスバス １１２，１１３，４１２，４１３，７１２，７１３，９
１２，９１３ データバス １１４，１１５，４１４，４１５，７１４，７１５，９
１４，９１５ バスイネーブル信号 １１６，４１６，７１６，９１６ バスマスタ出力信号 １１７，１１８，４１７，４１８，９１７，９１８ 保
持タイミング信号 １１９，１２０，４１９，４２０，７１９，７２０，９
１９，９２０ 選択信号 １２１，４２１，７２１，９２１ 保持タイミング信号 ４３０ アドレスバイパス回路 ４３１ データバイパス回路 ９２１、９２２ バス幅情報

Claims (7)

【特許請求の範囲】
1. 【請求項１】 アクセスタイミングが異なるバス間でデ
   ータを伝送する、該異なるバス間に設けられたバス接続
   装置において、 上記異なるバスのうちの伝送元となるバスの使用権を有
   する状況下で、この伝送元のバス上のデータを入力保持
   し、この保持したデータを、上記異なるバスのうちの伝
   送元となるバスの使用権を有する状況下で、この伝送先
   となるバスに出力する第１の手段と、 上記伝送元バスのデータの入力に対し、上記伝送先のバ
   スの使用権を獲得する第２の手段とを備えたことを特徴
   とするバス接続装置。
2. 【請求項２】 請求項１に記載のバス接続装置におい
   て、 上記第１の手段は、伝送元となるバスのアクセスタイミ
   ングでデータを入力し、伝送先となるバスのアクセスタ
   イミングでデータを出力することを特徴とするバス接続
   装置。
3. 【請求項３】 請求項１に記載のバス接続装置におい
   て、 上記第１又は第２の手段の少なくとも一つを、上記異な
   るバスに接続された、データの伝送元となる装置、また
   は伝送先となる装置の少なくともいずれか一方に内蔵し
   たことを特徴とするバス接続装置。
4. 【請求項４】 請求項１に記載のバス接続装置におい
   て、 上記第１の手段は、伝送先となるバスのアクセスタイミ
   ングでデータを出力するものであり、 上記第１又は第２の手段の少なくとも一つを、上記異な
   るバスに接続された、データの伝送元となる装置、また
   は伝送先となる装置の少なくともいずれか一方に内蔵し
   たことを特徴とするバス接続装置。
5. 【請求項５】 アクセスタイミングが異なるバス間でデ
   ータを伝送する、該異なるバス間に設けられたバス接続
   装置において、 上記異なるバスの両者と接続されるとともに、その一方
   のバス上のデータが有効であることを示す外部から入力
   された信号に基づいて、上記異なるバスの一方を選択
   し、該選択したバス上のデータを入力保持し、この保持
   したデータを、上記異なるバスのうちの選択されなかっ
   たバスに対し、そのバスの使用権を有する状況下で、そ
   のバスのアクセスタイミングに合わせて出力する第１の
   手段と、 上記データが有効であることを示す信号に基づいて、上
   記第１の手段で選択されなかったバスに対する使用権を
   獲得する第２の手段とを備えたことを特徴とするバス接
   続装置。
6. 【請求項６】 請求項５に記載のバス接続装置におい
   て、 上記第１または第２の手段の少なくとも一つは、上記異
   なるバスに接続された、データの伝送元となる装置、ま
   たは伝送先となる装置の少なくともいずれか一方に内蔵
   されていることを特徴とするバス接続装置。
7. 【請求項７】 アクセスタイミング及びバス幅が異なる
   バス間でデータを伝送する、該異なるバス間に設けられ
   たバス接続装置において、 上記異なるバスの両者と接続されるとともに、その一方
   のバス上のデータが有効であることを示す外部から入力
   された信号に基づいて、上記異なるバスの一方を選択
   し、該選択したバス上のデータを入力保持し、この保持
   したデータを、上記異なるバスのうちの選択されなかっ
   たバスに対し、そのバスの使用権を有する状況下で、そ
   のバスのアクセスタイミング及びバス幅に合わせて出力
   する第１の手段と、 上記データが有効であることを示す信号に基づいて、上
   記第１の手段で選択されなかったバスに対する使用権を
   獲得する第２の手段とを備えたことを特徴とするバス接
   続装置。