JP2008011123A - 冗長なデータ通信を行う通信装置 - Google Patents
冗長なデータ通信を行う通信装置 Download PDFInfo
- Publication number
- JP2008011123A JP2008011123A JP2006178762A JP2006178762A JP2008011123A JP 2008011123 A JP2008011123 A JP 2008011123A JP 2006178762 A JP2006178762 A JP 2006178762A JP 2006178762 A JP2006178762 A JP 2006178762A JP 2008011123 A JP2008011123 A JP 2008011123A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- transmission
- communication
- transmission data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/24—Multipath
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/28—Routing or path finding of packets in data switching networks using route fault recovery
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【課題】2本の物理回線を利用してノード間で冗長なデータ通信を行う通信システムにおいて、受信ノードにおける電源変動等の障害が発生した場合に、低価格な部品により短時間で正常なデータを取得する。
【解決手段】第1の通信装置101の送信制御手段111は、第1の送信データを第1の回線103に送出する。第1の遅延手段112は、第1の送信データを所定時間だけ遅延させ、遅延送信データを第2の送信データとして第2の回線104に送出する。第2の通信装置102の第2の遅延手段121は、第1の回線103から入力される第1の送信データを上記所定時間だけ遅延させ、遅延受信データを出力する。受信制御手段122は、第2の回線104から入力される第2の送信データと、第2の遅延手段121から出力される遅延受信データの一方を選択して出力する。
【選択図】図1
【解決手段】第1の通信装置101の送信制御手段111は、第1の送信データを第1の回線103に送出する。第1の遅延手段112は、第1の送信データを所定時間だけ遅延させ、遅延送信データを第2の送信データとして第2の回線104に送出する。第2の通信装置102の第2の遅延手段121は、第1の回線103から入力される第1の送信データを上記所定時間だけ遅延させ、遅延受信データを出力する。受信制御手段122は、第2の回線104から入力される第2の送信データと、第2の遅延手段121から出力される遅延受信データの一方を選択して出力する。
【選択図】図1
Description
本発明は、2本の物理回線を利用してノード間で冗長なデータ通信を行う通信装置に関する。
近年、車載システム等の制御が多機能化されるのに伴って、デジタル化によるノード間の双方向同期通信が普及している。従来の双方向同期通信システムでは、ノード間に2本の物理回線を設けて同時にデータを送信することで、物理的な回線障害に対処している(例えば、下記の特許文献1を参照)。また、無線通信等においては、1回線で同一データを複数回送受信することで、回線障害に対処している(例えば、下記の特許文献2を参照)。
特開平08−088621号公報
特開2002−077109号公報
上述した従来の双方向同期通信システムには、次のような問題がある。
2回線の同時送信を行うシステムでは、受信ノードにおいて2回線のデータを同時に受信しているため、受信ノードの電源変動等の障害が発生すると、2回線ともにデータが異常となってしまう。この場合、送信ノードからデータを再送する必要があり、最短でも次のサイクルまで待つ必要がある。ここで、サイクルとは、複数ノードが共有する送受信スケジュールの時間単位を意味する。この再送処理のため、正常なデータを取得するのに1サイクル以上の時間がかかるという問題がある。
2回線の同時送信を行うシステムでは、受信ノードにおいて2回線のデータを同時に受信しているため、受信ノードの電源変動等の障害が発生すると、2回線ともにデータが異常となってしまう。この場合、送信ノードからデータを再送する必要があり、最短でも次のサイクルまで待つ必要がある。ここで、サイクルとは、複数ノードが共有する送受信スケジュールの時間単位を意味する。この再送処理のため、正常なデータを取得するのに1サイクル以上の時間がかかるという問題がある。
したがって、受信ノードで障害が発生した場合でも、短時間で正常なデータを取得することが求められている。
1回線で同一データを複数回送受信するシステムでは、物理的な回線障害には対応することができない。また、同一サイクル内で同一データを複数回送信する場合、データを1回のみ送信する場合と比較して、通信速度を同じにするとサイクル時間が長くなるため、通信時間が増大する。一方、サイクル時間を同じにすると、通信速度を向上させる必要があり、そのために高速動作可能な部品が必要となる。しかし、このような部品は一般に高価なため、通信装置の価格が高騰するという問題がある。
1回線で同一データを複数回送受信するシステムでは、物理的な回線障害には対応することができない。また、同一サイクル内で同一データを複数回送信する場合、データを1回のみ送信する場合と比較して、通信速度を同じにするとサイクル時間が長くなるため、通信時間が増大する。一方、サイクル時間を同じにすると、通信速度を向上させる必要があり、そのために高速動作可能な部品が必要となる。しかし、このような部品は一般に高価なため、通信装置の価格が高騰するという問題がある。
したがって、受信ノードで障害が発生した場合でも、低価格な部品で正常なデータを取得することが求められている。
本発明の課題は、受信ノードにおける電源変動等の障害が発生した場合に、低価格な部品により短時間で正常なデータを取得することである。
本発明の課題は、受信ノードにおける電源変動等の障害が発生した場合に、低価格な部品により短時間で正常なデータを取得することである。
図1は、本発明の第1および第2の通信装置の原理図である。
第1の通信装置101は、送信制御手段111および第1の遅延手段112を備え、第1の回線103および第2の回線104を利用して、第2の通信装置102に冗長なデータを送信する。
第1の通信装置101は、送信制御手段111および第1の遅延手段112を備え、第1の回線103および第2の回線104を利用して、第2の通信装置102に冗長なデータを送信する。
送信制御手段111は、第1の送信データを第1の回線103に送出する。第1の遅延手段112は、第1の送信データを所定時間だけ遅延させ、遅延送信データを第2の送信データとして第2の回線104に送出する。
第2の通信装置102は、第2の遅延手段121および受信制御手段122を備え、第1の回線103および第2の回線104から、第1および第2の送信データを受信する。
第2の遅延手段121は、第1の回線103から入力される第1の送信データを上記所定時間だけ遅延させ、遅延受信データを出力する。受信制御手段122は、第2の回線104から入力される第2の送信データと、第2の遅延手段121から出力される遅延受信データの一方を選択して出力する。
第2の遅延手段121は、第1の回線103から入力される第1の送信データを上記所定時間だけ遅延させ、遅延受信データを出力する。受信制御手段122は、第2の回線104から入力される第2の送信データと、第2の遅延手段121から出力される遅延受信データの一方を選択して出力する。
第1の遅延手段112と第2の遅延手段121の遅延時間を同じ時間に設定することで、第1の回線103および第2の回線104上では、冗長な2つのデータが所定時間だけずれて転送され、受信制御手段122は、それらのデータを同時刻に受け取ることができる。したがって、第1の回線103および第2の回線104上で同時に障害が発生した場合でも、第1の通信装置101から送信された2つのデータの一方はエラーにならずに、第2の通信装置102により正常に取得される。
第1の通信装置101および第2の通信装置102は、例えば、後述する図2のノード装置201−1〜201−4の1つに対応し、第1の回線103および第2の回線104は、例えば、図2の物理回線AchおよびBchに対応する。
送信制御手段111、第1の遅延手段112、第2の遅延手段121、および受信制御手段122は、例えば、後述する図4の送信制御部413、バッファ411、バッファ412、および受信制御部414に対応する。
本発明によれば、2回線の冗長構成により回線障害に対処できる点に加えて、回線間の送受信タイミングをずらすことで、受信ノードにおける障害発生時に、再送処理より短時間で正常なデータを取得することが可能になる。
また、1回線で同一データを複数回送受信するシステムのように高価な部品を使用する必要がないため、通信装置の価格を抑えることが可能になる。
以下、図面を参照しながら、本発明を実施するための最良の形態を詳細に説明する。
図2は、実施形態の双方向同期通信システムの構成図である。この通信システムは、4個のノード装置201−1〜201−4から構成され、各ノード装置は2本の物理回線AchおよびBchに接続されている。ノード装置の数は4個に限られることはなく、一般には2個以上である。
図2は、実施形態の双方向同期通信システムの構成図である。この通信システムは、4個のノード装置201−1〜201−4から構成され、各ノード装置は2本の物理回線AchおよびBchに接続されている。ノード装置の数は4個に限られることはなく、一般には2個以上である。
例えば、車載システムの場合、各ノード装置は、ハンドル制御回路、ブレーキ制御回路等に接続され、制御に必要なデータを送受信する。以下の説明では、データ送信側のノード装置を送信ノード装置と記し、受信側のノード装置を受信ノード装置と記すことにする。
図3は、図2の回線間における送信データの位相関係の例を示している。従来の通信システムでは、データ信号301および302に示すように、送信ノード装置から同じデータを同位相でAchとBchに送出していた。このため、受信ノード装置で電源ノイズ305のような障害が発生すると、いずれの回線のデータを選択してもエラーとなってしまう。
これに対して、データ信号303および304に示すように、AchとBchにデータを送出するタイミングをずらせば、同じデータを異なる位相で送出することができる。これにより、電源ノイズ305のためにAchのデータ信号303がエラーとなっても、電源ノイズ305の影響を受けないBchのデータ信号304を、正常なデータとして選択することができる。
図4は、図2の各ノード装置の構成例を示している。ノード装置201−i(i=1,2,3,4)は、バッファ411、412、送信制御部413、受信制御部414、およびマイクロコンピュータ415を備える。
バッファ411および412は、例えば、フリップフロップ回路またはシフトレジスタ回路で構成され、入力信号を遅延させて出力する。送信制御部413は、送信データを2つに分岐して出力し、受信制御部414は、2つの受信データの一方を選択して出力する。
マイクロコンピュータ415は、プロセッサ421、メモリ422、インタフェース(INF)423、424、およびアナログ/デジタル(A/D)変換器425を含み、インタフェース424およびアナログ/デジタル変換器425は、周辺回路401およびセンサ402にそれぞれ接続されている。
車載システムの場合、周辺回路401は、例えば、ハンドル制御回路、ブレーキ制御回路等に対応し、センサ402は、例えば、レーザ装置、レーダ装置等の距離センサに対応する。周辺回路401は、マイクロコンピュータ415からの制御信号に従って、ハンドル制御、ブレーキ制御等を行い、センサ402は、車両周辺の物体の距離情報を含むアナログ信号を、マイクロコンピュータ415に出力する。
ノード装置201−iは、データ送信時に、次のようなソフトウェア(SW)処理とハードウェア(HW)処理を行って、データをAchおよびBchに送出する。
(1)SW処理
アナログ/デジタル変換器425は、センサ402から入力されるアナログ信号をデジタル信号に変換する。プロセッサ421は、そのデジタル信号の値を用いた演算処理を行って、通信フレームにマッピングする値を算出し、インタフェース423に対してライト要求を転送する。
(2)HW処理
インタフェース423は、プロセッサ421からのライト要求に応じて、送信レジスタ431の値を更新する。送信制御部413は、送信レジスタ431の値を送信データとして2つの通信フレームにマッピングし、一方をAchに送出し、他方をバッファ411に転送する。バッファ411は、通信フレームを所定時間ΔTだけ遅延させてから、Bchに送出する。こうして、図3に示したように、異なる位相のデータ信号がAchとBchに送出される。
(1)SW処理
アナログ/デジタル変換器425は、センサ402から入力されるアナログ信号をデジタル信号に変換する。プロセッサ421は、そのデジタル信号の値を用いた演算処理を行って、通信フレームにマッピングする値を算出し、インタフェース423に対してライト要求を転送する。
(2)HW処理
インタフェース423は、プロセッサ421からのライト要求に応じて、送信レジスタ431の値を更新する。送信制御部413は、送信レジスタ431の値を送信データとして2つの通信フレームにマッピングし、一方をAchに送出し、他方をバッファ411に転送する。バッファ411は、通信フレームを所定時間ΔTだけ遅延させてから、Bchに送出する。こうして、図3に示したように、異なる位相のデータ信号がAchとBchに送出される。
一方、データ受信時には、ノード装置201−iは、回線間の位相を調整した後に正常なデータを選択する。このとき、バッファ412は、Achからの通信フレームをΔTだけ遅延させてから、受信制御部414に転送する。
これにより、図5に示すように、Achからのデータ信号501がΔTだけ遅延し、データ信号503として受信制御部414に出力される。したがって、データ信号503とBchからのデータ信号502が整列し、2つのデータ信号の位相を合わせることができる。
その後、ノード装置201−iは、次のようなHW処理とSW処理を行う。
(1)HW処理
受信制御部414は、バッファ412からの通信フレームとBchからの通信フレームのうち一方を選択し、その通信フレームに含まれる受信データをインタフェース423の受信レジスタ432に書き込む。
(1)HW処理
受信制御部414は、バッファ412からの通信フレームとBchからの通信フレームのうち一方を選択し、その通信フレームに含まれる受信データをインタフェース423の受信レジスタ432に書き込む。
例えば、ノード装置201−iにおける電源ノイズ等の発生により、AchとBchの2本の回線上で同時にエラーが生じた場合でも、Bchの通信フレームは、同じデータを含むAchの通信フレームよりΔTだけ遅れているため、同じデータを含む両方の通信フレームがエラーになることはない。したがって、整列後の2つの通信フレームの一方のみがエラーを含み、他方は正常なデータを含んでいる。
そこで、受信制御部414は、例えば、巡回冗長検査(CRC)により双方の通信フレームの受信データを検証し、正常な方のデータを選択して、インタフェース423に転送する。双方が正常な場合は、あらかじめ決められた回線のデータをインタフェース423に転送する。
プロセッサ421は、インタフェース423にリード要求を転送し、インタフェース423は、受信レジスタ432の値をプロセッサ421に転送する。
(2)SW処理
プロセッサ421は、インタフェース423から転送された値を用いた演算処理/優先処理を行い、処理結果を制御信号としてインタフェース424に転送する。インタフェース424は、その制御信号を周辺回路401に出力する。
(2)SW処理
プロセッサ421は、インタフェース423から転送された値を用いた演算処理/優先処理を行い、処理結果を制御信号としてインタフェース424に転送する。インタフェース424は、その制御信号を周辺回路401に出力する。
図6は、図2の通信システムにおけるノード間の通信仕様の例を示している。この例では、ノード装置201−1〜201−4が共有する送受信スケジュールの1サイクルの長さを5msとし、ノード毎の10Mb/sのデータ群を伝送する1通信フレームの長さを100μsとしている。N1〜N4は、それぞれノード装置201−1〜201−4用のデータを含む通信フレームを表す。
ノード間の通信仕様では、データ受信時のHW処理とSW処理の合計時間を1サイクル以内に収める必要がある。HW処理とSW処理の時間制約を考慮すると、回線間の位相差ΔTは、最短で1フレーム(100μs)程度、最長でも半サイクル(2.5ms)程度が妥当と考えられる。障害発生時にデータの再送処理を行うと、少なくとも1サイクル(5ms)遅延することになるが、ΔT=2.5msであれば、高々半サイクルの遅延で正常なデータを取得することができるため、復旧時間は短くなる。
図6では、比較のため、ΔT=0、100μs、2.5msの3つの場合について、受信ノード装置201−1における通信フレームN1のHW処理時間およびSW処理時間が示されている。
(1)ΔT=0の場合
受信ノード装置201−1は、AchとBchのデータ信号を同時に受信する。そして、時刻t1において通信フレームN1のHW処理を開始し、続いてSW処理を行う。
(2)ΔT=100μsの場合
受信ノード装置201−1は、Achのデータ信号より1フレーム遅れてBchのデータ信号を受信する。そして、時刻t2において通信フレームN1のHW処理を開始し、続いてSW処理を行う。
(3)ΔT=2.5msの場合
受信ノード装置201−1は、Achのデータ信号より半サイクル遅れてBchのデータ信号を受信する。そして、時刻t3において通信フレームN1のHW処理を開始し、続いてSW処理を行う。
(1)ΔT=0の場合
受信ノード装置201−1は、AchとBchのデータ信号を同時に受信する。そして、時刻t1において通信フレームN1のHW処理を開始し、続いてSW処理を行う。
(2)ΔT=100μsの場合
受信ノード装置201−1は、Achのデータ信号より1フレーム遅れてBchのデータ信号を受信する。そして、時刻t2において通信フレームN1のHW処理を開始し、続いてSW処理を行う。
(3)ΔT=2.5msの場合
受信ノード装置201−1は、Achのデータ信号より半サイクル遅れてBchのデータ信号を受信する。そして、時刻t3において通信フレームN1のHW処理を開始し、続いてSW処理を行う。
なお、図4の構成では、各ノード装置が送信および受信の両方の機能を備えているが、いずれか一方の機能のみを備えることも可能である。送信専用のノード装置であれば、バッファ412および受信制御部414を省略することができ、受信専用のノード装置であれば、バッファ411および送信制御部413を省略することができる。
(付記1)第1および第2の回線を利用して冗長なデータを送信する通信装置であって、
第1の送信データを前記第1の回線に送出する送信制御手段と、
前記第1の送信データを所定時間だけ遅延させ、遅延送信データを第2の送信データとして前記第2の回線に送出する遅延手段と
を備えることを特徴とする通信装置。
(付記2)前記遅延手段は、障害発生時におけるデータ再送処理時間より短い時間だけ、前記第1の送信データを遅延させることを特徴とする付記1記載の通信装置。
(付記3)前記遅延手段は、通信フレームの長さに相当する時間だけ、前記第1の送信データを遅延させることを特徴とする付記2記載の通信装置。
(付記4)第1および第2の回線から冗長なデータを受信する通信装置であって、
前記第1の回線から入力される第1の受信データを所定時間だけ遅延させ、遅延受信データを出力する遅延手段と、
前記第2の回線から入力される、前記第1の受信データより前記所定時間だけ遅延した第2の受信データと、前記遅延手段から出力される前記遅延受信データの一方を選択して出力する受信制御手段と
を備えることを特徴とする通信装置。
(付記5)前記遅延手段は、障害発生時におけるデータ再送処理時間より短い時間だけ、前記第1の受信データを遅延させることを特徴とする付記4記載の通信装置。
(付記6)前記遅延手段は、通信フレームの長さに相当する時間だけ、前記第1の受信データを遅延させることを特徴とする付記5記載の通信装置。
(付記7)前記受信制御手段は、前記第2の受信データと前記遅延受信データの各々が正常か否かを検証し、正常な方の受信データを選択することを特徴とする付記4、5、または6記載の通信装置。
(付記8)第1の通信装置と第2の通信装置の間で、第1および第2の回線を利用して冗長なデータを送受信する通信システムであって、
前記第1の通信装置は、
第1の送信データを前記第1の回線に送出する送信制御手段と、
前記第1の送信データを所定時間だけ遅延させ、遅延送信データを第2の送信データとして前記第2の回線に送出する第1の遅延手段とを備え、
前記第2の通信装置は、
前記第1の回線から入力される前記第1の送信データを前記所定時間だけ遅延させ、遅延受信データを出力する第2の遅延手段と、
前記第2の回線から入力される前記第2の送信データと、前記第2の遅延手段から出力される前記遅延受信データの一方を選択して出力する受信制御手段とを備えることを特徴とする通信システム。
第1の送信データを前記第1の回線に送出する送信制御手段と、
前記第1の送信データを所定時間だけ遅延させ、遅延送信データを第2の送信データとして前記第2の回線に送出する遅延手段と
を備えることを特徴とする通信装置。
(付記2)前記遅延手段は、障害発生時におけるデータ再送処理時間より短い時間だけ、前記第1の送信データを遅延させることを特徴とする付記1記載の通信装置。
(付記3)前記遅延手段は、通信フレームの長さに相当する時間だけ、前記第1の送信データを遅延させることを特徴とする付記2記載の通信装置。
(付記4)第1および第2の回線から冗長なデータを受信する通信装置であって、
前記第1の回線から入力される第1の受信データを所定時間だけ遅延させ、遅延受信データを出力する遅延手段と、
前記第2の回線から入力される、前記第1の受信データより前記所定時間だけ遅延した第2の受信データと、前記遅延手段から出力される前記遅延受信データの一方を選択して出力する受信制御手段と
を備えることを特徴とする通信装置。
(付記5)前記遅延手段は、障害発生時におけるデータ再送処理時間より短い時間だけ、前記第1の受信データを遅延させることを特徴とする付記4記載の通信装置。
(付記6)前記遅延手段は、通信フレームの長さに相当する時間だけ、前記第1の受信データを遅延させることを特徴とする付記5記載の通信装置。
(付記7)前記受信制御手段は、前記第2の受信データと前記遅延受信データの各々が正常か否かを検証し、正常な方の受信データを選択することを特徴とする付記4、5、または6記載の通信装置。
(付記8)第1の通信装置と第2の通信装置の間で、第1および第2の回線を利用して冗長なデータを送受信する通信システムであって、
前記第1の通信装置は、
第1の送信データを前記第1の回線に送出する送信制御手段と、
前記第1の送信データを所定時間だけ遅延させ、遅延送信データを第2の送信データとして前記第2の回線に送出する第1の遅延手段とを備え、
前記第2の通信装置は、
前記第1の回線から入力される前記第1の送信データを前記所定時間だけ遅延させ、遅延受信データを出力する第2の遅延手段と、
前記第2の回線から入力される前記第2の送信データと、前記第2の遅延手段から出力される前記遅延受信データの一方を選択して出力する受信制御手段とを備えることを特徴とする通信システム。
101 第1の通信装置
102 第2の通信装置
103 第1の回線
104 第2の回線
111 送信制御手段
112 第1の遅延手段
121 第2の遅延手段
122 受信制御手段
201−1、201−2、201−3、201−4、201−i ノード装置
301、302、303、304、501、502、503 データ信号
305 電源ノイズ
401 周辺回路
402 センサ
411、412 バッファ
413 送信制御部
414 受信制御部
415 マイクロコンピュータ
421 プロセッサ
422 メモリ
423、424 インタフェース
425 アナログ/デジタル変換器
431 送信レジスタ
432 受信レジスタ
102 第2の通信装置
103 第1の回線
104 第2の回線
111 送信制御手段
112 第1の遅延手段
121 第2の遅延手段
122 受信制御手段
201−1、201−2、201−3、201−4、201−i ノード装置
301、302、303、304、501、502、503 データ信号
305 電源ノイズ
401 周辺回路
402 センサ
411、412 バッファ
413 送信制御部
414 受信制御部
415 マイクロコンピュータ
421 プロセッサ
422 メモリ
423、424 インタフェース
425 アナログ/デジタル変換器
431 送信レジスタ
432 受信レジスタ
Claims (5)
- 第1および第2の回線を利用して冗長なデータを送信する通信装置であって、
第1の送信データを前記第1の回線に送出する送信制御手段と、
前記第1の送信データを所定時間だけ遅延させ、遅延送信データを第2の送信データとして前記第2の回線に送出する遅延手段と
を備えることを特徴とする通信装置。 - 前記遅延手段は、障害発生時におけるデータ再送処理時間より短い時間だけ、前記第1の送信データを遅延させることを特徴とする請求項1記載の通信装置。
- 第1および第2の回線から冗長なデータを受信する通信装置であって、
前記第1の回線から入力される第1の受信データを所定時間だけ遅延させ、遅延受信データを出力する遅延手段と、
前記第2の回線から入力される、前記第1の受信データより前記所定時間だけ遅延した第2の受信データと、前記遅延手段から出力される前記遅延受信データの一方を選択して出力する受信制御手段と
を備えることを特徴とする通信装置。 - 前記遅延手段は、障害発生時におけるデータ再送処理時間より短い時間だけ、前記第1の受信データを遅延させることを特徴とする請求項3記載の通信装置。
- 第1の通信装置と第2の通信装置の間で、第1および第2の回線を利用して冗長なデータを送受信する通信システムであって、
前記第1の通信装置は、
第1の送信データを前記第1の回線に送出する送信制御手段と、
前記第1の送信データを所定時間だけ遅延させ、遅延送信データを第2の送信データとして前記第2の回線に送出する第1の遅延手段とを備え、
前記第2の通信装置は、
前記第1の回線から入力される前記第1の送信データを前記所定時間だけ遅延させ、遅延受信データを出力する第2の遅延手段と、
前記第2の回線から入力される前記第2の送信データと、前記第2の遅延手段から出力される前記遅延受信データの一方を選択して出力する受信制御手段とを備えることを特徴とする通信システム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006178762A JP2008011123A (ja) | 2006-06-28 | 2006-06-28 | 冗長なデータ通信を行う通信装置 |
US11/518,206 US20080002571A1 (en) | 2006-06-28 | 2006-09-11 | Communication device for performing redundant data communication |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006178762A JP2008011123A (ja) | 2006-06-28 | 2006-06-28 | 冗長なデータ通信を行う通信装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008011123A true JP2008011123A (ja) | 2008-01-17 |
Family
ID=38876517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006178762A Pending JP2008011123A (ja) | 2006-06-28 | 2006-06-28 | 冗長なデータ通信を行う通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080002571A1 (ja) |
JP (1) | JP2008011123A (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060253726A1 (en) * | 2005-05-06 | 2006-11-09 | Vikas Kukshya | Fault-tolerant architecture for a distributed control system |
JP5028250B2 (ja) * | 2007-12-26 | 2012-09-19 | 本田技研工業株式会社 | 冗長通信システム |
US8913176B2 (en) | 2008-09-05 | 2014-12-16 | Lg Electronics Inc. | Mobile terminal and method of performing multi-focusing and photographing image including plurality of objects using the same |
US9172501B2 (en) * | 2012-04-18 | 2015-10-27 | Nevion Europe As | Launch delay offset data flow protection |
CN108989649B (zh) * | 2013-08-01 | 2021-03-19 | 核心光电有限公司 | 具有自动聚焦的纤薄多孔径成像系统及其使用方法 |
EP3424821B1 (en) * | 2016-02-29 | 2021-01-27 | SZ DJI Technology Co., Ltd. | Throttle control signal processing method, electronic speed regulator, controller, and mobile platform |
JP2018174369A (ja) * | 2017-03-31 | 2018-11-08 | 株式会社日立製作所 | 信号伝送方法及び通信システム |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10145342A (ja) * | 1996-11-08 | 1998-05-29 | Sony Corp | 送信装置、受信装置および送受信装置 |
JP2001333005A (ja) * | 2000-05-24 | 2001-11-30 | Ntt Docomo Inc | 光空間伝送システム、光空間伝送方法及び光空間伝送装置 |
JP2004129173A (ja) * | 2002-07-30 | 2004-04-22 | Mitsubishi Electric Corp | 無線通信システムの送信装置 |
JP2004297142A (ja) * | 2003-03-25 | 2004-10-21 | Nippon Hoso Kyokai <Nhk> | ダイバーシティ送信装置、ダイバーシティ受信装置及びダイバーシティ伝送方式 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01198834A (ja) * | 1988-02-03 | 1989-08-10 | Fujitsu Ltd | 回線切替装置 |
US5737366A (en) * | 1995-12-29 | 1998-04-07 | Lucent Technologies Inc. | Method and apparatus for receiving line encoded bursts of information |
JPH11112389A (ja) * | 1997-10-08 | 1999-04-23 | Fujitsu Ltd | 無瞬断回線切替システム及び伝送装置 |
JP2000115116A (ja) * | 1998-10-07 | 2000-04-21 | Nippon Columbia Co Ltd | 直交周波数分割多重信号発生装置、直交周波数分割多重信号発生方法及び通信装置 |
JP2001217796A (ja) * | 2000-01-31 | 2001-08-10 | Fujitsu Ltd | 無瞬断切り替え装置及びネットワークシステム |
FR2815197B1 (fr) * | 2000-10-06 | 2003-01-03 | St Microelectronics Sa | Circuit asynchrone pour la detection et la correction de l'erreur induite et procede de mise en oeuvre |
JP4145025B2 (ja) * | 2001-05-17 | 2008-09-03 | 富士通株式会社 | 予備パスの設定方法および装置 |
KR100477808B1 (ko) * | 2002-05-21 | 2005-03-21 | 주식회사 하이닉스반도체 | 듀티 사이클 교정이 가능한 디지털 디엘엘 장치 및 듀티사이클 교정 방법 |
US6937949B1 (en) * | 2002-10-31 | 2005-08-30 | Finisar Corporation | System and method of processing a data signal |
TW584988B (en) * | 2003-01-02 | 2004-04-21 | Ind Tech Res Inst | Cross-level digital signal transmission device |
US7200782B2 (en) * | 2003-10-23 | 2007-04-03 | Texas Instruments Incorporated | Clock recovery system for encoded serial data with simplified logic and jitter tolerance |
US20050091394A1 (en) * | 2003-10-27 | 2005-04-28 | Schneider Automation Inc. | Software configurable dual cable redundant Ethernet or bus configuration |
US7317644B1 (en) * | 2005-12-15 | 2008-01-08 | Altera Corporation | Signal timing for I/O |
-
2006
- 2006-06-28 JP JP2006178762A patent/JP2008011123A/ja active Pending
- 2006-09-11 US US11/518,206 patent/US20080002571A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10145342A (ja) * | 1996-11-08 | 1998-05-29 | Sony Corp | 送信装置、受信装置および送受信装置 |
JP2001333005A (ja) * | 2000-05-24 | 2001-11-30 | Ntt Docomo Inc | 光空間伝送システム、光空間伝送方法及び光空間伝送装置 |
JP2004129173A (ja) * | 2002-07-30 | 2004-04-22 | Mitsubishi Electric Corp | 無線通信システムの送信装置 |
JP2004297142A (ja) * | 2003-03-25 | 2004-10-21 | Nippon Hoso Kyokai <Nhk> | ダイバーシティ送信装置、ダイバーシティ受信装置及びダイバーシティ伝送方式 |
Also Published As
Publication number | Publication date |
---|---|
US20080002571A1 (en) | 2008-01-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008011123A (ja) | 冗長なデータ通信を行う通信装置 | |
JP4998699B2 (ja) | 半導体装置、及び通信制御方法 | |
JP2007507794A5 (ja) | ||
EP1477899A2 (en) | Data processing apparatus and method | |
KR20210033996A (ko) | 전용 저 레이턴시 링크를 사용한 다수의 하드웨어 가속기에 대한 통합된 어드레스 공간 | |
JP2008234222A (ja) | Usbコントローラ及びusbコントローラ試験方法 | |
JP3919990B2 (ja) | タイミング同期システム、そのシステムに用いられる装置およびタイミング同期方法 | |
US9354274B2 (en) | Circuit test system electric element memory control chip under different test modes | |
JP2008107937A (ja) | バスリピータ | |
JP5839713B2 (ja) | 電子端末装置及び電子連動装置 | |
JP2008187711A (ja) | 2つのエンティティ間の通信ゲートウェイ | |
US7205815B2 (en) | Method and integrated circuit apparatus for reducing simultaneously switching output | |
CN110535619B (zh) | 多速率数字传感器同步 | |
JP2006304011A (ja) | インタフェース回路 | |
US8015336B2 (en) | Method of compensating for propagation delay of tri-state bidirectional bus in a semiconductor device | |
EP3671720B1 (en) | Real-time on-chip data transfer system | |
JP5804930B2 (ja) | シリアル通信方法、通信装置、およびシリアル通信システム | |
JP6018040B2 (ja) | クロック供給システム、クロックバッファ群および制御方法 | |
US20150207581A1 (en) | Communication system, and corresponding integrated circuit and method | |
JP2017063390A (ja) | 通信方法 | |
JP5604799B2 (ja) | フォールトトレラントコンピュータ | |
JP2007052515A (ja) | シリアルデータ転送システムおよびシリアルデータ転送方法 | |
JP2003152745A (ja) | データ伝送システム、送信装置及び受信装置 | |
JP2008187683A (ja) | 同期式シリアルバスシステム | |
JP2000057086A (ja) | バス接続装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090303 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111108 |