JP2006127423A - バス制御装置、調停装置、並びに、その方法及びプログラム - Google Patents

バス制御装置、調停装置、並びに、その方法及びプログラム Download PDF

Info

Publication number
JP2006127423A
JP2006127423A JP2004318494A JP2004318494A JP2006127423A JP 2006127423 A JP2006127423 A JP 2006127423A JP 2004318494 A JP2004318494 A JP 2004318494A JP 2004318494 A JP2004318494 A JP 2004318494A JP 2006127423 A JP2006127423 A JP 2006127423A
Authority
JP
Japan
Prior art keywords
bus
arbitration
data
bridge
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004318494A
Other languages
English (en)
Inventor
Atsushi Hirayama
篤史 平山
Kenichi Kawaguchi
謙一 川口
Hideki Kawai
秀樹 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004318494A priority Critical patent/JP2006127423A/ja
Priority to CNA2005101143893A priority patent/CN1770130A/zh
Priority to US11/259,760 priority patent/US20060095637A1/en
Publication of JP2006127423A publication Critical patent/JP2006127423A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bus Control (AREA)

Abstract

【課題】 本発明は、簡便な設定によってデータ転送の帯域を保証できるバス制御装置を提供する。
【解決手段】 第１調停部１１は、第１デバイス９１及び第２デバイス９２の間で時間Ｓ１ごとにデータ量Ｄのデータ転送が要求されることを示す帯域情報を取得する。時間Ｓ１ごとにデータ量Ｄの転送に見合う時間、第１デバイス９１に第１バスの使用権を与えることを設定し、当該帯域情報を第２調停部１２へ通知する。第２調停部１２は、通知された帯域情報に基づいて、時間Ｓ１と等しいかより短い時間Ｓ２ごとにデータ量Ｄの転送に見合う時間、ブリッジ部２１に第２バスの使用権を与えることを設定する。そして、第１調停部１１及び第２調停部１２は、それぞれの設定に従って、前記第１バス及び第２バスの使用権を調停する。
【選択図】 図１

Description

本発明は、バス制御装置、調停装置、及びその方法に関し、特に、階層バスにおいて行われるデータ転送の帯域を保証する技術に関する。
計算機システムを構成するＣＰＵや周辺装置などのデバイスは、一般にバスと呼ばれる共通信号路によって接続される。計算機システムによっては、仕様が異なる複数のバスや、同一の仕様であっても個々に所定の電気的負荷条件を満たす複数のバスを有する階層バス構成を採ることがある。
図３０は、２つのバスを有する計算機システムの一例を表す機能ブロック図である。これは、特許文献１に開示されるコンピュータシステムの主要部を表している。
この例のコンピュータシステムは、図に見られるように、第１バスと第２バスとを有し、両者はブリッジ部８３を介して接続されている。第１調停部８１は、第１デバイス９１と第３デバイス９３との間で第１バスの使用権を調停し、第２調停部８２は、第２デバイス９２と第４デバイス９４との間で第２バスの使用権を調停する。ブリッジ部８３は、レイテンシタイマレジスタ８３１、及び予測部８３２を有する。
レイテンシタイマレジスタ８３１は、１回のデータ転送でバスを占有できる最大時間を格納する。予測部８３２は、ブリッジ部８３が第１バス上のデバイス（例えば第１デバイス９１）からデータ転送要求を受け付けたときに直ちに第２バスの使用権が得られなければ、前記最大時間を参照して第２バスの使用権が得られる時期を予測する。そして、当該時期が到来すると実際のデータ転送を開始する。
その結果、そのデータ転送は、開始後前記最大時間にわたって中断することなく確実にバースト的に実行されることとなるので、中断によるオーバヘッドのない最適なデータ転送効率が得られる。
特開２０００−２９８２２号公報
しかしながら、上記従来技術のブリッジ部は、データ転送において所期の帯域、即ち周期時間ごとに転送されるデータ量を保証することについては考慮されていない。
楽曲や動画像の録音、再生などのアプリケーションでは特に、音飛びや映像の乱れを生じさせないために、アプリケーションデータの転送帯域を保証することが要求されるのだが、従来のバスブリッジはその要求に応えられないという問題がある。
上記の問題に鑑み、本発明は、バスシステムにおいて複数のバスを経由するデータ転送の帯域を保証し、しかもその帯域をバスごとに設定するための手間を省くバス制御装置、調停装置、及びその方法を提供することを目的とする。
上記問題を解決するため、本発明のバス制御装置は、ブリッジ手段を介して接続された第１バス及び第２バスからなるバスシステムを制御するバス制御装置であって、前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得し、取得された帯域情報に基づいて前記第１デバイスに前記第１バスの使用権を与える第１調停手段と、前記第２バスの使用権を調停する第２調停手段と、前記帯域情報を前記第１調停手段から前記第２調停手段へ通知する通知手段とを備え、前記第２調停手段は、前記第１調停手段から通知された帯域情報に基づいて前記ブリッジ手段に前記第２バスの使用権を与えることを特徴とする。
また、前記帯域情報は、第１の周期時間と、前記第１の周期ごとに前記第１デバイスと前記第２デバイスとの間で転送されるべきデータ量である転送要求量とを表し、前記第１調停手段は、前記第１の周期ごとに含まれる、前記ブリッジ手段と前記第１デバイスとの間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第１割当期間において、前記第１デバイスに前記第１バスの使用権を与え、前記第２調停手段は、前記第１の周期と等しいかより短い第２の周期ごとに含まれる、前記第２デバイスと前記ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第２割当期間において、前記ブリッジ手段に前記第２バスの使用権を与えてもよい。
この構成によれば、前記帯域情報に基づいて、前記帯域情報に示される帯域を確保するために必要な期間、前記第１デバイス及び前記ブリッジ手段にそれぞれ第１バス及び第２バスの使用権を与えることによって、データ転送の帯域を保証することができる。この構成は、とりわけ、前記第１デバイスと前記ブリッジ手段とが、それぞれ第１バス及び第２バスのマスタデバイスとなって前記データ転送を主導する場合に、好適である。
しかも、前記帯域情報は、前記第１調停手段から前記第２調停手段へ通知されるので、前記帯域情報を前記第１調停手段に対して指定するだけで、データ転送の帯域に関する本バス制御装置のコンフィギュレーションが完了する。
また、前記第２の周期を前記第１の周期と等しいかより短くする、即ち、前記第２バスの調停周期を前記第１バスの調停周期よりも短くするので、前記第１の周期ごとに、前記第１デバイスと前記第２デバイスとの間で、前記転送要求量のデータが確実に転送される。この構成は、前記第１の周期ごとに前記転送要求量のデータを必要とするアプリケーションに対して、データ転送のための極めて優れたプラットフォームを提供する。
また、前記第２デバイスと前記ブリッジ手段との間での一回のデータ転送で、前記転送要求量よりも少ないバースト転送量までのデータを転送可能であり、前記第２調停手段は、前記第２の周期ごとに含まれる、全部で前記第２割当期間の長さ以上となる複数回の個別割当期間において、前記ブリッジ手段に前記第２バスの使用権を与え、各個別割当期間は、前記第２デバイスと前記ブリッジ手段との間で前記バースト転送量のデータを転送するためにかかる時間と等しいとしてもよい。
前記第２割当期間が前記個別割当期間の整数倍でない場合に、前記第２割当期間連続して前記ブリッジ手段に前記第２バスの使用権を与えると最後のバースト転送が中断される事態が生じるのだが、この構成によれば、そのような事態を回避できる。
これにより、バースト転送の中断によるオーバヘッドのない最適なデータ転送効率が得られる。
また、前記バス制御装置は、前記ブリッジ手段を含んで構成され、前記ブリッジ手段は、前記第１デバイスと前記第２デバイスとの間で転送されるデータを、前記転送要求量よりも少ない保持量まで保持可能な記憶部を有し、前記第１調停手段は、前記第１の周期ごとに含まれる、全部で前記第１割当期間の長さ以上となる複数回の第１個別割当期間において、前記第１デバイスに前記第１バスの使用権を与え、前記第２調停手段は、前記第２の周期ごとに含まれる、全部で前記第２割当期間の長さ以上となる複数回の第２個別割当期間において、前記ブリッジ手段に前記第２バスの使用権を与え、各第１個別割当期間は、前記ブリッジ手段及び前記第１デバイス間で前記保持量のデータを転送するためにかかる時間と等しく、かつ、各第２個別割当期間は、前記第２デバイス及び前記ブリッジ手段間で前記保持量のデータを転送するためにかかる時間と等しいとしてもよい。
前記第１デバイス及び前記ブリッジ手段に、それぞれ第１バス及び第２バスの使用権を連続的に与えると、前記保持量を上回るデータが集中的に供給されることとなって前記ブリッジ手段へ新たな転送データを保持できなくなり、データ転送に待ちが生じるのだが、この構成によれば、そのような事態を回避できる。
これにより、データ転送の待ちによるオーバヘッドのない最適なデータ転送効率が得られる。
また、前記バス制御装置は、前記ブリッジ手段を含んで構成され、前記ブリッジ手段は、前記転送要求量と等しいかより多くのデータを保持可能な記憶部を有し、前記記憶部のうちの前記転送要求量のデータを保持可能な部分を前記第１デバイスと前記第２デバイスとの間で転送されるデータを保持するために占用してもよい。
この構成によれば、前記ブリッジ手段は、前記第１の周期ごとに供給される上限量となる前記転送要求量のデータを確実に保持し、そして前記第１バス及び第２バスは前記第１の周期ごとに前記転送要求量のデータを転送するので、前記ブリッジ手段が新たな転送データを保持できなくなる事態が生じない。
これにより、データ転送の待ちによるオーバヘッドのない最適なデータ転送効率が得られる。
また、本発明のバス制御装置は、第１ブリッジ手段を介して接続された第１バス及び第２バス、並びに第２ブリッジ手段を介して前記第２バスに接続された第３バスからなるバスシステムを制御するバス制御装置であって、前記第１バス上の第１デバイスと前記第３バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得し、取得された帯域情報に基づいて前記第１デバイスに前記第１バスの使用権を与える第１調停手段と、前記第２バスの使用権を調停する第２調停手段と、前記帯域情報を前記第１調停手段から前記第２調停手段へ通知する第１通知手段と、前記第３バスの使用権を調停する第３調停手段と、前記帯域情報を前記第２調停手段から前記第３調停手段へ通知する第２通知手段とを備え、前記第２調停手段は、前記第１調停手段から通知された帯域情報に基づいて前記第１ブリッジ手段に前記第２バスの使用権を与え、前記第３調停手段は、前記第２調停手段から通知された帯域情報に基づいて前記第２ブリッジ手段に前記第３バスの使用権を与えることを特徴とする。
また、前記帯域情報は、第１の周期時間と、前記第１の周期ごとに前記第１デバイスと前記第２デバイスとの間で転送されるべきデータ量である転送要求量とを表し、前記第１調停手段は、前記第１の周期ごとに含まれる、前記第１ブリッジ手段と前記第１デバイスとの間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第１割当期間において、前記第１デバイスに前記第１バスの使用権を与え、前記第２調停手段は、前記第１の周期と等しいかより短い第２の周期ごとに含まれる、前記第２ブリッジ手段と前記第１ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第２割当期間において、前記第１ブリッジ手段に前記第２バスの使用権を与え、前記第３調停手段は、前記第１の周期と等しいかより短い第３の周期ごとに含まれる、前記第２デバイスと前記第２ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第３割当期間において、前記第２ブリッジ手段に前記第３バスの使用権を与えてもよい。
この構成によれば、前記帯域情報に基づいて、前記帯域情報に示される帯域を確保するために必要な期間、前記第１デバイス、前記第１ブリッジ手段、及び前記第２ブリッジ手段にそれぞれ第１バス、第２バス、及び第３バスの使用権を与えることによって、データ転送が３つのバスを経由して行われる場合にも、データ転送の帯域を保証することができる。
しかも、前記帯域情報は、前記第１調停手段から前記第２調停手段へ通知され、さらには前記第３調停手段へと通知されるので、前記帯域情報を前記第１調停手段に対して指定するだけで、データ転送の帯域に関する本バス制御装置のコンフィギュレーションが完了する。
また、本発明のバス制御装置は、第１ブリッジ手段を介して接続された第１バス及び第３バス、並びに第２ブリッジ手段を介して前記第３バスに接続された第２バスからなるバスシステムを制御するバス制御装置であって、前記第１バス上の第１デバイスと前記第３バス上の第３デバイスとの間で行われるデータ転送の帯域に関する第１の帯域情報を取得し、取得された第１の帯域情報に基づいて前記第１デバイスに前記第１バスの使用権を与える第１調停手段と、前記第２バス上の第２デバイスと前記第３デバイスとの間で行われるデータ転送の帯域に関する第２の帯域情報を取得し、取得された第２の帯域情報に基づいて前記第２デバイスに前記第２バスの使用権を与える第２調停手段と、前記第３バスの使用権を調停する第３調停手段と、前記第１の帯域情報を前記第１調停手段から前記第３調停手段へ通知する第１通知手段と、前記第２の帯域情報を前記第２調停手段から前記第３調停手段へ通知する第２通知手段とを備え、前記第３調停手段は前記第１の帯域情報及び前記第２の帯域情報に基づいて前記第１ブリッジ手段及び第２ブリッジ手段に前記第３バスの使用権を与えることを特徴とする
また、前記第１の帯域情報は、第１の周期時間と、前記第１の周期ごとに前記第１デバイスと前記第３デバイスとの間で転送されるべきデータ量である第１の転送要求量とを表し、前記第２の帯域情報は、第２の周期時間と、前記第２の周期ごとに前記第２デバイスと前記第３デバイスとの間で転送されるべきデータ量である第２の転送要求量とを表し、前記第１調停手段は、前記第１の周期ごとに含まれる、前記第１ブリッジ手段と前記第１デバイスとの間で前記第１の転送要求量のデータを転送するためにかかる時間と等しいかより長い第１割当期間において、前記第１デバイスに前記第１バスの使用権を与え、前記第２調停手段は、前記第２の周期ごとに含まれる、前記第２ブリッジ手段と前記第２デバイスとの間で前記第２の転送要求量のデータを転送するためにかかる時間と等しいかより長い第２割当期間において、前記第２デバイスに前記第２バスの使用権を与え、前記第３調停手段は、前記第１の周期及び前記第２の周期の何れよりも長くない第３の周期ごとに含まれる、前記第３デバイスと前記第１ブリッジ手段との間で前記第１の転送要求量のデータを転送するためにかかる時間と等しいかより長い第３割当期間において、前記第１ブリッジ手段に前記第３バスの使用権を与え、かつ、前記第３の周期ごとに含まれる、前記第３デバイスと前記第２ブリッジ手段との間で前記第２の転送要求量のデータを転送するためにかかる時間と等しいかより長い第４割当期間において、前記第２ブリッジ手段に前記第３バスの使用権を与えてもよい。
この構成によれば、前記第１の帯域情報に基づいて、前記第１の帯域情報に示される帯域を確保するために必要な期間、前記第１デバイス及び前記第１ブリッジ手段にそれぞれ前記第１バス及び前記第３バスの使用権を与え、かつ、前記第２の帯域情報に基づいて、前記第２の帯域情報に示される帯域を確保するために必要な期間、前記第２デバイス及び前記第２ブリッジ手段にそれぞれ第２バス及び第３バスの使用権を与えることによって、前記第３デバイスに関係して２つのデータ転送が並行して行われる場合にも、それぞれのデータ転送の帯域を保証することができる。
しかも、前記第１の帯域情報は、前記第１調停手段から前記第３調停手段へ通知され、前記第２の帯域情報は、前記第２調停手段から前記第３調停手段へ通知されるので、前記第１の帯域情報を前記第１調停手段に対して指定し、かつ、前記第２の帯域情報を前記第２調停手段に対して指定するだけで、データ転送の帯域に関する本バス制御装置のコンフィギュレーションが完了する。
また、本発明の調停装置は、ブリッジ手段を介して接続された第１バス及び第２バスからなるバスシステムにおいて前記第１バスの使用権を調停する調停装置であって、前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得する取得手段と、取得された帯域情報に基づいて前記第１デバイスに前記第１バスの使用権を与える調停手段と、前記帯域情報を前記第２バスの使用権を調停する調停装置へ送信する送信手段とを備える。
また、本発明の調停装置は、ブリッジ手段を介して接続された第１バス及び第２バスからなるバスシステムにおいて前記第２バスの使用権を調停する調停装置であって、前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を、前記第１バスの使用権を調停する調停装置から受信する受信手段と、受信された帯域情報に基づいて前記ブリッジ手段に前記第２バスの使用権を与える調停手段とを備える。
この構成によれば、前者の調停装置から後者の調停装置へ前記帯域情報が伝達されるので、前者に対して前記帯域情報を指定するだけで、両者が協働してデータ転送の帯域を保証することができる。
また、本発明の半導体集積回路装置は、ブリッジ手段を介して接続された第１バスおよび第２バスからなるバスシステムを制御する半導体集積回路装置であって、前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を入力する入力回路と、入力された帯域情報に基づいて前記第１デバイスに前記第１バスの使用権があることを示す第１グラント信号を出力する第１調停回路と、前記第２バスの使用権を調停する第２調停回路と、前記帯域情報を前記第１調停回路から前記第２調停回路へ通知する通知回路とを備え、前記第２調停回路は、前記第１調停回路から通知された帯域情報に基づいて前記ブリッジ手段に前記第２バスの使用権があることを示す第２グラント信号を出力することを特徴とする。
また、前記入力回路には、前記帯域情報として、第１の周期時間と、前記第１の周期ごとに前記第１デバイスと前記第２デバイスとの間で転送されるべきデータ量である転送要求量とが入力され、前記第１調停回路は、前記第１の周期ごとに含まれる、前記ブリッジ手段と前記第１デバイスとの間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第１割当期間において、前記第１グラント信号を出力し、前記第２調停回路は、前記第１の時間周期と等しいかより短い第２の時間周期ごとに含まれる、前記第２デバイスと前記ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第２割当期間において、前記第２グラント信号を出力してもよい。
また、本発明の半導体集積回路装置は、ブリッジ手段を介して接続された第１バスおよび第２バスからなるバスシステムにおいて前記第１バスの使用権を調停する半導体集積回路装置であって、前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を入力する入力回路と、入力された帯域情報に基づいて前記第１デバイスに前記第１バスの使用権があることを示す第１グラント信号を出力する調停回路と、前記帯域情報を前記第２バスの使用権を調停する半導体集積回路装置へ出力する出力回路とを備える。
また、本発明の半導体集積回路装置は、ブリッジ手段を介して接続された第１バスおよび第２バスからなるバスシステムにおいて前記第２バスの使用権を調停する半導体集積回路装置であって、前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を、前記第１バスの使用権を調停する半導体集積回路装置から入力する入力回路と、入力された帯域情報に基づいて前記ブリッジ手段に前記第２バスの使用権を与える調停回路とを備える。
これらの構成によれば、前述した効果と同様の効果を有する半導体集積回路装置を実現できる。
また、本発明のバス制御方法は、ブリッジ手段を介して接続された第１バスおよび第２バスからなるバスシステムを制御するバス制御方法であって、前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得し、取得された帯域情報に基づいて前記第１デバイスに前記第１バスの使用権を与える第１調停ステップと、前記第２バスの使用権を調停する第２調停ステップと、前記帯域情報を前記第１調停手段から前記第２調停手段へ通知する通知ステップとを含み、前記第２調停ステップは、前記第１調停手段から通知された帯域情報に基づいて前記ブリッジ手段に前記第２バスの使用権を与えることを特徴とする。
また、前記帯域情報は、第１の周期時間と、前記第１の周期ごとに前記第１デバイスと前記第２デバイスとの間で転送されるべきデータ量である転送要求量とを表し、前記第１調停ステップは、前記第１の周期ごとに含まれる、前記ブリッジ手段と前記第１デバイスとの間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第１割当期間において、前記第１デバイスに前記第１バスの使用権を与え、前記第２調停ステップは、前記第１の周期と等しいかより短い第２の周期ごとに含まれる、前記第２デバイスと前記ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第２割当期間において、前記ブリッジ手段に前記第２バスの使用権を与えてもよい。
また、本発明の調停方法は、ブリッジ手段を介して接続された第１バスおよび第２バスからなるバスシステムにおける前記第１バスの使用権の調停方法であって、前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得する取得ステップと、取得された帯域情報に基づいて前記第１デバイスに前記第１バスの使用権を与える調停ステップと、前記帯域情報を前記第２バスの使用権を調停する調停装置へ送信する送信ステップとを含む。
また、本発明の調停方法は、ブリッジ手段を介して接続された第１バスおよび第２バスからなるバスシステムにおける前記第２バスの使用権の調停方法であって、前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を、前記第１バスの使用権を調停する調停装置から受信する受信ステップと、受信された帯域情報に基づいて前記ブリッジ手段に前記第２バスの使用権を与える調停ステップとを含む。
これらの方法に従ってバスを制御し、又はその使用権を調停することによって、前述した効果と同様の効果が得られる。
（第１の実施の形態）
本発明の第１の実施の形態に係るバス制御装置について、図面を参照しながら説明する。
（全体構成）
図１は、第１の実施の形態に係るバス制御装置を含むバスシステムの全体構成を示す機能ブロック図である。図１に示すように、このバスシステム１は、ブリッジ部２１を介して接続された第１バス及び第２バス、第１バスに接続された第１デバイス９１及び第３デバイス９３、第２バスに接続された第２デバイス９２及び第４デバイス９４、第１バスの使用権を調停する第１調停部１１、並びに、第２バスの使用権を調停する第２調停部１２から構成される。
ここで、第１調停部１１及び第２調停部１２が、本発明のバス制御装置を構成する。さらに、ブリッジ部２１も本発明のバス制御装置に含まれることとしてもよい。
第１調停部１１は、帯域情報取得部１１１、調停期間設定部１１２、及び帯域情報通知部１１３を有する。第２調停部１２は、帯域情報取得部１２１、及び調停期間設定部１２２を有する。ブリッジ部２１は、第１バス及び第２バス間で転送されるべきデータを一時的に保持するバッファ２１１を有する。
説明の便宜上、第１デバイス９１と第２デバイス９２との間で行われるデータ転送の帯域を保証するものとする。例えば具体的に、第１デバイス９１はＣＰＵ(Central Processing Unit)であり、第２デバイス９２はメモリユニットであってＭＰ３(MPEG-1 Audio Layer-3)データを保持していると考えて、第１デバイス９１が第２デバイス９２に保持されているＭＰ３データを良好に再生処理するために、両者間でのデータ転送の帯域が保証される必要があるとしてもよい。
第１調停部１１、第２調停部１２、及びブリッジ部２１は、ＡＳＩＣ(Application Specific Integrated Circuit)、ＦＰＧＡ(Field Programmable Gate Array)、又は集積回路内部の回路セルの接続や設定を再構成可能なリコンフィギュラブル・プロセッサといったハードウェアによって実現されてもよい。これらの機能ブロックは、個別に１チップ化されてもよく、一部又は全部を含むように１チップ化されてもよい。
また、第１調停部１１、第２調停部１２、及びブリッジ部２１を、ソフトウェアによって実現することも考えられる。その場合、具体的には、これらの機能ブロックはプログラムモジュールに対応する。そして、図示しない汎用プロセッサがこれらのプログラムモジュールを実行することによって、対応する具体的機能が実現されることとなる。
（バスの構成）
図２は第１バスに含まれる信号線の一例を示す構成図である。図２に示すように、第１バスには制御信号線とアドレス／データ信号線が含まれる。
制御信号線３１１は、リード／ライト信号線、フェーズ信号線、及びバス応答種類信号線を含む。アドレス／データ信号線３１２は、アドレス及びデータを多重して、バスサイクルごとにアドレス信号又はデータ信号の何れかを伝送する複数（例えば３２）の信号線を含む。
このような構成は、例えばＰＣＩ(Peripheral Component Interconnect)バスとして知られている。
第２バスもまた、同様の構成を採るものとする。
なお、バスの構成そのものは本発明の主題ではない。アドレスとデータとがそれぞれ別個の信号線によって伝送される他の構成のバスを用いても、もちろん構わない。
（バスシステムの全体動作）
図３は、バスシステム１の全体動作を大まかに表すフローチャートである。
まず、第１調停部１１において第１デバイスに第１バスの使用権を与える期間が設定され（Ｓ１０）、次に第２調停部１２においてブリッジ部２１に第２バスの使用権を与える期間が設定される（Ｓ２０）。ここまでの動作によって、データ転送の帯域に関するバス制御装置のコンフィギュレーションが完了する。その後、第１調停部１１及び第２調停部１２は設定内容に従って調停動作を開始し、バスシステム１はデータ（例えばＭＰ３データ）の転送を行う（Ｓ４０）。
（第１調停部における詳細な設定動作）
図４は、第１調停部１１における詳細な設定動作を表すフローチャートである。
まず、帯域情報取得部１１１は、第１デバイス９１から、帯域情報として時間Ｓ１とデータ量Ｄとを取得する（Ｓ１０１）。この帯域情報は、第１デバイス９１と第２デバイス９２との間で時間Ｓ１ごとにデータ量Ｄのデータ転送が要求されることを示す。ここで、時間Ｓ１は請求項に言う第１の周期時間に対応し、データ量Ｄは請求項に言う転送要求量に対応する。
次に、調停期間設定部１１２は、ブリッジ部２１から第１デバイス９１へデータ量Ｄのデータ転送に要する時間Ａ１を算出し（Ｓ１０２）、第１バスの調停周期をＳ１、調停周期ごとに第１デバイス９１に第１バスの使用権を与える割当時間をＡ１と設定する（Ｓ１０３）。
そして、帯域情報通知部１１３は、時間Ｓ１とデータ量Ｄとを第２調停部１２へ通知する（Ｓ１０４）。
（第２調停部における詳細な設定動作）
図５は、第２調停部１２における詳細な設定動作を表すフローチャートである。
まず、帯域情報取得部１２１は、第１調停部１１から、帯域情報として時間Ｓ１とデータ量Ｄとを取得する（Ｓ２０１）。
次に、調停期間設定部１２２は、第２デバイス９２からブリッジ部２１へデータ量Ｄのデータ転送に要する時間Ａ２を算出し（Ｓ１０２）、Ａ２＜Ｓ２≦Ｓ１を満たす時間Ｓ２を決定し（Ｓ２０３）、第２バスの調停周期をＳ２、調停周期ごとにブリッジ部２１に第２バスの使用権を与える割当時間をＡ２と設定する（Ｓ２０４）。
ここまでに説明した設定に従って、第１調停部１１及び第２調停部１２がバス使用権を調停することによって、前記帯域情報に示される帯域を確保するために必要な期間、第１デバイス９１及びブリッジ部２１にそれぞれ第１バス及び第２バスの使用権が与えられる。
ここで、前記第２バスの調停周期Ｓ２を第１バスの調停周期Ｓ１と等しいかより短くしているので、時間Ｓ１ごとに前記データ量Ｄのデータが、前記第１デバイスと前記第２デバイスとの間で確実に転送される。
（ブリッジ部及び第２調停部の変形例）
次に、第１デバイス９１及び第２デバイス９２間における一回のデータ転送で、前記データ量Ｄよりも少ない単位転送量ｄまでのデータ転送が可能な場合に好適な変形例について説明する。
単位転送量ｄに関するこのような制約は、例えば、バッファ２１１の記憶容量がｄである場合や、第１バス又は第２バスが１回につき高々単位転送量ｄまでのデータをバースト転送する場合に生じるものである。
図６は、この変形例に係るバスシステム１ａの全体構成を示す機能ブロック図である。バスシステム１ａは、前述したバスシステム１（図１を参照）に比べて、遅延転送量レジスタ２１２が追加されたブリッジ部２１ａ、及び単位転送量取得部１３１が追加された第２調停部１３を備え、調停期間設定部１３２の動作が変更される点で異なる。
遅延転送量レジスタ２１２は、前述した単位転送量ｄを、例えば第１デバイスから通知されて記憶している。単位転送量取得部１３１は、遅延転送量レジスタ２１２から、単位転送量ｄを取得する。
調停期間設定部１３２は、前記帯域情報に示される帯域を確保するためにブリッジ部２１ａに第２バスの使用権を与えることとなる期間を、第２デバイス９２とブリッジ部２１ａとの間で単位転送量ｄのデータ転送にかかる時間ごとに分けて設定する。
この構成は、特に、単位転送量ｄの制約が、第２バスにおける１回のバースト転送で転送可能なデータ量の上限に由来する場合に好適である。
（前記変形例における第２調停部の詳細な設定動作）
図７は、第２調停部１３における詳細な設定動作を表すフローチャートである。
まず、帯域情報取得部１２１は、第１調停部１１から、帯域情報として時間Ｓ１とデータ量Ｄとを取得し（Ｓ２１１）、単位転送量取得部１３１は、ブリッジ部２１から単位転送量ｄを取得する（Ｓ２１２）。
次に、調停期間設定部１３２は、単位転送量ｄに乗じた場合にデータ量Ｄと等しいかより大きくなる最小の自然数ｎを求め（Ｓ２１３）、時間Ｓ１をｎ等分してＰ１を求める（Ｓ２１４）。そして、第２デバイス９２からブリッジ部２１へ単位転送量ｄのデータ転送に要する時間Ａ２を算出し（Ｓ２１５）、Ａ２＜Ｓ２≦Ｐ１を満たす時間Ｓ２を決定し（Ｓ２１６）、第２バスの調停周期をＳ２、調停周期ごとにブリッジ部２１に第２バスの使用権を与える割当時間をＡ２と設定する（Ｓ２１７）。
（バスシステムの動作の具体例）
以下、具体例を用いてバスシステムの詳細なコンフィギュレーション及びデータ転送動作を説明する。この具体例では、第１デバイス９１と第２デバイス９２との間で、３６バスサイクルごとに３２バイトのデータの転送が要求されるものとする。すなわち、帯域情報によって示される時間Ｓ１を３６バスサイクル、データ量Ｄを３２バイトとする。さらに、単位転送量ｄを１６バイトであるとする。
また、説明の簡便のため、第１バス及び第２バスは、何れも４バイト（３２ビット）幅のアドレス／データマルチプレクス型のバスであり、同じ周波数のバスサイクルで動作することとする。
第１調停部１１は、第１バスにおける１回のデータ転送に、データそのものを転送するためのバスサイクルの他に、バスコマンドの発行等を行うために少なくとも３バスサイクルが必要となることを示す情報を、予め保持している。
この情報に基づいて、第１調停部１１は、ブリッジ部２１ａから第１デバイス９１へ３２バイトのデータを転送するためにかかる時間を、データ本体を転送するための８バスサイクルにバスコマンドを発行するための３バスサイクルを加えた１１バスサイクルと算出し、割当時間Ａ１をそれよりも長い１８バスサイクルと設定する。
この設定に従って、第１調停部１１は、３６バスサイクルごとに含まれる１８バスサイクルにおいて、第１デバイス９１に第１バスの使用権を与えることとなる。
第２調停部１２は、単位転送量が１６バイトであることを認識すると、ｎを２、Ｐ１を１９と求める。そして、その情報に基づいて、第２デバイス９２からブリッジ部２１ａへ１６バイトのデータを転送するために係る時間を、第１調停部１１が行うようにして、７バスサイクルと算出する。そして、調停周期Ｓ２を１８バスサイクル、割当時間Ａ２を９バスサイクルと設定する。
この設定に従って、第２調停部１２は、１８バスサイクルごとに含まれる９バスサイクルにおいて、ブリッジ部２１に第２バスの使用権を与えることとなる。
次に、この設定に従って行われる具体的なデータ転送動作を説明する。
図８から図１１は、第１バス及び第２バスに現れる主要な信号の時間変化を、時刻Ｔ０から時刻Ｔ７２にわたって示すタイミングチャートである。上半分に、第１バスの使用権を表す信号、第１バスのアドレス／データ信号、第１バスのリード／ライト信号、第１バスのバス応答種類を表す信号の、それぞれの内容が示され、下半分に、第２バスに関する同じ意味の信号の内容が示される。
ここで、フェーズ信号は、"addr(address)"、"data"、"turn"、"idle"なるバスフェーズの中からそのバスサイクルにおける一つを表す。また、バス応答種類信号は、"comp(completion)"、"retry"なるバス応答の中からそのバスサイクルにおける一つを表す。
図１２及び図１３は、ブリッジ部２１ａが保持しているデータの時間変化を示すタイミングチャートである。上から順に、ベースアドレス、オフセットアドレス、データエントリ０〜７の、それぞれの内容が示される。
以下、時間の経過に沿って説明する。
（Ｔ０〜Ｔ１）
第１バスでは、idle状態なので、バス使用権を与えられた第１デバイスはＴ１からバストランザクションを開始する。
（Ｔ１〜Ｔ２）
第１バスでは、バストランザクションは、第１デバイスがアドレス／データ信号線にリードしようとするデータが配置された領域の先頭アドレスであるA000をドライブすることで開始される。リード／ライト信号線は、このバストランザクションがリード動作であることを示している。ブリッジ部では、ベースアドレスに先頭アドレスA000をラッチする。
（Ｔ２〜Ｔ３）
第１バスでは、バストランザクションがリードであるので、アドレス／データ信号線でバスが衝突しないよう、いわゆるターンアラウンドサイクルが入る。
第２バスでは、バストランザクションは、ブリッジ部がアドレス／データ信号線にリードしようとするデータが配置された領域の先頭アドレスA000をドライブすることで開始される。リード／ライト信号線は、このバストランザクションがリード動作であることを示している。
（Ｔ３〜Ｔ４）
第１バスでは、Ｔ１〜Ｔ２でドライブされたアドレスA000に対して、ブリッジ部が応答する。ブリッジ部はまだリードデータが準備できないのでretry応答を返す。
第２バスでは、バストランザクションがリードであるので、アドレス／データ信号線でバスが衝突しないよう、いわゆるターンアラウンドサイクルが入る。
（Ｔ４〜Ｔ５）
第１バスでは、retry応答を受けてターンアラウンドサイクルとなる。
第２バスでは、第２デバイスがアドレス／データ信号線に４バイトデータD000をドライブし、completion応答を返す。
（Ｔ５〜Ｔ６）
第１バスでは、Ｔ５から、第１デバイスへの１８バスサイクルの割当時間が終了するＴ１８まではidleサイクルとなる。
第２バスでは、第２デバイスがアドレス／データ信号線に４バイトデータD001をドライブし、completion応答を返す。
ブリッジ部はデータD000をデータエントリ０にラッチする。
（Ｔ６〜Ｔ７）
第２バスでは、第２デバイスがアドレス／データ信号線に４バイトデータD002をドライブし、completion応答を返す。
ブリッジ部は、前のサイクルでデータエントリにデータをラッチしたので、オフセットアドレスを１インクリメントし、データD001をデータエントリ１にラッチする。
（Ｔ７〜８）
第２バスでは、第２デバイスがアドレス／データ信号線に４バイトデータD003をドライブし、completion応答を返す。
ブリッジ部は、前のサイクルでデータエントリにデータをラッチしたので、オフセットアドレスを１インクリメントし、データD002をデータエントリ２にラッチする。
（Ｔ８〜９）
第２バスでは、時刻Ｔ９でブリッジ部のバス使用権が終了する。
ブリッジ部は、前のサイクルでデータエントリにデータをラッチしたので、オフセットアドレスレジスタを１インクリメントし、データD003をデータエントリ３にラッチする。
（Ｔ９〜１０）
第２バスでは、Ｔ１８まで第４デバイスがバス使用権を与えられる。ブリッジ部は、前のサイクルでデータエントリにデータをラッチしたので、オフセットアドレスを１インクリメントする。
（Ｔ１０〜１８）
第２バスでは第４デバイスがバスアクセスを行う。
（Ｔ１８〜Ｔ２７）
第１バスでは、時刻Ｔ１８から第３デバイスがバス使用権を与えられる。
第２バスでは、時刻Ｔ２０〜Ｔ２７にかけてブリッジ部がバスサイクルを発生させ、時刻Ｔ０〜Ｔ９と同様にD004、D005、D006、D007のデータがブリッジ部のデータエントリにラッチされる。
（Ｔ２７〜Ｔ３６）
第１バスでは、引き続き第３デバイスがバス使用権を与えられる。
第２バスでは第４デバイスがバスアクセスを行う。
（Ｔ３６〜Ｔ５４）
第１バスでは、第１デバイスがバス使用権を与えられる。バストランザクションは、第１デバイスがアドレス／データ信号線にリードしようとするデータが配置された領域の先頭アドレスであるA000をドライブすることで開始される。
ブリッジ部は時刻Ｔ３９よりＴ４６まで１サイクルに４バイトずつデータエントリ内のデータをドライブする。
１サイクルのターンアラウンドサイクル後に、第１デバイスが次のバストランザクションを開始し、先頭アドレスA008をドライブする。ブリッジ部はretry応答を返す。
第２バスでは、まずブリッジ部にバス使用権が与えられ、時刻Ｔ１８〜Ｔ２７と同様にD008、D009、D00A、D00Bのデータがブリッジ部のデータエントリにラッチされる。続いて、Ｔ４５〜Ｔ５４でバス使用権を与えられた第４デバイスがバスアクセスを行う。
（Ｔ５４〜Ｔ７２）
第１バスでは第３デバイスがバスアクセスを行う。
第２バスでは、まず、時刻Ｔ３６〜Ｔ５３と同様にD00C、D00D、D00E、D00Fのデータがブリッジ部のデータエントリにラッチされる。続いて、Ｔ６３〜Ｔ７２で第４デバイスがバスアクセスを行う。
（ブリッジ部の他の変形例）
次に、ブリッジ部の他の変形例について説明する。
図１４は、この変形例に係るバスシステム１ｂの全体構成を示す機能ブロック図である。バスシステム１ｂは、前述したバスシステム１ａ（図６を参照）に比べて、転送データを専用に記憶する専用領域２１５とその他の自由領域２１４とに分割使用できるバッファ２１１ｂ、及びバッファ２１１ｂに専用領域２１５を設定する専用領域設定部２１３が、ブリッジ部２１ｂに追加される点で異なる。
専用領域２１５の大きさを、少なくとも単位転送量ｄ以上、望ましくは周期ごとに転送されるべきデータ量Ｄ以上とすれば、バッファ不足のためにブリッジ部が新たな転送データを保持できなくなる事態が回避され、良好なデータ転送効率を得ることができる。
他方、自由領域２１４は、転送データ以外のデータを格納する領域として活用できる。
専用領域２１５及び自由領域２１４の比率の変更は、ハードウェア構成を変えることなく、専用領域設定部２１３によって行われる。
（単位転送量の取得に関する構成の変形例）
ここまで、単位転送量ｄがブリッジ部２１ａから取得されるとして説明したが、単位転送量ｄをブリッジ部２１ａ以外の機能ユニットから設定可能とした構成も考えられる。
図１５は、単位転送量ｄを、第１バスから設定可能としたバスシステムの全体構成を示す機能ブロック図である。
図１６は、単位転送量ｄを、第２バスから設定可能としたバスシステムの全体構成を示す機能ブロック図である。
図１７は、単位転送量ｄを、第１調停部１１から設定可能としたバスシステムの全体構成を示す機能ブロック図である。
（バスシステムの動作の変形例）
前述した具体例と同じく第１デバイス９１と第２デバイス９２との間で３６バスサイクルごとに３２バイトのデータの転送が要求されることを示す帯域情報が与えられる場合に、前述した具体例とは異なる調停周期や割当時間の設定を考えることもできる。
前述した単位転送量の制約が存在しない場合には、第１バスの調停周期と第２バスの調停周期とを同一にしてもよい。その場合、例えば、第１バスの調停周期Ｓ１を３６バスサイクル、第１デバイスへの第１バスの使用権の割当時間Ａ１を１８バスサイクル、第２バスの調停周期Ｓ２を３６バスサイクル、ブリッジ部への第２バスの使用権の割当時間Ａ２を１８バスサイクルとすることができる。
図１８及び図１９は、その場合に、第１バス及び第２バスに現れる主要な信号の時間変化を、時刻Ｔ１８から時刻Ｔ５４にわたって示すタイミングチャートである。
この設定によれば、前述した具体例（図８〜図１１を参照）に比べて、第２バスにおけるバストランザクションの数が半分になるので、コマンド発行に係るオーバヘッドが軽減される。
また、第１デバイスへの第１バスの使用権の割当時間Ａ１を、バッファ２１１に最大容量まで保持されたデータを転送する時間と、その転送に関するコマンドを発行する時間と、次のバストランザクションに関するバスコマンドを発行する時間との合計にちょうど等しくしてもよい。例えば、３２バイトまでの転送データがバッファ２１１に保持される場合、データ転送に８バスサイクル、２つのコマンド発行にそれぞれ３バスサイクル（それぞれターンアラウンドサイクルを１つ含む）の計１４バスサイクルを割当時間Ａ１とし、それと共に、第１バスの調停周期Ｓ１を２８バスサイクルとすることができる。
図２０及び図２１は、その場合に、第１バス及び第２バスに現れる主要な信号の時間変化を、時刻Ｔ１４から時刻Ｔ４４にわたって示すタイミングチャートである。
この設定によれば、idleサイクルの数が最小化されるので、前述した具体例（図８〜図１１を参照）に比べて、データ転送にかかる時間を短くすることができる。
また、第１デバイスがバストランザクションを終了したときに、第１バスの使用権を開放してもよい。
図２２は、第１デバイスが有していた第１バスの使用権が時刻Ｔ４において開放される場合の、第１バス及び第２バスに現れる主要な信号の時間変化を、時刻Ｔ０から時刻Ｔ１８にわたって示すタイミングチャートである。
この設定によれば、特に最初のリードトランザクションにおいてブリッジ部からretry応答が返される場合に、第１バスの使用権が迅速に第１デバイス９１から他のデバイスに移されるので、バスの使用効率が向上する。
（第２の実施の形態）
本発明の第２の実施の形態に係るバス制御装置について、図面を参照しながら説明する。
（全体構成）
図２３は、第２の実施の形態に係るバス制御装置を含むバスシステムの全体構成を示す機能ブロック図である。図２３に示すように、このバスシステム２は、第１ブリッジ部２１を介して接続された第１バス及び第２バス、第２ブリッジ部２２を介して第２バスに接続された第３バス、第１バスに接続された第１デバイス９１及び第３デバイス９３、第２バスに接続された第４デバイス９４、第３バスに接続された第２デバイス９２及び第５デバイス９５、第１バスの使用権を調停する第１調停部１１、第２バスの使用権を調停する第２調停部１２、並びに、第３バスの使用権を調停する第３調停部１３から構成される。
ここで、第１調停部１１、第２調停部１４、及び第３調停部１５が、本発明のバス制御装置を構成する。さらに、第１ブリッジ部２１、及び第２ブリッジ部２２も、本発明のバス制御装置に含まれることとしてもよい。
第１調停部１１は、帯域情報取得部１１１、調停期間設定部１１２、及び帯域情報通知部１１３を有する。第２調停部１４は、帯域情報取得部１４１、調停期間設定部１４２、帯域情報通知部１４３、及び単位転送量取得部１４４を有する。第３調停部１５は、帯域情報取得部１５１、調停期間設定部１５２、及び単位転送量取得部１５４を有する。
第１ブリッジ部２１は、第１バスと第２バスとの間で転送されるべきデータを一時的に保持するバッファ２１１を有する。第２ブリッジ部２２は、第２バスと第３バスとの間で転送されるべきデータを一時的に保持するバッファ２２１を有する。
ここで、例えばＣＰＵである第１デバイス９１と、メモリデバイスである第２デバイス９２との間で行われるデータ転送の帯域を保証するものとする。
第１調停部１１、第２調停部１４、及び第３調停部１５、第１ブリッジ部２１、及び第２ブリッジ部２２は、第１の実施の形態で説明したように、ハードウェア又はソフトウェアによって、その具体的機能が実現される。
（バスシステムの全体動作）
図２４は、バスシステム２の全体動作を大まかに表すフローチャートである。
まず、第１調停部１１において第１デバイスに第１バスの使用権を与える期間が設定され（Ｓ１０）、次に第２調停部１４において第１ブリッジ部に第２バスの使用権を与える期間が設定され（Ｓ２０）、さらに第３調停部１５において第２ブリッジ部に第３バスの使用権を与える期間が設定される（Ｓ３０）。ここまでの動作によって、データ転送の帯域に関するバス制御装置のコンフィギュレーションが完了する。その後、第１調停部１１、第２調停部１４、及び第３調停部１５は設定内容に従って調停動作を開始し、バスシステム２はデータの転送を行う（Ｓ４１）。
第１調停部１１における詳細な設定動作は、第１の実施の形態で述べた動作（図４を参照）と同じなので説明を省略し、第２調停部１４及び第３調停部１５における詳細な設定動作について、以下に説明する。
（第２調停部における詳細な設定動作）
図２５は、第２調停部１４における詳細な設定動作を表すフローチャートである。
まず、帯域情報取得部１４１は、第１調停部１１から、帯域情報として時間Ｓ１とデータ量Ｄとを取得し（Ｓ２２１）、単位転送量取得部１４４は、第１デバイス９１から単位転送量ｄ１を取得する（Ｓ２２２）。
次に、調停期間設定部１４２は、単位転送量ｄ１に乗じた場合にデータ量Ｄと等しいかより大きくなる最小の自然数ｎ１を求め（Ｓ２２３）、時間Ｓ１をｎ１等分してＰ１を求める（Ｓ２２４）。そして、第２ブリッジ部２２から第１ブリッジ部２１へ単位転送量ｄ１のデータ転送に要する時間Ａ２を算出し（Ｓ２２５）、Ａ２＜Ｓ２≦Ｐ１を満たす時間Ｓ２を決定し（Ｓ２２６）、第２バスの調停周期をＳ２、調停周期ごとに第１ブリッジ部２１に第２バスの使用権を与える時間をＡ２と設定する（Ｓ２１７）。さらに、時間Ｓ１とデータ量Ｄとを第３調停部へ通知する（Ｓ２２８）。
（第３調停部における詳細な設定動作）
図２６は、第３調停部１５における詳細な設定動作を表すフローチャートである。
まず、帯域情報取得部１５１は、第１調停部１１から、帯域情報として時間Ｓ１とデータ量Ｄとを取得し（Ｓ３０１）、単位転送量取得部１５４は、第１ブリッジ部２１を介して第１デバイス９１から単位転送量ｄ２を取得する（Ｓ３０２）。
次に、調停期間設定部１５２は、単位転送量ｄ２に乗じた場合にデータ量Ｄと等しいかより大きくなる最小の自然数ｎ２を求め（Ｓ３０３）、時間Ｓ１をｎ２等分してＰ２を求める（Ｓ３０４）。そして、第２デバイス９２から第２ブリッジ部２２へ単位転送量ｄ２のデータ転送に要する時間Ａ３を算出し（Ｓ３０５）、Ａ３＜Ｓ３≦Ｐ２を満たす時間Ｓ３を決定し（Ｓ３０６）、第３バスの調停周期をＳ３、調停周期ごとに第２ブリッジ部２２に第３バスの使用権を与える時間をＡ３と設定する（Ｓ３０７）。
ここまでに説明した設定に従って、第１調停部１１、第２調停部１４、及び第３調停部１５が調停動作を行うことによって、前記帯域情報に示される帯域を確保するために必要な期間、第１デバイス９１、第１ブリッジ部２１、及び第２ブリッジ部２２にそれぞれ第１バス、第２バス、第３バスの使用権が与えられる。
（単位転送量の取得に関する構成の変形例）
第３調停部は、単位転送量ｄ２を第２調停部から取得してもよい。
図２７は、その場合の、バスシステム２ａの全体構成を示す機能ブロック図である。バスシステム２（図２３を参照）と比べて、第２調停部１４ａにおける単位転送量取得部１４４ａが、単位転送量ｄ２を第１デバイス９１から第３調停部１５ａへ中継する点、及び第３調停部１５ａにおける単位転送量取得部１５４ａが、第２調停部１４ａにおける単位転送量取得部１４４ａから単位転送量ｄ２を取得する点が異なる。
（第３の実施の形態）
本発明の第３の実施の形態に係るバス制御装置について、図面を参照しながら説明する。
（全体構成）
図２８は、第３の実施の形態に係るバス制御装置を含むバスシステムの全体構成を示す機能ブロック図である。図２３に示すように、このバスシステム３は、第１ブリッジ部２１を介して接続された第１バス及び第３バス、第２ブリッジ部２２を介して第３バスに接続された第１バス、第１バスに接続された第１デバイス９１及び第４デバイス９４、第２バスに接続された第２デバイス９２及び第５デバイス９５、第３バスに接続された第３デバイス９３及び第６デバイス９６、第１バスの使用権を調停する第１調停部１１、第２バスの使用権を調停する第２調停部１６、並びに、第３バスの使用権を調停する第３調停部１７から構成される。
ここで、第１調停部１１、第２調停部１６、及び第３調停部１７が、本発明のバス制御装置を構成する。さらに、第１ブリッジ部２１、及び第２ブリッジ部２２も、本発明のバス制御装置に含まれることとしてもよい。
第１調停部１１は、帯域情報取得部１１１、調停期間設定部１１２、及び帯域情報通知部１１３を有する。第２調停部１６は、帯域情報取得部１６１、調停期間設定部１６２、及び帯域情報通知部１６３を有する。第３調停部１７は、帯域情報取得部１７１、及び調停期間設定部１７２を有する。
第１ブリッジ部２１は、第１バス及び第３バスの間で転送されるべきデータを一時的に保持するバッファ２１１を有する。第２ブリッジ部２２は、第２バス及び第３バス間で転送されるべきデータを一時的に保持するバッファ２２１を有する。
ここで、第１のＣＰＵである第１デバイス９１とメモリデバイスである第３デバイス９３との間、及び第２のＣＰＵである第２デバイス９２と第３デバイス９３との間で並行して行われるそれぞれのデータ転送の帯域を保証するものとする。
第１調停部１１、第２調停部１６、及び第３調停部１７、第１ブリッジ部２１、及び第２ブリッジ部２２は、第１の実施の形態で説明したように、ハードウェア又はソフトウェアによって、その具体的機能が実現される。
第１調停部１１における詳細な設定動作は、第１デバイス９１と第３デバイス９２との間で時間Ｓ１ごとにデータ量Ｄ１のデータの転送が要求されることを示す第１の帯域情報が用いられることと、時間Ｓ１とデータ量Ｄ１とを第３調停部へ通知すること以外は、第１の実施の形態で説明した動作（図４を参照）と同じである。
第２調停部１６における詳細な設定動作は、第２デバイス９２と第３デバイス９２との間で時間Ｓ２ごとにデータ量Ｄ２のデータの転送が要求されることを示す第２の帯域情報が用いられることと、時間Ｓ２とデータ量Ｄ２とを第３調停部へ通知すること以外は、前記の動作（図４を参照）と同じである。
これらの設定動作について詳しい説明を省略し、第３調停部１７における詳細な設定動作について、以下に説明する。
（第３調停部における詳細な設定動作）
図２９は、第３調停部１７における詳細な設定動作を表すフローチャートである。
まず、帯域情報取得部１７１は、第１調停部１１から、第１の帯域情報として時間Ｓ１とデータ量Ｄ１とを取得し（Ｓ３１１）、第２調停部１６から、第２の帯域情報として時間Ｓ２とデータ量Ｄ２とを取得する（Ｓ３１２）。
次に、調停期間設定部１７２は、時間Ｓ１及び時間Ｓ２のいずれよりも長くない時間Ｓ３を決定し（Ｓ３１３）、第３デバイス９３から第１ブリッジ部２１へデータ量Ｄ１のデータ転送に要する時間Ａ３を算出し（Ｓ３１４）、第３デバイス９３から第２ブリッジ部２２へデータ量Ｄ２のデータ転送に要する時間Ａ４を算出する（Ｓ３１５）。
そして、調停期間設定部１７２は、第３バスの調停周期をＳ３、調停周期ごとに第１ブリッジ部２１に第３バスの使用権を与える時間をＡ３、調停周期ごとに第２ブリッジ部２２に第３バスの使用権を与える時間をＡ４と設定する（Ｓ３１６）。
ここまでに説明した設定に従って、第１調停部１１、第２調停部１４、及び第３調停部１５が調停動作することによって、前記帯域情報に示される帯域を確保するために必要な期間、第１デバイス９１、第１ブリッジ部２１、及び第２ブリッジ部２２にそれぞれ第１バス、第２バス、第３バスの使用権が与えられる。
（その他の変形例）
なお、本発明を上記の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
（１）本発明は、実施の形態で説明したステップを含む方法であるとしてもよい。また、これらの方法を、コンピュータシステムを用いて実現するためのコンピュータプログラムであるとしてもよいし、前記プログラムを表すデジタル信号であるとしてもよい。
また、本発明は、前記プログラム又は前記デジタル信号を記録したコンピュータ読取り可能な記録媒体、例えば、フレキシブルディスク、ハードディスク、ＣＤ、ＭＯ、ＤＶＤ、ＢＤ、半導体メモリ等であるとしてもよい。
また、本発明は、電気通信回線、無線又は有線通信回線、若しくはインターネットに代表されるネットワーク等を経由して伝送される前記コンピュータプログラム又は前記デジタル信号であるとしてもよい。
また、本発明は、マイクロプロセッサ及びメモリを備えたコンピュータシステムであり、前記メモリは前記プログラムを記憶しており、前記マイクロプロセッサは前記メモリに記憶されている前記プログラムに従って動作することにより、前記方法を実現するとしてもよい。
また、前記プログラム又は前記デジタル信号は、前記記録媒体に記録されて移送され、若しくは、前記ネットワーク等を経由して移送され、独立した他のコンピュータシステムにおいて実施されるとしてもよい。
本発明に係るバス制御装置は、良好に動作するためにデータ転送の帯域が保証されることを必要とするコンピュータシステム、例えば、ＭＰ３プレーヤ／レコーダ、ＤＶＤプレーヤ／レコーダ、デジタルテレビ受信機等として機能するコンピュータシステムに利用できる。
バスシステム１の全体構成を示す機能ブロック図である 第１バスに含まれる信号線の一例を示す構成図である。 バスシステム１の全体動作を大まかに表すフローチャートである。 第１調停部１１における詳細な設定動作を表すフローチャートである。 第２調停部１２における詳細な設定動作を表すフローチャートである。 バスシステム１ａの全体構成を示す機能ブロック図である。 第２調停部１３における詳細な設定動作を表すフローチャートである。 第１バス及び第２バスに現れる主要な信号の時間変化を示すタイミングチャートである。 第１バス及び第２バスに現れる主要な信号の時間変化を示すタイミングチャートである。 第１バス及び第２バスに現れる主要な信号の時間変化を示すタイミングチャートである。 第１バス及び第２バスに現れる主要な信号の時間変化を示すタイミングチャートである。 ブリッジ部２１ａが保持しているデータの時間変化を示すタイミングチャートである。 ブリッジ部２１ａが保持しているデータの時間変化を示すタイミングチャートである。 バスシステム１ｂの全体構成を示す機能ブロック図である。 単位転送量の取得に関する変形例を示す機能ブロック図である。 単位転送量の取得に関する変形例を示す機能ブロック図である。 単位転送量の取得に関する変形例を示す機能ブロック図である。 第１バスの調停周期と第２バスの調停周期とを同一にした場合の動作例を示すタイミングチャートである。 第１バスの調停周期と第２バスの調停周期とを同一にした場合の動作例を示すタイミングチャートである。 idleサイクルを最小化した場合の動作例を示すタイミングチャートである。 idleサイクルを最小化した場合の動作例を示すタイミングチャートである。 第１デバイスがバストランザクションを終了したときに、第１バスの使用権が開放される場合の動作例を示すタイミングチャートである。 バスシステム２の全体構成を示す機能ブロック図である。 バスシステム２の全体動作を大まかに表すフローチャートである。 第２調停部１４における詳細な設定動作を表すフローチャートである。 第３調停部１５における詳細な設定動作を表すフローチャートである。 バスシステム２ａの全体構成を示す機能ブロック図である。 バスシステム３の全体構成を示す機能ブロック図である。 第３調停部１７における詳細な設定動作を表すフローチャートである。 従来技術の計算機システムの一例を表す機能ブロック図である。
符号の説明
１、１ａ、１ｂ、２、２ａ、３ バスシステム
１１、８１ 第１調停部
１２、１４、１４ａ、１６、８２ 第２調停部
１３、１５、１５ａ、１７ 第３調停部
２１、２１ａ、２１ｂ、８３ ブリッジ部
２２ 第２ブリッジ部
９１ 第１デバイス
９２ 第２デバイス
９３ 第３デバイス
９４ 第４デバイス
９５ 第５デバイス
９６ 第６デバイス
１１１、１２１、１４１、１５１、１６１、１７１ 帯域情報取得部
１１２、１２２、１３２、１４２、１５２、１６２、１７２ 調停期間設定部
１１３、１４３、１６３ 帯域情報通知部
１３１、１４４、１４４ａ、１５４、１５４ａ 単位転送量取得部
２１１、２１１ｂ、２２１ バッファ
２１２ 遅延転送量レジスタ
２１３ 専用領域設定部
２１４ 自由領域
２１５ 専用領域
３１１ 制御信号線
３１２ アドレス／データ信号線
８３１ レイテンシタイマレジスタ
８３２ 予測部

Claims (19)

  1. ブリッジ手段を介して接続された第１バス及び第２バスからなるバスシステムを制御するバス制御装置であって、
    前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得し、取得された帯域情報に基づいて前記第１デバイスに前記第１バスの使用権を与える第１調停手段と、
    前記第２バスの使用権を調停する第２調停手段と、
    前記帯域情報を前記第１調停手段から前記第２調停手段へ通知する通知手段と
    を備え、
    前記第２調停手段は、前記第１調停手段から通知された帯域情報に基づいて前記ブリッジ手段に前記第２バスの使用権を与える
    ことを特徴とするバス制御装置。
  2. 前記帯域情報は、第１の周期時間と、前記第１の周期ごとに前記第１デバイスと前記第２デバイスとの間で転送されるべきデータ量である転送要求量とを表し、
    前記第１調停手段は、前記第１の周期ごとに含まれる、前記ブリッジ手段と前記第１デバイスとの間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第１割当期間において、前記第１デバイスに前記第１バスの使用権を与え、
    前記第２調停手段は、前記第１の周期と等しいかより短い第２の周期ごとに含まれる、前記第２デバイスと前記ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第２割当期間において、前記ブリッジ手段に前記第２バスの使用権を与える
    ことを特徴とする請求項１に記載のバス制御装置。
  3. 前記第２デバイスと前記ブリッジ手段との間での一回のデータ転送で、前記転送要求量よりも少ないバースト転送量までのデータを転送可能であり、
    前記第２調停手段は、前記第２の周期ごとに含まれる、全部で前記第２割当期間の長さ以上となる複数回の個別割当期間において、前記ブリッジ手段に前記第２バスの使用権を与え、
    各個別割当期間は、前記第２デバイスと前記ブリッジ手段との間で前記バースト転送量のデータを転送するためにかかる時間と等しい
    ことを特徴とする請求項２に記載のバス制御装置。
  4. 前記バス制御装置は、前記ブリッジ手段を含んで構成され、
    前記ブリッジ手段は、前記第１デバイスと前記第２デバイスとの間で転送されるデータを、前記転送要求量よりも少ない保持量まで保持可能な記憶部を有し、
    前記第１調停手段は、前記第１の周期ごとに含まれる、全部で前記第１割当期間の長さ以上となる複数回の第１個別割当期間において、前記第１デバイスに前記第１バスの使用権を与え、
    前記第２調停手段は、前記第２の周期ごとに含まれる、全部で前記第２割当期間の長さ以上となる複数回の第２個別割当期間において、前記ブリッジ手段に前記第２バスの使用権を与え、
    各第１個別割当期間は、前記ブリッジ手段及び前記第１デバイス間で前記保持量のデータを転送するためにかかる時間と等しく、かつ、
    各第２個別割当期間は、前記第２デバイス及び前記ブリッジ手段間で前記保持量のデータを転送するためにかかる時間と等しい
    ことを特徴とする請求項２に記載のバス制御装置。
  5. 前記バス制御装置は、前記ブリッジ手段を含んで構成され、
    前記ブリッジ手段は、前記転送要求量と等しいかより多くのデータを保持可能な記憶部を有し、
    前記記憶部のうちの前記転送要求量のデータを保持可能な部分を前記第１デバイスと前記第２デバイスとの間で転送されるデータを保持するために占用する
    ことを特徴とする請求項２に記載のバス制御装置。
  6. 第１ブリッジ手段を介して接続された第１バス及び第２バス、並びに第２ブリッジ手段を介して前記第２バスに接続された第３バスからなるバスシステムを制御するバス制御装置であって、
    前記第１バス上の第１デバイスと前記第３バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得し、取得された帯域情報に基づいて前記第１デバイスに前記第１バスの使用権を与える第１調停手段と、
    前記第２バスの使用権を調停する第２調停手段と、
    前記帯域情報を前記第１調停手段から前記第２調停手段へ通知する第１通知手段と、
    前記第３バスの使用権を調停する第３調停手段と、
    前記帯域情報を前記第２調停手段から前記第３調停手段へ通知する第２通知手段と
    を備え、
    前記第２調停手段は、前記第１調停手段から通知された帯域情報に基づいて前記第１ブリッジ手段に前記第２バスの使用権を与え、
    前記第３調停手段は、前記第２調停手段から通知された帯域情報に基づいて前記第２ブリッジ手段に前記第３バスの使用権を与える
    ことを特徴とするバス制御装置。
  7. 前記帯域情報は、第１の周期時間と、前記第１の周期ごとに前記第１デバイスと前記第２デバイスとの間で転送されるべきデータ量である転送要求量とを表し、
    前記第１調停手段は、前記第１の周期ごとに含まれる、前記第１ブリッジ手段と前記第１デバイスとの間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第１割当期間において、前記第１デバイスに前記第１バスの使用権を与え、
    前記第２調停手段は、前記第１の周期と等しいかより短い第２の周期ごとに含まれる、前記第２ブリッジ手段と前記第１ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第２割当期間において、前記第１ブリッジ手段に前記第２バスの使用権を与え、
    前記第３調停手段は、前記第１の周期と等しいかより短い第３の周期ごとに含まれる、前記第２デバイスと前記第２ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第３割当期間において、前記第２ブリッジ手段に前記第３バスの使用権を与える
    ことを備えることを特徴とする請求項６に記載のバス制御装置。
  8. 第１ブリッジ手段を介して接続された第１バス及び第３バス、並びに第２ブリッジ手段を介して前記第３バスに接続された第２バスからなるバスシステムを制御するバス制御装置であって、
    前記第１バス上の第１デバイスと前記第３バス上の第３デバイスとの間で行われるデータ転送の帯域に関する第１の帯域情報を取得し、取得された第１の帯域情報に基づいて前記第１デバイスに前記第１バスの使用権を与える第１調停手段と、
    前記第２バス上の第２デバイスと前記第３デバイスとの間で行われるデータ転送の帯域に関する第２の帯域情報を取得し、取得された第２の帯域情報に基づいて前記第２デバイスに前記第２バスの使用権を与える第２調停手段と、
    前記第３バスの使用権を調停する第３調停手段と、
    前記第１の帯域情報を前記第１調停手段から前記第３調停手段へ通知する第１通知手段と、
    前記第２の帯域情報を前記第２調停手段から前記第３調停手段へ通知する第２通知手段と
    を備え、
    前記第３調停手段は前記第１の帯域情報及び前記第２の帯域情報に基づいて前記第１ブリッジ手段及び第２ブリッジ手段に前記第３バスの使用権を与える
    ことを特徴とするバス制御装置。
  9. 前記第１の帯域情報は、第１の周期時間と、前記第１の周期ごとに前記第１デバイスと前記第３デバイスとの間で転送されるべきデータ量である第１の転送要求量とを表し、
    前記第２の帯域情報は、第２の周期時間と、前記第２の周期ごとに前記第２デバイスと前記第３デバイスとの間で転送されるべきデータ量である第２の転送要求量とを表し、
    前記第１調停手段は、前記第１の周期ごとに含まれる、前記第１ブリッジ手段と前記第１デバイスとの間で前記第１の転送要求量のデータを転送するためにかかる時間と等しいかより長い第１割当期間において、前記第１デバイスに前記第１バスの使用権を与え、
    前記第２調停手段は、前記第２の周期ごとに含まれる、前記第２ブリッジ手段と前記第２デバイスとの間で前記第２の転送要求量のデータを転送するためにかかる時間と等しいかより長い第２割当期間において、前記第２デバイスに前記第２バスの使用権を与え、
    前記第３調停手段は、
    前記第１の周期及び前記第２の周期の何れよりも長くない第３の周期ごとに含まれる、前記第３デバイスと前記第１ブリッジ手段との間で前記第１の転送要求量のデータを転送するためにかかる時間と等しいかより長い第３割当期間において、前記第１ブリッジ手段に前記第３バスの使用権を与え、かつ、
    前記第３の周期ごとに含まれる、前記第３デバイスと前記第２ブリッジ手段との間で前記第２の転送要求量のデータを転送するためにかかる時間と等しいかより長い第４割当期間において、前記第２ブリッジ手段に前記第３バスの使用権を与える
    ことを特徴とする請求項８に記載のバス制御装置。
  10. ブリッジ手段を介して接続された第１バス及び第２バスからなるバスシステムにおいて前記第１バスの使用権を調停する調停装置であって、
    前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得する取得手段と、
    取得された帯域情報に基づいて前記第１デバイスに前記第１バスの使用権を与える調停手段と、
    前記帯域情報を前記第２バスの使用権を調停する調停装置へ送信する送信手段と
    を備えることを特徴とする調停装置。
  11. ブリッジ手段を介して接続された第１バス及び第２バスからなるバスシステムにおいて前記第２バスの使用権を調停する調停装置であって、
    前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を、前記第１バスの使用権を調停する調停装置から受信する受信手段と、
    受信された帯域情報に基づいて前記ブリッジ手段に前記第２バスの使用権を与える調停手段と
    を備えることを特徴とする調停装置。
  12. ブリッジ手段を介して接続された第１バスおよび第２バスからなるバスシステムを制御する半導体集積回路装置であって、
    前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を入力する入力回路と、
    入力された帯域情報に基づいて前記第１デバイスに前記第１バスの使用権があることを示す第１グラント信号を出力する第１調停回路と、
    前記第２バスの使用権を調停する第２調停回路と、
    前記帯域情報を前記第１調停回路から前記第２調停回路へ通知する通知回路と
    を備え、
    前記第２調停回路は、前記第１調停回路から通知された帯域情報に基づいて前記ブリッジ手段に前記第２バスの使用権があることを示す第２グラント信号を出力する
    ことを特徴とする半導体集積回路装置。
  13. 前記入力回路には、前記帯域情報として、第１の周期時間と、前記第１の周期ごとに前記第１デバイスと前記第２デバイスとの間で転送されるべきデータ量である転送要求量とが入力され、
    前記第１調停回路は、前記第１の周期ごとに含まれる、前記ブリッジ手段と前記第１デバイスとの間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第１割当期間において、前記第１グラント信号を出力し、
    前記第２調停回路は、前記第１の時間周期と等しいかより短い第２の時間周期ごとに含まれる、前記第２デバイスと前記ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第２割当期間において、前記第２グラント信号を出力する
    ことを特徴とする請求項１２に記載の半導体集積回路装置。
  14. ブリッジ手段を介して接続された第１バスおよび第２バスからなるバスシステムにおいて前記第１バスの使用権を調停する半導体集積回路装置であって、
    前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を入力する入力回路と、
    入力された帯域情報に基づいて前記第１デバイスに前記第１バスの使用権があることを示す第１グラント信号を出力する調停回路と、
    前記帯域情報を前記第２バスの使用権を調停する半導体集積回路装置へ出力する出力回路と
    を備えることを特徴とする半導体集積回路装置。
  15. ブリッジ手段を介して接続された第１バスおよび第２バスからなるバスシステムにおいて前記第２バスの使用権を調停する半導体集積回路装置であって、
    前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を、前記第１バスの使用権を調停する半導体集積回路装置から入力する入力回路と、
    入力された帯域情報に基づいて前記ブリッジ手段に前記第２バスの使用権を与える調停回路と
    を備えることを特徴とする半導体集積回路装置。
  16. ブリッジ手段を介して接続された第１バスおよび第２バスからなるバスシステムを制御するバス制御方法であって、
    前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得し、取得された帯域情報に基づいて前記第１デバイスに前記第１バスの使用権を与える第１調停ステップと、
    前記第２バスの使用権を調停する第２調停ステップと、
    前記帯域情報を前記第１調停手段から前記第２調停手段へ通知する通知ステップと
    を含み、
    前記第２調停ステップは、前記第１調停手段から通知された帯域情報に基づいて前記ブリッジ手段に前記第２バスの使用権を与える
    ことを特徴とするバス制御方法。
  17. 前記帯域情報は、第１の周期時間と、前記第１の周期ごとに前記第１デバイスと前記第２デバイスとの間で転送されるべきデータ量である転送要求量とを表し、
    前記第１調停ステップは、前記第１の周期ごとに含まれる、前記ブリッジ手段と前記第１デバイスとの間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第１割当期間において、前記第１デバイスに前記第１バスの使用権を与え、
    前記第２調停ステップは、前記第１の周期と等しいかより短い第２の周期ごとに含まれる、前記第２デバイスと前記ブリッジ手段との間で前記転送要求量のデータを転送するためにかかる時間と等しいかより長い第２割当期間において、前記ブリッジ手段に前記第２バスの使用権を与える
    ことを特徴とする請求項１６に記載のバス制御方法。
  18. ブリッジ手段を介して接続された第１バスおよび第２バスからなるバスシステムにおける前記第１バスの使用権の調停方法であって、
    前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を取得する取得ステップと、
    取得された帯域情報に基づいて前記第１デバイスに前記第１バスの使用権を与える調停ステップと、
    前記帯域情報を前記第２バスの使用権を調停する調停装置へ送信する送信ステップと
    を含むことを特徴とする調停方法。
  19. ブリッジ手段を介して接続された第１バスおよび第２バスからなるバスシステムにおける前記第２バスの使用権の調停方法であって、
    前記第１バス上の第１デバイスと前記第２バス上の第２デバイスとの間で行われるデータ転送の帯域に関する帯域情報を、前記第１バスの使用権を調停する調停装置から受信する受信ステップと、
    受信された帯域情報に基づいて前記ブリッジ手段に前記第２バスの使用権を与える調停ステップと
    を含むことを特徴とする調停方法。
JP2004318494A 2004-11-01 2004-11-01 バス制御装置、調停装置、並びに、その方法及びプログラム Pending JP2006127423A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004318494A JP2006127423A (ja) 2004-11-01 2004-11-01 バス制御装置、調停装置、並びに、その方法及びプログラム
CNA2005101143893A CN1770130A (zh) 2004-11-01 2005-10-24 总线控制器件及方法、仲裁器件及方法和集成电路器件
US11/259,760 US20060095637A1 (en) 2004-11-01 2005-10-27 Bus control device, arbitration device, integrated circuit device, bus control method, and arbitration method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004318494A JP2006127423A (ja) 2004-11-01 2004-11-01 バス制御装置、調停装置、並びに、その方法及びプログラム

Publications (1)

Publication Number Publication Date
JP2006127423A true JP2006127423A (ja) 2006-05-18

Family

ID=36263449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004318494A Pending JP2006127423A (ja) 2004-11-01 2004-11-01 バス制御装置、調停装置、並びに、その方法及びプログラム

Country Status (3)

Country Link
US (1) US20060095637A1 (ja)
JP (1) JP2006127423A (ja)
CN (1) CN1770130A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014514662A (ja) * 2011-04-20 2014-06-19 マーベル ワールド トレード リミテッド 可変長アービトレーション

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8386682B2 (en) * 2010-06-30 2013-02-26 Intel Corporation Method, apparatus and system for maintaining transaction coherecy in a multiple data bus platform
US8667197B2 (en) * 2010-09-08 2014-03-04 Intel Corporation Providing a fine-grained arbitration system
US9191280B2 (en) * 2012-04-16 2015-11-17 Ciena Corporation System, device, and method for a voiding bandwidth fragmentation on a communication link by classifying bandwidth pools
DE102015207050A1 (de) * 2015-04-17 2016-10-20 Continental Teves Ag & Co. Ohg Verfahren zum Bestimmen einer Kanallast und Verfahren zum Einstellen einer Vorverarbeitung in einer Fahr-zeug-zu-X-Kommunikation, Fahrzeug-zu-X-Kommunikationssystem und computerlesbares Speichermedium
CN111314191A (zh) * 2020-04-15 2020-06-19 联合华芯电子有限公司 一种数据传输系统和方法
CN111314192A (zh) * 2020-04-15 2020-06-19 联合华芯电子有限公司 一种高速总线结构和通信节点间传输数据的方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740380A (en) * 1996-07-15 1998-04-14 Micron Electronics, Inc. Method and system for apportioning computer bus bandwidth
US6138200A (en) * 1998-06-09 2000-10-24 International Business Machines Corporation System for allocating bus bandwidth by assigning priority for each bus duration time slot to application using bus frame and bus duration
US6363445B1 (en) * 1998-10-15 2002-03-26 Micron Technology, Inc. Method of bus arbitration using requesting device bandwidth and priority ranking
US6820152B2 (en) * 2001-04-25 2004-11-16 Matsushita Electric Industrial Co., Ltd. Memory control device and LSI
US6868469B2 (en) * 2001-05-31 2005-03-15 Intel Corporation Data bridge and bridging
US6871248B2 (en) * 2001-09-29 2005-03-22 Hewlett-Packard Development Company, L.P. Isochronous transactions for interconnect busses of a computer system
JP2003108514A (ja) * 2001-10-01 2003-04-11 Matsushita Electric Ind Co Ltd バスブリッジ
JP2003281080A (ja) * 2002-03-20 2003-10-03 Matsushita Electric Ind Co Ltd データ転送制御装置
US7065595B2 (en) * 2003-03-27 2006-06-20 International Business Machines Corporation Method and apparatus for bus access allocation
US7099968B2 (en) * 2003-09-02 2006-08-29 Intel Corporation System and method for generating bus requests in advance based on speculation states
US7054968B2 (en) * 2003-09-16 2006-05-30 Denali Software, Inc. Method and apparatus for multi-port memory controller

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014514662A (ja) * 2011-04-20 2014-06-19 マーベル ワールド トレード リミテッド 可変長アービトレーション

Also Published As

Publication number Publication date
US20060095637A1 (en) 2006-05-04
CN1770130A (zh) 2006-05-10

Similar Documents

Publication Publication Date Title
US6532525B1 (en) Method and apparatus for accessing memory
JP3926873B2 (ja) コンピュータシステム
US20020184453A1 (en) Data bus system including posted reads and writes
US20080276021A1 (en) Data transfer control apparatus
JP2007133527A (ja) クロック信号生成回路、半導体集積回路及び分周率制御方法
JP4198376B2 (ja) バスシステム及びバスシステムを含む情報処理システム
JP2006259898A (ja) Ｉ／ｏコントローラ、信号処理システム、およびデータ転送方法
KR20160112305A (ko) 공유 리소스 액세스 중재 방법 및 이를 수행하기 위한 공유 리소스 액세스 중재 장치 및 공유 리소스 액세스 중재 시스템
CN105988968B (zh) 半导体装置
US20070156937A1 (en) Data transfer in multiprocessor system
US20060095637A1 (en) Bus control device, arbitration device, integrated circuit device, bus control method, and arbitration method
US20050144338A1 (en) Data transfer apparatus
KR100694095B1 (ko) 버스 연결 방법 및 장치
JP3952226B2 (ja) バス通信システム
US6199132B1 (en) Communication link with isochronous and asynchronous priority modes
US9798492B2 (en) Semiconductor device including a plurality of function blocks
US8180990B2 (en) Integrated circuit including a plurality of master circuits transmitting access requests to an external device and integrated circuit system including first and second interated circuits each including a plurality of master circuits transmitting access requests
JP2006268753A (ja) Ｄｍａ回路及びコンピュータシステム
EP3819778A1 (en) Bus system and method for operating a bus system
US7606983B2 (en) Sequential ordering of transactions in digital systems with multiple requestors
JP5146284B2 (ja) データ転送装置及びデータ転送方法
US6678771B1 (en) Method of adjusting an access sequencing scheme for a number of PCI- compliant units coupled to a PCI bus system
KR100813878B1 (ko) 무중재 ａｍｂａ 버스 제어 장치 및 제어 방법과 이를이용한 ａｍｂａ 버스 인터페이스 시스템
KR100469284B1 (ko) 디지털 티브이의 버퍼 뱅크 제어 장치
JP2007183957A (ja) マルチプロセッサシステム及びそれのデータ伝送方法