JP2007052515A - シリアルデータ転送システムおよびシリアルデータ転送方法 - Google Patents
シリアルデータ転送システムおよびシリアルデータ転送方法 Download PDFInfo
- Publication number
- JP2007052515A JP2007052515A JP2005235617A JP2005235617A JP2007052515A JP 2007052515 A JP2007052515 A JP 2007052515A JP 2005235617 A JP2005235617 A JP 2005235617A JP 2005235617 A JP2005235617 A JP 2005235617A JP 2007052515 A JP2007052515 A JP 2007052515A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- transfer
- serial data
- signal
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 シリアル転送においてスレーブデバイスの転送速度を考慮不要とする。
【解決手段】 マスタデバイス10とスレーブデバイス21〜2Nの間が各1本の転送クロックCとシリアルデータ信号Dとクロックウエイト信号Wで接続される。転送クロックはマスタデバイスから送出され各スレーブデバイスに送出され、シリアルデータ信号はマスタデバイスと各スレーブデバイスとの間で転送クロックに同期してビットシリアルにデータを送受信する。クロックウエイト信号w1〜wNは各スレーブデバイスにおいて次の転送準備が完了していない場合に転送クロックの反転時を延長させるためにオープンドレイン接続で送出され、プルアップ抵抗Rに接続されて一つのクロックウエイト信号Wに集約されマスタデバイスに入力する。
【選択図】 図1
【解決手段】 マスタデバイス10とスレーブデバイス21〜2Nの間が各1本の転送クロックCとシリアルデータ信号Dとクロックウエイト信号Wで接続される。転送クロックはマスタデバイスから送出され各スレーブデバイスに送出され、シリアルデータ信号はマスタデバイスと各スレーブデバイスとの間で転送クロックに同期してビットシリアルにデータを送受信する。クロックウエイト信号w1〜wNは各スレーブデバイスにおいて次の転送準備が完了していない場合に転送クロックの反転時を延長させるためにオープンドレイン接続で送出され、プルアップ抵抗Rに接続されて一つのクロックウエイト信号Wに集約されマスタデバイスに入力する。
【選択図】 図1
Description
本発明は、マスタデバイスと複数のスレーブデバイスとの間で行われるシリアルデータ転送に関する。
システムLSIにおいて、周辺装置を制御、もしくはメモリへのデータの転送をシリアル転送を用いて行う場合、I2C(I square C)インターフェイスや、SPI(Serial Peripheral Interface)を用いる方式が実用化されている。
I2Cはフィリップス(Philips)社の開発によるもので、マスタデバイスとスレーブデバイスの間でデータ転送が行われ、両デバイスを繋ぐバスはデータラインとクロックラインの2本で構成され、クロックラインがLowレベルの間に、データラインを変化させてシリアル転送を行うものである。バスはオープンドレインで接続され、クロックラインは複数のデバイスによって駆動され得る。このとき、Lowレベルを一番長く出力しているデバイスがクロックラインを制御することになる。全てのデバイスがバスを開放すると、バスは外付けのプルアップによりHighレベルとなり、その後一番初めにバスにLowレベルを駆動したデバイスにより、バスはLowレベル状態となる(文献公知発明に係るものではない)。
転送速度に関しては、I2Cの規格に100KHzと400KHzと3.4MHzが定められており、I2C転送を行うマスタは、予めスレーブがどの転送速度で動作するかによってマスタクロックラインの周波数を設定し転送速度を満たすように、クロックラインを生成する(例えば、特許文献1参照)。
SPIはモトローラ社によって開発され、メモリ等の周辺装置のインターフェイスとして利用されている。マスタデバイスとスレーブデバイスの間で転送が行われ、マスタデバイスはスレーブデバイスが転送可能な速度を満たしたクロック信号を出力し、クロック信号にあわせて、データを出力もしくは入力する形態をとるインターフェイスである。転送速度はスレーブデバイスによって様々である(文献公知発明に係るものではない)。
しかしながら、上述した従来のI2CインターフェイスやSPIを用いたシリアルデータ転送には、以下のような問題がある。
第一の問題は、シリアル転送速度はマスタに依存することである。この問題は、SPIではスレーブデバイスにシリアル転送用クロックを制御することが許されず、I2Cインターフェイスではシリアル転送用クロックのHighレベル幅はスレーブデバイスに制御することが許されていないことに起因する。
第二の問題は、マスタデバイスを設計するにあたり、接続されるスレーブデバイスの転送速度を予め意識し、シリアル転送クロックのHighレベル幅とLowレベル幅を保障するための回路が必要なことである。また、このことにより、マスタデバイス作成後に、別のスレーブデバイスを接続させようとしたとき、スレーブデバイスの転送速度をマスタデバイスがサポートしていないと転送が不可能になってしまい、マスタデバイスの汎用性、拡張性を損なうことになる。この問題は、スレーブデバイスがシリアル転送可能な速度をマスタデバイスで保障しなければならないことに起因する。
第三の問題は、異なった転送速度で動作する複数のスレーブデバイスと接続するために、マスタデバイスは、スレーブデバイスにあわせた転送速度を生成し、切り替える回路が必要なことである。この問題は、スレーブデバイスが独自の転送速度を要求することに起因する。
本発明の目的は、シリアル転送において、接続されるスレーブデバイスの転送速度を考慮する必要をなくし、マスタデバイスの汎用性と拡張性を高めるとともにマスタデバイス設計の容易化、それに伴う回路規模の縮小を図ることができるシリアルデータ転送システムおよびシリアルデータ転送方法を提供することにある。
本発明のシリアルデータ転送システムは、一つのマスタデバイス(図1の10)と複数のスレーブデバイス(図1の21〜2N)の間が各1本の転送クロック(図1のC)とシリアルデータ信号(図1のD)とクロックウエイト信号(図1のW)とで接続され、転送クロックはマスタデバイスから送出され分岐して各スレーブデバイスに対し一斉に送出され、シリアルデータ信号はマスタデバイスと各スレーブデバイスとの間で転送クロックに同期してビットシリアルにデータを送受信し、クロックウエイト信号(図1のw1〜wN)は各スレーブデバイスにおいて次の転送準備が完了していない場合に転送クロックの反転時を延長させるためにオープンドレイン接続で送出され、かつプルアップ抵抗(図1のR)に接続されて一つのクロックウエイト信号(図1のW)に集約されマスタデバイスに入力することを特徴とする。
具体的には、マスタデバイスは、クロックウエイト信号の変化を検出するウエイト信号変化検出部(図2の11)と、ウエイト信号変化検出部からウエイト信号の変化の検出通知を受けると転送クロックを反転出力する転送クロック生成部(図2の12)と、転送クロック生成部から出力される転送クロックの状態によりシリアルデータ信号よりデータを取得もしくはシリアルデータ信号へデータを送信するシリアルデータ送受信部(図2の13)とを有することを特徴とする。
また、各スレーブデバイスから送出されるクロックウエイト信号は、クロックウエイト信号を無効化するのが一番遅いスレーブデバイスによって無効化され、クロックウエイト信号を有効化するのが一番早いスレーブデバイスによって有効化される。
本発明のシリアルデータ転送方法は、上記いずれかに記載のシリアルデータ転送システムを用いたシリアルデータ転送方法において、マスタデバイスが転送スタートを示して通信対象とするスレーブデバイスを指定するためのスレーブデバイスアドレスをシリアルデータ信号に出力する手順と、転送スタートにより全てのスレーブデバイスがクロックウエイト信号を出力してスレーブデバイスアドレスをビット毎に自身のスレーブアドレスと比較する手順と、比較の結果により通信対象外と判断したスレーブデバイスから順次に自身のクロックウエイト信号を無効化していく手順と、マスタデバイスが通信対象のスレーブデバイスからのクロックウエイト信号に適合した転送クロックを送出する手順とを有することを特徴とする。
本発明の第1の効果は、転送クロック自体をスレーブデバイスが伸ばすことが可能とする構成としたため、スレーブデバイスの転送速度が変化しても、マスタの動作・回路は変更せずに接続可能となりマスタデバイスの汎用性・拡張性を高めることができるということである。
本発明の第2の効果は、マスタデバイスは接続されるスレーブデバイスに合わせて、転送クロックのパルス幅を保障する構成としたため、パルス幅の長さをカウントする回路、いくつかの転送速度パターン生成回路、またその切替え回路を持つ必要がなくなることにより、マスタデバイスの回路設計の容易化、それに伴う回路規模縮小が可能になるということである。
本発明の第3の効果は、転送クロックの制御をスレーブにも可能にする構成としたので、マスタデバイスとスレーブデバイスの両方で、シリアルデータ転送速度をビット単位で調整することが可能になり、転送データに対するオーバーラン・アンダーランエラーを回避することも可能となり、転送データの信頼性の向上を図ることができるということである。
本発明のシリアルデータ転送システムは、一つのマスタデバイスと複数のスレーブデバイスの間が各1本の転送クロックとシリアルデータ信号とクロックウエイト信号とで接続される。転送クロックはマスタデバイスから送出され分岐して各スレーブデバイスに対し一斉に送出され、シリアルデータ信号はマスタデバイスと各スレーブデバイスとの間で転送クロックに同期してビットシリアルにデータを送受信する。
クロックウエイト信号は各スレーブデバイスにおいて次の転送準備が完了していない場合に転送クロックの反転時を延長させるためにオープンドレイン接続で送出され、かつプルアップ抵抗に接続されて一つのクロックウエイト信号に集約されマスタデバイスに入力することを特徴とする。
また、各スレーブデバイスから送出されるクロックウエイト信号は、クロックウエイト信号を無効化するのが一番遅いスレーブデバイスによって無効化され、クロックウエイト信号を有効化するのが一番早いスレーブデバイスによって有効化される。
このように、本発明のシリアル転送では、従来のシリアルデータ転送で必要であった、転送クロックとシリアルデータ信号の他に、転送クロックの反転時を延長させ、スレーブデバイスによって制御されるクロックウエイト信号を使用し、転送クロックを延長させる手段と、クロックウエイト信号を複数のスレーブデバイスによって制御可能にする手段(図1のクロックウエイト信号オープンドレイン接続)を有する。
次に、本発明の実施例について図面を参照して詳細に説明する。図1は、本発明のシリアルデータ転送システムの一実施例を示す構成図である。図1において、マスタデバイス10に対して接続されるスレーブデバイス21〜2Nの数はN個(Nは2以上の正整数)であることを示している。
マスタデバイス10とスレーブデバイス21〜2Nの間は、各1本のクロックウエイト信号Wと転送クロックCとシリアルデータ信号Dで接続されている。すなわち、マスタデバイス10のクロックウエイト信号Wと転送クロックCの数は、接続されるスレーブデバイス数Nに依存していないことを示している。
クロックウエイト信号Wは、オープンドレイン出力され、プルアップ抵抗Rに接続される。プルアップ抵抗Rの他端は+電源Vccに接続されている。このため、接続されるスレーブデバイスの数が増えてもマスタデバイスの接続信号数を一定にすることができる。
マスタデバイス10は、スレーブデバイス21〜2Nに対して一斉に転送クロックCを送出することができ、転送クロックCに同期して、マスタデバイス10とスレーブデバイス21〜2Nとの間でシリアルデータ信号D送受信することができる。
スレーブデバイス21〜2Nは、次の転送準備が完了していない場合、マスタデバイス10からの転送クロックCの反転時を延長させるために、対応するクロックウエイト信号w1〜Wnを送出する。クロックウエイト信号w1〜Wnは、オープンドレイン接続され、プルアップ抵抗Rに接続されている。
したがって、クロックウエイト信号w1〜Wnは、クロックウエイト信号Wに集約されてマスタデバイス10に供給される。すなわち、クロックウエイト信号Wは、クロックウエイト信号wx(x=1〜N)を開放するのが一番遅いスレーブデバイス2xによって開放され、クロックウエイト信号wxを閉鎖するのが一番早いスレーブデバイスによって閉鎖されることになる。
ここで、クロックウエイト信号wxの開放とはクロックウエイト信号wxの無効化を意味し、これにより、マスタデバイス10からの転送クロックCの送出を許容することになる。また、クロックウエイト信号wxの閉鎖とはクロックウエイト信号wxの有効化を意味し、これにより、マスタデバイス10からの転送クロックCの送出を禁止することになる。図1では、クロックウエイト信号wxは開放時にはHighレベル、閉鎖時にはLowレベルとなる。
図2に、マスタデバイス10の内部構成を示す。マスタデバイス10はウエイト信号変化検出部11、転送クロック生成部12、シリアルデータ送受信部13から構成されている。ウエイト信号変化検出部11はウエイト信号Wの立上りエッジおよび立下りエッジを検出し、転送クロック生成部12に信号B1を通してそのことを示す。
転送クロック生成部12は信号B1によりウエイト信号Wの変化を検出し、転送クロックCを反転(HighレベルからLowレベルもしくはLowレベルからHighレベル)し、スレーブデバイス21〜2Nへ出力する。また、転送クロックCは信号B2を介して、シリアルデータ送受信部13にも出力される。シリアルデータ送受信部13は転送クロックCの状態により、シリアルデータ信号Dよりデータを取得、もしくはシリアルデータ信号Dへデータを送信する。
図3および図4にクロックウエイト信号Wと転送クロックCの関係をタイミングチャートで示す。ここでは、一例として、図1におけるスレーブデバイスの数を2(N=2)とした場合を示す。
図3は、スレーブデバイスの転送速度に対して、マスタデバイス10の転送速度が遅い場合のクロックウエイト信号Wと転送クロックCとの関係を示している。図3におけるクロック反転許可区間は、クロックウエイト信号Wが開放されている(クロックウエイト信号WがHighレベル)状態で、マスタデバイス10は、ウエイト信号変化検出部11がクロックウエイト信号Wの立上りエッジを検出することにより、上記区間を検出する。上記区間は接続される全てのスレーブデバイス21〜22において次の転送準備が完了していることを示している。上記区間では、図3のW1の矢印で示すように、マスタデバイス10は転送クロックCを反転することが可能である。
前述のようにクロックウエイト信号Wはオープンドレイン接続されているので、クロックウエイト信号Wの開放は、転送速度がより低速なスレーブデバイスの出力するクロックウエイト信号wx、つまりクロックウエイト信号Wを開放するのが一番遅いスレーブデバイスが自動的に優先される。図3の矢印W2は、スレーブデバイス21の出力するクロックウエイト信号w1によってクロックウエイト信号Wが制御されていることを示す。
一方、クロックウエイト信号Wの閉鎖(クロックウエイト信号WがLowレベル)は、転送速度がより高速なスレーブデバイスの出力するクロックウエイト信号wx、つまりクロックウエイト信号Wを開放するのが一番早いスレーブデバイスが自動的に優先される。図3の矢印W3は、スレーブデバイス22の出力するクロックウエイト信号w2によってクロックウエイト信号Wが制御されていることを示している。
また、図3におけるウエイト区間は接続されているいずれか1つ以上のスレーブデバイスがクロックウエイト信号WをLowレベルに保っている区間であり、スレーブデバイスが次の転送を受け付けることができないことを示している。上記区間では、マスタデバイス10によって転送クロックCを反転することが禁止される。
例えば、図3の矢印W4または矢印W5の点線で示すように、マスタデバイス10の動作速度がスレーブデバイスに対して比較的高速である場合、マスタデバイス10は転送クロックCを反転することが可能であるが、クロックウエイト信号Wが転送クロックCの反転を許していない状態なので、マスタデバイス10は転送クロックCのパルス幅を延長している。
図4は、スレーブデバイスの転送速度に対して、マスタデバイス10の転送速度が遅い場合のクロックウエイト信号Wと転送クロックCとの関係を示している。図4のクロックウエイト信号Wは、図3のスレーブデバイス21のクロックウエイト信号w1とスレーブデバイス22のクロックウエイト信号w2がオープンドレイン接続され集約されたものである。
図4におけるマスタクロック保持区間はクロック反転許可区間、つまり接続される全てのスレーブデバイスが次の転送準備が完了している状態であるが、マスタデバイス10において転送の準備ができていない状態を示している。例えば、図4の矢印W7または矢印W8の点線で示すように転送クロックCを反転しても、スレーブデバイスは問題なく動作するが、マスタデバイス自身の転送準備が完了していないため、マスタデバイス10によって転送クロックCの延長をすることが可能である。
図3と図4に示すように、クロックウエイト信号Wの反転タイミングと転送クロックCの反転タイミングに差分が生じても、シリアルデータ信号Dは図2の信号B2とシリアルデータ送受信部13で示すように、転送クロックCのみに依存して送受信を行うので、問題なくシリアルデータ転送を行うことが可能である。
また、図1と図2に示した構成ではシリアルデータ信号Dは双方向信号の携帯をとっているが、シリアルデータ信号Dを入力と出力の各別に分けた構成のシリアルデータ転送システムであってもても本発明を適用することができる。
次に、本発明の実施例2について図面を参照して詳細に説明する。システムの構成は、図1および図2に示した実施例1と同じである。
この実施例は、マスタデバイス10がそれぞれ転送速度の異なった、いくつかのスレーブデバイスと接続されていて、その中の一つのスレーブデバイスのみと通信を行いたい場合は、対象となるスレーブデバイスを限定することで、通信対象外のスレーブデバイスが、クロックウエイト信号を開放することにより、通信対象スレーブデバイスの最適(最速)な転送速度によるシリアルデータ転送を可能とするものである。以下に、マスタデバイス10が3つのスレーブデバイスA,B,Cと接続された場合について説明する。
この実施例では、図5に示すように、シリアル転送を4つのフェーズ、すなわち転送スタート・スレーブデバイスアドレス・データ転送・転送ストップに分類させる。シリアル転送はマスタデバイス10が転送スタートを示すことにより始まる。転送スタートフェーズは、例として図5のF1のように、転送クロック=Highの時にデータをHighからLowに変化させることにより生起する。
続くスレーブデバイスアドレスフェーズでは、マスタデバイス10が通信対象とするスレーブデバイスを指し示すデータを出力する。この期間では、バス上に接続されている全てのスレーブデバイスA,B,Cは、自分が通信対象であるか判断するための、データ(スレーブアドレス)を取得する必要がある。そのため、スレーブデバイスA,B,Cがデータ取得可能な転送速度に転送クロックCを調整するために、スレーブデバイスA,B,Cそれぞれはクロックウエイト信号を出力する。
全てのスレーブデバイスA,B,Cがクロックウエイト信号を制御しているので、転送速度は低速になるが、スレーブデバイスA,B,Cは取得したスレーブアドレスが、自身のスレーブアドレスと一致しているかどうかを1Bitごとに比較することにより、マスタデバイス10の通信対象であるかを判断し、通信対象外である場合は、クロックウエイト信号を順次開放する。
図5では、最初はA,B,Cのスレーブデバイス全てがクロックウエイト信号を出力しているが、W9でスレーブデバイスAが通信対象外となり、クロックウエイト信号を開放している。また、W10でスレーブデバイスCがクロックウエイト信号を解放し、最終的にはクロックウエイト信号はスレーブデバイスBのみに依存していることを表している。
以上のスレーブデバイスの動作により、このスレーブデバイスアドレスフェーズの終了時には、通信対象であるスレーブデバイス1つのみが(図5ではスレーブB)、クロックウエイト信号を制御することを許される。
データ転送フェーズでは、通信対象であるスレーブデバイスBにとっての最適な転送速度により、シリアルデータ転送が行われる。シリアルデータ転送の終了は、マスタデバイス10が転送ストップを示すことにより終了する。ここでは、例として転送クロック=HighのときにデータをLowからHighに変化させる。この状態以降は全てのスレーブデバイスA,B,Cに、クロックウエイト信号を制御することが許されるようになる。
10 マスタデバイス
11 ウエイト信号変化検出部
12 転送クロック生成部
13 シリアルデータ送受信部
21〜2N スレーブデバイス
C 転送クロック
D シリアルデータ信号
R バスプルアップ抵抗
W クロックウエイト信号
W1〜Wn クロックウエイト信号
11 ウエイト信号変化検出部
12 転送クロック生成部
13 シリアルデータ送受信部
21〜2N スレーブデバイス
C 転送クロック
D シリアルデータ信号
R バスプルアップ抵抗
W クロックウエイト信号
W1〜Wn クロックウエイト信号
Claims (4)
- 一つのマスタデバイスと複数のスレーブデバイスの間が各1本の転送クロックとシリアルデータ信号とクロックウエイト信号とで接続され、
前記転送クロックは前記マスタデバイスから送出され分岐して前記各スレーブデバイスに対し一斉に送出され、
前記シリアルデータ信号は前記マスタデバイスと前記各スレーブデバイスとの間で前記転送クロックに同期してビットシリアルにデータを送受信し、
前記クロックウエイト信号は各スレーブデバイスにおいて次の転送準備が完了していない場合に前記転送クロックの反転時を延長させるためにオープンドレイン接続で送出され、かつプルアップ抵抗に接続されて一つのクロックウエイト信号に集約され前記マスタデバイスに入力することを特徴とするシリアルデータ転送システム。 - 前記マスタデバイスは、
前記クロックウエイト信号の変化を検出するウエイト信号変化検出部と、
前記ウエイト信号変化検出部からウエイト信号の変化の検出通知を受けると前記転送クロックを反転出力する転送クロック生成部と、
前記転送クロック生成部から出力される転送クロックの状態により前記シリアルデータ信号よりデータを取得もしくはシリアルデータ信号へデータを送信するシリアルデータ送受信部とを有することを特徴とする請求項1記載のシリアルデータ転送システム。 - 前記各スレーブデバイスから送出されるクロックウエイト信号は、クロックウエイト信号を無効化するのが一番遅いスレーブデバイスによって無効化され、クロックウエイト信号を有効化するのが一番早いスレーブデバイスによって有効化されることを特徴とする請求項1または請求項2記載のシリアルデータ転送システム。
- 請求項1ないし請求項3のいずれかに記載のシリアルデータ転送システムを用いたシリアルデータ転送方法において、
前記マスタデバイスが転送スタートを示して通信対象とするスレーブデバイスを指定するためのスレーブデバイスアドレスを前記シリアルデータ信号に出力する手順と、
前記転送スタートにより全ての前記スレーブデバイスが前記クロックウエイト信号を出力して前記スレーブデバイスアドレスをビット毎に自身のスレーブアドレスと比較する手順と、
前記比較の結果により通信対象外と判断したスレーブデバイスから順次に自身のクロックウエイト信号を無効化していく手順と、
前記マスタデバイスが通信対象のスレーブデバイスからのクロックウエイト信号に適合した転送クロックを送出する手順とを有することを特徴とするシリアルデータ転送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005235617A JP2007052515A (ja) | 2005-08-16 | 2005-08-16 | シリアルデータ転送システムおよびシリアルデータ転送方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005235617A JP2007052515A (ja) | 2005-08-16 | 2005-08-16 | シリアルデータ転送システムおよびシリアルデータ転送方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007052515A true JP2007052515A (ja) | 2007-03-01 |
Family
ID=37916941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005235617A Pending JP2007052515A (ja) | 2005-08-16 | 2005-08-16 | シリアルデータ転送システムおよびシリアルデータ転送方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007052515A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017063360A (ja) * | 2015-09-25 | 2017-03-30 | Necプラットフォームズ株式会社 | 情報処理システム、デバイス、インタフェース制御方法 |
JP2020141216A (ja) * | 2019-02-27 | 2020-09-03 | 住友電気工業株式会社 | 光トランシーバの制御方法及び光トランシーバ |
-
2005
- 2005-08-16 JP JP2005235617A patent/JP2007052515A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017063360A (ja) * | 2015-09-25 | 2017-03-30 | Necプラットフォームズ株式会社 | 情報処理システム、デバイス、インタフェース制御方法 |
JP2020141216A (ja) * | 2019-02-27 | 2020-09-03 | 住友電気工業株式会社 | 光トランシーバの制御方法及び光トランシーバ |
JP7207013B2 (ja) | 2019-02-27 | 2023-01-18 | 住友電気工業株式会社 | 光トランシーバの制御方法及び光トランシーバ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3565600B2 (ja) | データ通信装置およびデータ通信方法 | |
EP3469487B1 (en) | Triple-data-rate technique for a synchronous link | |
US5963609A (en) | Apparatus and method for serial data communication between plurality of chips in a chip set | |
KR20160138786A (ko) | 클록 관리 유닛을 포함하는 시스템 온 칩 및 그 동작방법 | |
JP2018506232A (ja) | シリアルバスのための受信クロック較正 | |
JP2009535677A (ja) | I2cクロックの生成方法及びシステム | |
KR20120106638A (ko) | 동기식 데이터 프로세싱 시스템 및 방법 | |
CN106257436B (zh) | 发送器、接收器、数据传输系统和数据传送方法 | |
JP3919990B2 (ja) | タイミング同期システム、そのシステムに用いられる装置およびタイミング同期方法 | |
JP2008011123A (ja) | 冗長なデータ通信を行う通信装置 | |
JP2007052515A (ja) | シリアルデータ転送システムおよびシリアルデータ転送方法 | |
WO2004061860A1 (ja) | 半導体記憶装置、および半導体記憶装置の制御方法 | |
US6067629A (en) | Apparatus and method for pseudo-synchronous communication between clocks of different frequencies | |
JP4598872B2 (ja) | タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 | |
JPH08316973A (ja) | 通信処理手段 | |
JP5926583B2 (ja) | 情報処理装置、シリアル通信システムおよびそれらの通信初期化の方法、並びにシリアル通信装置 | |
JP2010011041A (ja) | 双方向バス制御回路 | |
JP2011086120A (ja) | 制御装置 | |
EP3739463B1 (en) | Circuit for asynchronous data transfer | |
JP3413894B2 (ja) | シリアル伝送装置 | |
JP2003152745A (ja) | データ伝送システム、送信装置及び受信装置 | |
JP2009129307A (ja) | データ転送装置 | |
JP5921264B2 (ja) | シリアル通信システムおよびその通信初期化の方法、並びにシリアル通信装置およびその通信初期化の方法 | |
TW202403740A (zh) | 具有時脈閘控機制的資料傳輸裝置以及資料傳輸方法 | |
JP2002351818A (ja) | バス制御システム |