JP4598872B2 - タイミングリカバリ回路、通信ノード、ネットワークシステム、及び電子機器 - Google Patents

Description

本発明は、データ通信において受信したデータにクロック信号を同期してラッチするタイミングリカバリ回路に関するものである。

例えば、ネットワークに接続した機器の間で通信を行なう場合、受信側の機器のクロックと送信側の機器のクロックが同期していないうえ、電源ノイズや温度など動作環境の違いによりクロック周波数も同一ではないことが多い。このため、こうした機器間でデータ通信を行なうには、受信側の機器において受信したデータを基に同期化を行なう必要がある。この処理は、一般にタイミングリカバリやデータクロックリカバリなどと呼ばれている。

一般的なタイミングリカバリでは、受信側でクロックを発生し、そのクロックと受信したデータの位相差を検出し、検出した位相差に応じてクロックの周波数または位相を調整することでデータ受信に適した位相のクロックを生成する。そして、こうして調整されたクロックでデータをラッチすることでデータの受信を行なっている。また、継続的にクロックの調整を繰り返すことで、仮に受信データの位相が変動したとしても常にクロックの位相を理想的な位置に調整し、データを受信するフリップフロップのセットアップ制約やホールド制約に違反しないようにしている。

このようなタイミングリカバリを行なうタイミングリカバリ回路の一例としては次のようなものがある（例えば特許文献１を参照）。すなわち、判定回路によって、受信データの立上がりエッジで、多相クロック信号をサンプリングし、そのサンプリング状態から受信データの再生に最適なサンプリングクロック信号を判定する。このサンプリングクロック信号は、クロック選択回路を介してサンプリング回路に供給する。そして、クロック選択回路から供給されたサンプリングクロック信号にしたがって、サンプリング回路によって、受信データのラッチを行なう。

このように、受信データの遷移点との関係に着目して最適なクロックを選択し、それに同期して受信データをラッチすることで、ジッタなどによって位相が変動するデータを正確に受信することが可能となる。

特開２００３−１３４０９６号公報

しかしながら、上記のタイミングリカバリ回路では、判定回路で受信データのサンプリングに用いられるクロックと、サンプリング回路で受信データのラッチに用いられるクロックの位相とが必ずしも一致しないという問題がある。この原因は、判定回路とサンプリング回路が物理的に別回路で実現されており、位置的にも離れているためである。つまり、判定回路による判定時には、受信データをラッチするのに最適な位相であると判断されたクロックでも、実際にサンプリング回路に供給されるまでには、クロック選択回路を介しているため、ずれが生じてしまい最適な位相ではなくなってしまう可能性があるということである。

この問題は、回路のレイアウトに注意することである程度解決することが可能であるが、データの通信レートが上がるにつれてデータ１ビットに対するずれの大きさが相対的に大きくなり、そのずれは無視できなくなってくる。

本発明は上記の問題に着目してなされたものであり、受信データとクロックの位相比較結果を正確に反映したデータ受信処理を行なえるようにすることを目的としている。

上記の課題を解決するため、本発明の一態様は、
基準クロックの立ち上がりエッジが発生するタイミングを内包する比較期間内に受信データの変化が発生したか否かを検知する比較期間判定部と、
前記受信データの立ち上がりエッジが前記基準クロックに対して前にあるか後ろにあるかの判定、及び前記受信データの立下りエッジが前記基準クロックに対して前にあるか後ろにあるかの判定を行ない、それぞれの判定結果を示す第１判定信号及び第２判定信号を出力する位相判定部と、
前記比較期間判定部の検知結果、及び前記位相判定部の出力に応じたレベルの信号を、同期データとして同期クロックに同期させて出力する同期データ生成部と、
を備えたことを特徴とする。

本発明によれば、受信データとクロックの位相比較結果を正確に反映したデータ受信処理が可能になる。

図１は、実施形態１に係るタイミングリカバリ回路１００の構成を示すブロック図である。 図２は、比較期間判定部１１０の構成例を示す図である。 図３は、位相判定部１２０の構成例を示す図である。 図４は、同期データ生成部１３０の構成例を示す図である。 図５は、論理回路１３１によるＲＤの生成を説明するフローチャートである。 図６は、実施形態１に係る、第１クロック、第２クロック、基準クロック、受信データの遷移点の位置関係、比較期間判定部１１０の出力、及び位相判定部１２０の出力の一覧を示す図である。 図７は、実施形態１の変形例に係る位相判定部１２０の構成例を示す図である。 図８は、実施形態１の変形例に係る、第１クロック、第２クロック、基準クロック、受信データの遷移点の位置関係、比較期間判定部１１０の出力、及び位相判定部１２０の出力の一覧を示す図である。 図９は、実施形態１の変形例に係る、論理回路１３１によるＲＤの生成を説明するフローチャートである。 図１０は、実施形態２に係るタイミングリカバリ回路２００の構成を示すブロック図である。 図１１は、実施形態２に係る位相判定部１２０の構成例を示す図である。 図１２は、実施形態２に係る、第１クロック、第２クロック、基準クロック、受信データの遷移点の位置関係、比較期間判定部１１０の出力、及び位相判定部１２０の出力の一覧を示す図である。 図１３は、実施形態２に係る同期データ生成部１３０の構成例を示す図である。 図１４は、実施形態２に係る論理回路１３１によるＲＤの生成を説明するフローチャートである。 図１５は、実施形態３に係るタイミングリカバリ回路３００の構成を示すブロック図である。 図１６は、実施形態３に係る比較期間判定部１１０の構成例を示す図である。 図１７は、実施形態３に係る、第１クロック、第２クロック、基準クロック、受信データの遷移点の位置関係、比較期間判定部１１０の出力、及び位相判定部１２０の出力の一覧を示す図である。 図１８は、実施形態３に係る同期データ生成部１３０の構成例を示す図である。 図１９は、実施形態３に係る論理回路１３１によるＲＤの生成を説明するフローチャートである。 図２０は、実施形態３の変形例に係る比較期間判定部１１０の構成例を示す図である。 図２１は、実施形態３の変形例に係るタイミングリカバリ回路の構成を示すブロック図である。 図２２は、実施形態３の変形例に係る同期データ生成部１３０の構成例を示す図である。 図２３は、実施形態３の変形例に係る論理回路１３１によるＲＤの生成を説明するフローチャートである。 図２４は、実施形態４に係るネットワークシステム４００を示すブロック図である。 図２５は、実施形態５に係る電子機器５００を示すブロック図である。

以下、本発明の実施形態について図面を参照しながら説明する。なお、以下の各実施形態や変形例の説明において、一度説明した構成要素と同様の機能を有する構成要素については、同一の符号を付して説明を省略する。

《発明の実施形態１》
図１は、本発明の実施形態１に係るタイミングリカバリ回路１００の構成を示すブロック図である。タイミングリカバリ回路１００は、受信データを同期クロックに同期させて出力する回路である。タイミングリカバリ回路１００は、図１に示すように、比較期間判定部１１０、位相判定部１２０、及び同期データ生成部１３０を備えている。

（比較期間判定部１１０の構成）
比較期間判定部１１０は、位相の異なる第１クロックと第２クロックを受信して、第１クロックと第２クロックのエッジにはさまれた期間を比較期間と認識し、受信データの変化が発生したか否かを検知する。詳しくは、この比較期間内に受信データの遷移点があった場合に、遷移の方向に応じて、ｒｉｓｅ検知信号とｆａｌｌ検知信号を出力する。ｒｉｓｅ検知信号は、第１クロックのエッジと第２クロックのエッジの間に受信データの立ち上がりエッジがある場合にＨ、それ以外の場合にＬとなる信号である。また、ｆａｌｌ検知信号は、第１クロックのエッジと第２クロックのエッジの間に受信データの立下りエッジがある場合にＨ、それ以外の場合にＬとなる信号である。

比較期間判定部１１０は、例えば、図２のように構成することができる。

図２において、フリップフロップ１１１〜フリップフロップ１１４は、クロックの立ち上がりエッジに同期してデータを取り込むフリップフロップである。これらのフリップフロップは、リセット機能を備えており、リセット信号がＬの場合に出力をＬにリセットする。

フリップフロップ１１１とフリップフロップ１１２は、受信データの立ち上がりエッジに同期して、それぞれ第１クロック、第２クロックを取り込む。このため、第１クロックのエッジと第２クロックのエッジの間に受信データの立ち上がりエッジがある場合には、フリップフロップ１１１の出力がＨ、フリップフロップ１１２の出力がＬとなる。このとき、比較期間判定部１１０はＨのｒｉｓｅ検知信号を出力し、それ以外の場合にはＬのｒｉｓｅ検知信号を出力する。

なお、本実施形態では、フリップフロップ１１１及びフリップフロップ１１２は、同期クロックがＨとなった後の任意のタイミングでリセットされ、次に第１クロックの立ち上がりエッジ直前にリセットが解除されることが望ましい。このような構成を最も容易に実現するには、同期クロックを第１クロックの反転信号とし、リセット信号として第１クロックを用いればよい。ただし、この場合は、第２クロックの立ち上がりエッジは第１クロックの立下りエッジの前になければならない。

以後の説明では、リセット信号は、同期クロックの立ち上がりエッジ直後にＬとなり、第１クロックの立ち上がりエッジ直前にＨになる信号とする。

ｆａｌｌ検知信号の生成は、ｒｉｓｅ検知信号の生成と同様に、第１クロックと第２クロックを、それぞれフリップフロップ１１３、フリップフロップ１１４で取り込んだ結果に基づいて行なう。ｒｉｓｅ検知信号の生成と異なる点は、これらのフリップフロップが受信データの反転信号に同期して動作する点である。これによって受信データの立下りエッジが、第１クロックと第２クロックの立ち上がりエッジの間に存在するかの判定が行なわれる。

これまでの説明で明らかであるが比較期間判定部１１０は、第１クロックの立ち上がりエッジ、第２クロックの立ち上がりエッジをそれぞれ比較期間の始点と終点と規定し、その間に受信データに遷移があったかどうかを判定する回路である。

（位相判定部１２０の構成）
位相判定部１２０は、受信データと基準クロックを受信し、両者の位相関係を判定する。なお、基準クロックは比較期間内に立ち上がりエッジを持つクロックである。

位相判定部１２０は、詳しくは、基準クロックに対して受信データの遷移点が前にあるか後ろにあるかを判定し、判定結果に応じた信号（後述する第１判定信号と第２判定信号）を出力する。また、位相判定部１２０は、比較期間判定部１１０が出力したｒｉｓｅ検知信号とｆａｌｌ検知信号を受信し、受信データの遷移点が比較期間内にあった場合のみ、位相進み信号と位相遅れ信号を出力する。

位相判定部１２０は、例えば、図３のように構成することができる。位相判定部１２０は、ＲＳラッチ１２１，１２２を含んでいる。ＲＳラッチ１２１、ＲＳラッチ１２２は、ＮＡＮＤ型のＲＳラッチである。

ＲＳラッチ１２１は、受信データとリセット信号との論理積を取った結果を一方の入力とし、基準クロックとリセット信号との論理積を取った結果をもう一方の入力としている。論理積を取ることによって、リセット信号の立ち上がりエッジ直前までの期間は、ＲＳラッチ１２１は出力がＨにリセットされ、その結果、比較期間開始前の受信データの変化は無視される。

リセット信号がＨになると、ＲＳラッチ１２１は、受信データと基準クロックを受信する。基準クロックがＨになる前に受信データがＨになると、ＲＳラッチ１２１はＬを出力し、結果としてＨの第１判定信号を出力する。その後、基準クロックがＨになっても、ＲＳラッチ１２１の出力は、リセット信号がＬになるまで維持される。

反対に受信データの立ち上がりエッジよりも先に基準クロックの立ち上がりエッジが発生した場合には、ＲＳラッチ１２１の出力はＨに固定され、第１判定信号はＬとなる。また、比較期間中に受信データに立ち上がりエッジが発生しなかった場合にも第１判定信号はＬとなる。このような動作によって、位相判定部１２０は、基準クロックに対して受信データの立ち上がりエッジが先か後かを判定する。

ＲＳラッチ１２２は、受信データの反転信号と基準クロックに関してＲＳラッチ１２１と同様の判定を行なう。すなわち、ＲＳラッチ１２２は、受信データの立下りエッジが基準クロックの先に発生したか後に発生したかを判定し、先に発生した場合はＨの第２判定信号を出力し、後に発生した場合や立下りエッジが存在しなかった場合はＬの第２判定信号を出力する。

以上のように、第１判定信号、第２判定信号は、それぞれ基準クロックに対する受信データの立ち上がりエッジ、立下りエッジに関する位相比較結果である。

また、位相判定部１２０は、ｒｉｓｅ検知信号と第１判定信号との論理積と、ｆａｌｌ検知信号と第２判定信号との論理積とを求める。そして、これらの論理積の論理和を求め、それを位相進み信号として出力する。位相進み信号がＨであれば、比較期間で受信データの遷移点が基準クロックに対して前にあることを意味している。さらに、位相判定部１２０は、第１判定信号の反転信号とｒｉｓｅ検知信号との論理積と、第２判定信号の反転信号とｆａｌｌ検知信号との論理積とを求める。そして、これらの論理積の論理和を求め、それを位相遅れ信号として出力する。位相進み信号がＨであれば、比較期間で受信データの遷移点が基準クロックに対して後にあることを意味している。

（同期データ生成部１３０の構成）
同期データ生成部１３０は、ｒｉｓｅ検知信号、ｆａｌｌ検知信号、第１判定信号、第２判定信号を受信し、これらに応じて同期データを生成し、同期クロックに同期して出力する。

なお、同期データが出力された時点で比較期間判定部１１０、及び位相判定部１２０の出力はリセットする。

同期データ生成部１３０は、例えば、図４のように構成することができる。この例では、同期データ生成部１３０は、論理回路１３１とフリップフロップ１３２を備えている。

論理回路１３１は、比較期間判定部１１０の出力と位相判定部１２０の出力をもとに出力（ＲＤ）を生成する論理回路である。論理回路１３１は、具体的には、図５に示すフローチャートに則ってＲＤを生成する。図５に示すように、ステップＳ１００より処理が開始され、ステップＳ１０１でｒｉｓｅ検知信号がＨであるかを判定する。ｒｉｓｅ検知信号がＨであった場合には、ステップＳ１０３でＲＤとして第１判定信号を出力する。一方、ステップＳ１０１でｒｉｓｅ検知信号がＬと判定した場合は、ＲＤとして第２判定信号の反転信号を出力する。

フリップフロップ１３２は、ＲＤを同期クロックに同期して出力するフリップフロップである。

上記の構成により、同期データ生成部１３０は、位相判定部１２０が受信データの変化を検知した場合に、第１判定信号及び第２判定信号に応じたレベルの信号を同期データとして生成して、同期クロックに同期して出力する。

（タイミングリカバリ回路１００の動作）
図６は、本実施形態の構成において、第１クロック、第２クロック、基準クロック、受信データの遷移点の位置関係、比較期間判定部１１０の出力、及び位相判定部１２０の出力の一覧を示す図である。

例えば、図６の（ｂ）に示すように、受信データの立上がりエッジが、基準クロック の立上がりエッジよりも前にある場合には、比較期間判定部１１０は、比較期間にＨのｒｉｓｅ検知信号とＬのｆａｌｌ検知信号を出力する。一方、位相判定部１２０は、Ｈの第１判定信号とＨの第２判定信号を出力する。ここで、同期データ生成部１３０は、ｒｉｓｅ検知信号がＨなので、ＲＤとして第１判定信号、すなわちＨの信号を同期クロックに同期して出力する。

以上のように、本実施形態によれば、位相比較処理とデータ受信処理の系を共通化することができ、正確に位相比較結果を反映したデータ受信処理を行なうことができる。

《実施形態１の変形例》
実施形態１の別の構成として、位相判定部１２０として図７に示す構成を用いることも可能である。これは、受信データの立下りエッジを用いない構成である。

この構成での比較期間判定部１１０と位相判定部１２０の出力は、各クロックと受信データの位相関係によって図８に示すようになる。そこで、本変形例では、同期データ生成部１３０の論理回路１３１は、図９に示すフローチャートに則ってＲＤを生成するように構成しておく。

論理回路１３１は、ステップＳ１１０より処理が開始されると、ステップＳ１１１でｒｉｓｅ検知信号がＨかどうかを判定する。ｒｉｓｅ検知信号がＨの場合にはステップＳ１１８に進み、ＲＤとして第１判定信号を出力する。ｒｉｓｅ検知信号がＬの場合にはステップＳ１１２に進む。

ステップＳ１１２では、ｆａｌｌ検知信号がＨかどうかを判定する。ｆａｌｌ検知信号がＨの場合にはステップＳ１１５に進み、ＲＤとして第２判定信号の反転信号を出力し、Ｌの場合にはステップＳ１１３に進む。

ステップＳ１１３では第１判定信号がＨかつ第２判定信号がＬであるかを調べ、そうである場合にはステップＳ１１６においてＲＤとしてＨの信号を出力し、そうでない場合にはステップＳ１１４においてＲＤとしてＬの信号を出力する。

ステップＳ１１３の判定を行なう理由は、図８の（ｄ）と図８の（ｅ）の状況では、比較期間判定部１１０と位相判定部１２０に供給される受信データにスキューが存在する場合、位相判定部１２０の出力結果が異なる可能性があるためである。

図８の（ｄ）の状況では、比較期間判定部１１０は受信データの立ち上がりエッジを検知できないためｒｉｓｅ検知信号がＬとなる。しかしながら、比較期間判定部１１０内の受信データに対して位相判定部１２０内の受信データの位相が早い場合には、位相判定部１２０では受信データの立ち上がりエッジが第２クロックの立ち上がりエッジよりも前に来て第２判定信号がＬになる可能性がある。

また、図８の（ｅ）状況でも、比較期間判定部１１０は受信データの立下りエッジを検知できないためｆａｌｌ検知信号がＬとなる。しかしながら、比較期間判定部１１０内の受信データに対して位相判定部１２０内の受信データの位相が遅い場合には、位相判定部１２０では、立下りエッジが第１クロックの立ち上がりエッジの後に来て第１判定信号がＨになる可能性がある。このような状況に対応するため、本変形例では、図９のステップＳ１１３において、このような状況に対処するための判定を行なっている。

《発明の実施形態２》
図１０は、本発明の実施形態２に係るタイミングリカバリ回路２００の構成を示すブロック図である。タイミングリカバリ回路２００は、位相判定部１２０の構成、及び同期データ生成部１３０の構成が実施形態１のタイミングリカバリ回路１００と異なっている。

本実施形態では、位相判定部１２０は図１１のように構成されている。この位相判定部１２０も、受信データと基準クロックを受信し、本実施形態でも実施形態１と同様の規則で両者の位相関係を判定し、第１判定信号、第２判定信号、位相進み信号、及び位相遅れ信号を出力する。

図１１の位相判定部１２０は、フリップフロップ２１１〜２１４を含んでいる。フリップフロップ２１１〜２１４は、リセット機能付きのフリップフロップである。実施形態１の位相判定部１２０（図３を参照）との違いは、受信データと基準クロックをリセット信号でマスクするのに用いるのがフリップフロップか論理積回路かということである。

図１１の構成では、フリップフロップのクロック入力に立ち上がりエッジが入力されない限りフリップフロップの出力がＬに固定されたままである。そのため、ＲＳラッチ１２１、ＲＳラッチ１２２の出力も変化しない。例えば、受信データがＨに固定されている状態を考えると、図３の構成ではリセット信号がＬからＨになった時点で、第１判定信号がＨとなるが、本実施形態では、受信データに立ち上がりエッジがないため第１判定信号はＬのままとなる。

実施形態１とは上記の構成の違いがあるが、本実施形態でもＲＳラッチ１２１は受信データと基準クロックの位相関係を判定し、ＲＳラッチ１２２は受信データの反転信号と基準クロックの位相関係の判定を行なう。この結果、比較期間判定部１１０と位相判定部１２０から出力される信号は、クロックと受信データの位相関係によって、図１２のようになる。これらの出力に応じて同期データ生成部１３０が同期データを生成する。

図１３は、本実施形態における同期データ生成部１３０の構造を示す図である。この同期データ生成部１３０も、ｒｉｓｅ検知信号、ｆａｌｌ検知信号、第１判定信号、第２判定信号を受信し、これらに応じて同期データを生成し、同期クロックに同期して出力する。なお、本実施形態においても、同期データが出力された時点で、比較期間判定部１１０及び位相判定部１２０の出力はリセットされるものとする。

この同期データ生成部１３０は、図１３に示すように、フリップフロップ２２１、セレクタ２２２、フリップフロップ１３２、及び論理回路１３１を備えている。

フリップフロップ２２１は、受信データを基準クロックに同期して取り込む。

本実施形態でも論理回路１３１は、第１判定信号、第２判定信号、ｒｉｓｅ検知信号、ｆａｌｌ検知信号に応じて出力を決定する。具体的には、論理回路１３１は、図１４に示すフローチャートに則って出力を決定する。

ステップＳ２００より処理が開始されると、ステップＳ２０１でｒｉｓｅ検知信号がＨであるかを判定する。判定の結果がＨであった場合にはステップＳ２０３に進み、第１判定信号を出力する。ステップＳ２０１でｒｉｓｅ検知信号がＬだった場合にはステップＳ２０２に進み、第２判定信号の反転信号を出力する。

セレクタ２２２は、ｒｉｓｅ検知信号とｆａｌｌ検知信号のいずれかがＨの場合に、論理回路１３１の出力を選択し、それ以外の場合に、フリップフロップ２２１の出力を選択し、選択した結果をＲＤとして出力する。

上記の構成により、比較期間内に受信データの遷移点が存在する場合には、論理回路１３１の出力をＲＤとして用いることになる。また、比較期間内に受信データの遷移点が存在しない場合、すなわちフリップフロップ２２１が受信データを取り込むためのタイミングマージンに余裕がある場合には、フリップフロップ２２１の出力をＲＤとして用いることになる。

《発明の実施形態３》
図１５は、本発明の実施形態３に係るタイミングリカバリ回路３００の構成を示すブロック図である。タイミングリカバリ回路３００は、比較期間判定部１１０の構成、及び同期データ生成部１３０の構成が実施形態１、２等と異なっている。

本実施形態の比較期間判定部１１０は、実施形態１、２と同様にしてｒｉｓｅ検知信号及びｆａｌｌ検知信号を出力するとともに、第１クロックの立ち上がりエッジ発生時点の受信データと第２クロックの立ち上がりエッジ発生時点の受信データをそれぞれ始点情報、終点情報として出力する。

本実施形態では、比較期間判定部１１０は、図１６のように構成されている。図１６において、フリップフロップ３１１とフリップフロップ３１２は、リセット機能付きフリップフロップである。フリップフロップ３１１、フリップフロップ３１２は、それぞれ第１クロック、第２クロックに同期して受信データを取り込む。比較期間判定部１１０は、フリップフロップ３１１の出力を始点情報として出力し、フリップフロップ３１２の出力を終点情報として出力する。また、始点情報の反転信号と終点情報との論理積をｒｉｓｅ検知信号として出力し、終点情報の反転信号と始点情報の論理積をｆａｌｌ検知信号として出力する。

このような比較期間判定部１１０と位相判定部１２０の組み合わせによって、各クロックと受信データの位相関係に応じた出力は、図１７のようになる。同期データ生成部１３０は、このような出力に応じて同期データを生成して出力する。

本実施形態における同期データ生成部１３０は、ｒｉｓｅ検知信号、ｆａｌｌ検知信号、第１判定信号、第２判定信号、始点情報、及び終点情報を受信し、これらに応じて同期データを生成し、同期クロックに同期して出力する。なお、本実施形態においても、同期データが出力された時点で、比較期間判定部１１０及び位相判定部１２０の出力はリセットされるものとする。

図１８は、本実施形態における同期データ生成部１３０の構造を示す図である。この同期データ生成部１３０は、図１８に示すように、論理回路１３１とフリップフロップ１３２を備えている。

本実施形態においても論理回路１３１は、入力に応じたＲＤを生成する論理回路である。本実施形態の論理回路１３１は、図１９に示すフローチャートに則ってＲＤを生成する。論理回路１３１は、ステップＳ３００より処理を開始し、ステップＳ３０１でｒｉｓｅ検知信号がＨであればステップＳ３０４に進みＲＤとして第１判定信号を出力する。ｒｉｓｅ検知信号がＬであればステップＳ３０２に進む。ステップＳ３０２では、ｆａｌｌ検知信号がＨかどうかを調べ、Ｈの場合にはステップＳ３０５において、第２判定信号の反転信号をＲＤとして出力し、Ｌの場合にはステップＳ３０３において、始点情報をＲＤとして出力する。

上記のようにして決定されたＲＤは、フリップフロップ１３２で同期クロックに同期させられて、同期データとして出力される。

なお、論理回路１３１では、始点情報の代わりに終点情報を用いてＲＤを生成することも可能である。終点情報を用いる場合も、比較期間にデータの遷移がない場合は保持した値を同期データとして用いる。

《実施形態３の変形例》
比較期間判定部１１０として図２０に示す構成を用いることも可能である。この場合は、受信データの反転信号に対する始点情報である反転始点情報を同期データの生成に利用する。

図２１は、図２０の比較期間判定部１１０を用いた場合のタイミングリカバリ回路の構成を示すブロック図である。このタイミングリカバリ回路では、比較期間判定部１１０と同期データ生成部１３０の構成が実施形態３等と異なっている。

図２０においてフリップフロップ３２１〜３２４は、リセット機能付きのフリップフロップである。

フリップフロップ３２１、フリップフロップ３２２は、それぞれ第１クロック、第２クロックに同期して受信データを取り込む。比較期間判定部１１０は、フリップフロップ３２１の出力を始点情報として出力し、フリップフロップ３２２の出力を終点情報として出力する。その際、比較期間判定部１１０は、始点情報の反転信号と終点情報の論理積をｒｉｓｅ検知信号として出力する。

一方、フリップフロップ３２３、フリップフロップ３２４は、それぞれ第１クロック、第２クロックに同期して受信データの反転信号を取り込む。フリップフロップ３２３の出力が反転始点情報として出力される。また、比較期間判定部１１０は、その際に反転始点情報の反転信号とフリップフロップ３２４の出力との論理積をｆａｌｌ検知信号として出力する。各クロックと受信データの位相関係に応じた比較期間判定部１１０と位相判定部１２０の出力は、図１７のようになる。

本実施形態における同期データ生成部１３０は、始点情報、終点情報、反転始点情報、ｒｉｓｅ検知信号、ｆａｌｌ検知信号、第１判定信号、第２判定信号を受信して、それらに応じた同期データを生成する。

図２２は、本実施形態における同期データ生成部１３０の構造を示す図である。この同期データ生成部１３０は、図２２に示すように、論理回路１３１とフリップフロップ１３２を備えている。

本実施形態でも論理回路１３１は、入力に応じたＲＤを生成する論理回路である。

本実施形態における論理回路１３１は図２３に示すフローチャートに則ってＲＤを生成する。論理回路１３１は、ステップＳ３１０より処理を開始し、ステップＳ３１１でｒｉｓｅ検知信号がＨか調べる。この結果、ｒｉｓｅ検知信号がＨだった場合はステップＳ３１５に進み、ＲＤとして第１判定信号を出力する。ｒｉｓｅ検知信号がＨでなかった場合はステップＳ３１２に進み、ｆａｌｌ検知信号がＨであるかを調べる。ｆａｌｌ検知信号がＨだった場合は、ステップＳ３１６に進みＲＤとして第２判定信号の反転信号を出力する。ｆａｌｌ検知信号がＨでなかった場合は、ステップＳ３１３に進む。

ステップＳ３１３では、始点情報と反転始点情報が等しいかを調べる。この結果、両者が等しい場合は、ステップＳ３１７に進みＲＤとして終点情報を出力し、等しくない場合は、ステップＳ３１４に進みＲＤに始点情報を出力する。

ステップＳ３１３において始点情報と反転始点情報の比較を行うのは、第１クロック、第２クロックと受信データの位相関係によってはフリップフロップ３２１、フリップフロップ３２２、フリップフロップ３２３、フリップフロップ３２４の出力が必ずしも正しい値でない可能性があるためである。本来、始点情報と反転始点情報は反転した関係になっているが、受信データと受信データの反転信号の間のスキューがあった場合やフリップフロップ３２１、フリップフロップ３２２、フリップフロップ３２３、フリップフロップ３２４の出力がメタステーブル状態となった場合などにはその関係がくずれてしまう。このようなことから、始点情報と反転始点情報が等しい場合には始点情報の信頼性が低いと考えられ、始点情報をＲＤとして用いず、代わりに終点情報を用いるようにしている。同様に、終点情報でもこのような現象が発生する可能性があるため、より信頼性の高い信号をＲＤとして選択するようになっている。

上記の処理で決定されたＲＤは、フリップフロップ１３２によって、同期クロックに同期させられて同期データとして出力される。

《発明の実施形態４》
実施形態４では、本発明に係るタイミングリカバリ回路を通信ノードに適用した例を説明する。図２４は、そのような通信ノードを用いたネットワークシステム４００を示している。ネットワークシステム４００は、図２４に示すように、通信ノード４１０、ネットワークケーブル４２０を備えている。

通信ノード４１０は、接続ポート４１１、タイミングリカバリ回路４１２（上記の何れの実施形態、変形のものでもよい）、及び論理回路４１３を備えている。

ネットワークケーブル４２０に接続された、それぞれの通信ノード４１０は、独自のクロック源を持っている。そのため、通信ノード４１０間のデータ通信は非同期通信となる。ネットワークケーブル４２０を介して送信されたデータは、接続ポート４１１で受信され適正な振幅を持った受信データに変換される。この受信データは、タイミングリカバリ回路４１２に送られ、通信ノード４１０の内部クロックと受信データの位相比較に応じた位相調整が行われるのと同時に、上記の各実施形態で説明したような同期データ生成処理が行なわれる。生成された同期データは論理回路４１３に入力され、通信処理が完了する。

《発明の実施形態５》
上記のようなネットワークシステムに限らず、本発明に係るタイミングリカバリ回路の用途はある。例えば図２５は、記憶媒体から情報を読み出すリードチャネル（電子機器５００）への適用例を示した図である。

電子機器５００は、図２５に示すように、記憶媒体５１０、読取ヘッド５２０、アナログフロントエンド５３０（図中ではＡＦＥと略記）、タイミングリカバリ回路５４０（上記の何れの実施形態、変形のものでもよい）、及び論理回路５５０を備えている。

記憶媒体５１０に記録されている情報は、読取ヘッド５２０で読み取られ、アナログフロントエンド５３０（信号出力回路）で波形整形処理が行なわれてからタイミングリカバリ回路５４０に送られる。

タイミングリカバリ回路５４０は、位相制御処理を行ないながら同期データを生成し、それを論理回路５５０に送る。リードチャネルでは高速なデータの読み出しが求められるうえ、記憶媒体の傾きや回転速度などによって読み取られるデータにジッタが発生する。そのため、正確にデータを受信するためには、本発明に係るタイミングリカバリ回路が好適である。

本発明に係るタイミングリカバリ回路は、受信データとクロックの位相比較結果を正確に反映したデータ受信処理が可能になるという効果を有し、データ通信において受信したデータにクロック信号を同期してラッチするタイミングリカバリ回路等として有用である。

１００ タイミングリカバリ回路
１１０ 比較期間判定部
１１１〜１１４ フリップフロップ
１２０ 位相判定部
１２１ ＲＳラッチ
１２２ ＲＳラッチ
１３０ 同期データ生成部
１３１ 論理回路
１３２ フリップフロップ
２００ タイミングリカバリ回路
２１１〜２１４ フリップフロップ
２２１ フリップフロップ
２２２ セレクタ
３００ タイミングリカバリ回路
３１１〜３１２ フリップフロップ
３２１〜３２４ フリップフロップ
４００ ネットワークシステム
４１０ 通信ノード
４１１ 接続ポート
４１２ タイミングリカバリ回路
４１３ 論理回路
４２０ ネットワークケーブル
５００ 電子機器
５１０ 記憶媒体
５２０ 読取ヘッド
５３０ アナログフロントエンド
５４０ タイミングリカバリ回路
５５０ 論理回路

Claims (19)

1. 基準クロックの立ち上がりエッジが発生するタイミングを内包する比較期間内に受信データの変化が発生したか否かを検知する比較期間判定部と、
   前記受信データの立ち上がりエッジが前記基準クロックに対して前にあるか後ろにあるかの判定、及び前記受信データの立下りエッジが前記基準クロックに対して前にあるか後ろにあるかの判定を行ない、それぞれの判定結果を示す第１判定信号及び第２判定信号を出力する位相判定部と、
   前記比較期間判定部の検知結果、及び前記位相判定部の出力に応じたレベルの信号を、同期データとして同期クロックに同期させて出力する同期データ生成部と、
   を備えたことを特徴とするタイミングリカバリ回路。
2. 請求項１のタイミングリカバリ回路であって、
   前記受信データは、第１の値と第２の値との間で変化する信号であり、
   前記位相判定部は、前記比較期間において、前記受信データの前記第２の値から前記第１の値への変化が前記基準クロックの立ち上がりエッジよりも時間的に前に発生した場合に、前記第１の値の第１判定信号を出力し、それ以外の場合に、前記第２の値の第１判定信号を出力するとともに、前記比較期間において、前記受信データの前記第１の値から前記第２の値への変化が前記基準クロックの立ち上がりエッジより時間的に前に発生した場合に、前記第１の値の第２判定信号を出力し、それ以外の場合に、前記第２の値の第２判定信号を出力することを特徴とするタイミングリカバリ回路。
3. 請求項１のタイミングリカバリ回路であって、
   前記受信データは、第１の値と第２の値との間で変化する信号であり、
   前記位相判定部は、前記比較期間の始点から前記基準クロックの立ち上がりエッジまでの間に前記受信データが前記第１の値であった場合に、前記第１の値の第１判定信号を出力し、それ以外の場合には、前記第２の値の第１判定信号を出力するとともに、前記比較期間の始点から前記基準クロックの立ち上がりエッジまでの間に前記受信データが前記第２の値であった場合に、前記第１の値の第２判定信号を出力し、それ以外の場合には、前記第２の値の第２判定信号を出力することを特徴とするタイミングリカバリ回路。
4. 請求項１のタイミングリカバリ回路であって、
   前記受信データは、第１の値と第２の値との間で変化する信号であり、
   前記位相判定部は、前記比較期間の始点から前記基準クロックの立ち上がりエッジまでの間に前記受信データが前記第１の値であった場合に、前記第１の値の第１判定信号を出力し、それ以外の場合には、第２の値の第１判定信号を出力するとともに、前記基準クロックの立ち上がりエッジから前記比較期間の終点までの間に前記受信データが前記第１の値であった場合に、前記第２の値の第２判定信号を出力し、それ以外の場合に、前記第１の値の第２判定信号を出力することを特徴とするタイミングリカバリ回路。
5. 請求項１のタイミングリカバリ回路であって、
   前記同期データ生成部は、前記基準クロックに同期して前記受信データを保持する受信データ保持部を備えており、前記比較期間判定部が前記受信データの変化を検出していない場合は、前記受信データ保持部の出力を前記同期データとして出力することを特徴とするタイミングリカバリ回路。
6. 請求項５のタイミングリカバリ回路であって、
   前記受信データは、第１の値と第２の値との間で変化する信号であり、
   前記比較期間判定部は、前記比較期間内における前記受信データの、前記第２の値から前記第１の値への変化、及び前記第１の値から前記第２の値への変化を検知し、
   前記同期データ生成部は、前記比較期間内において前記第２の値から前記第１の値への変化を前記比較期間判定部が検知した場合には、前記第１判定信号を前記同期データとして出力し、前記比較期間内において前記第１の値から前記第２の値への変化を前記比較期間判定部が検知した場合には、前記第２判定信号の反転信号を前記同期データとして出力することを特徴とするタイミングリカバリ回路。
7. 請求項３のタイミングリカバリ回路であって、
   前記比較期間判定部は、前記比較期間内における前記受信データの、前記第２の値から前記第１の値への変化、及び前記第１の値から前記第２の値への変化を検知し、
   前記同期データ生成部は、前記比較期間内に前記受信データが前記第２の値から前記第１の値に変化したことを前記比較期間判定部が検知した場合には、前記第１判定信号を前記同期データとして出力し、それ以外の場合には前記第２判定信号の値の反転信号を前記同期データとして出力することを特徴とするタイミングリカバリ回路。
8. 請求項３のタイミングリカバリ回路であって、
   前記比較期間判定部は、前記比較期間内における前記受信データの、前記第２の値から前記第１の値への変化、及び前記第１の値から前記第２の値への変化を検知し、
   前記同期データ生成部は、前記比較期間内に前記受信データが前記第１の値から前記第２の値に変化したことを前記比較期間判定部が検知した場合は、前記第２判定信号の反転信号を前記同期データとして出力し、前記比較期間内に前記受信データが前記第２の値から前記第１の値に変化したことを検知した場合は、前記第１判定信号を前記同期データとして出力し、前記比較期間内に前記受信データの変化が発生していない場合は、前記第１判定信号が前記第１の値でかつ前記第２判定信号が前記第２の値ならば、前記同期データとして前記第１の値を出力し、そうでなければ、前記同期データとして前記第２の値を出力することを特徴とするタイミングリカバリ回路。
9. 請求項２のタイミングリカバリ回路であって、
   前記比較期間判定部は、前記比較期間の始点又は始点における前記受信データの状態を状態情報として保持するように構成されており、
   前記同期データ生成部は、前記比較期間において、前記受信データの前記第２の値から前記第１の値への変化が発生した場合に、前記同期データとして前記第１判定信号を出力し、前記比較期間において、前記受信データの前記第１の値から前記第２の値への変化が発生した場合に、前記同期データとして前記第２判定信号の反転信号を出力し、これらの何れでもない場合に、前記同期データとして前記状態情報を出力することを特徴とするタイミングリカバリ回路。
10. 請求項２のタイミングリカバリ回路であって、
    前記比較期間判定部は、前記比較期間の始点及び終点における前記受信データの状態をそれぞれ始点情報及び終点情報として保持するとともに、前記比較期間の始点における前記受信データを反転させたものを反転始点情報として保持するように構成されており、
    前記同期データ生成部は、前記比較期間において、前記受信データの前記第２の値から前記第１の値への変化が発生した場合に、前記同期データとして前記第１判定信号を出力し、前記比較期間において、前記受信データの前記第１の値から前記第２の値への変化が発生した場合に、前記同期データとして前記第２判定信号の反転信号を出力し、前記始点情報と前記反転始点情報とが等しい場合には、前記同期データとして前記終点情報を出力し、それらの何れでもない場合には、前記同期データとして前記始点情報を出力することを特徴とするタイミングリカバリ回路。
11. 請求項１のタイミングリカバリ回路と、
    ネットワークに接続する接続ポートと、
    を備え、
    前記タイミングリカバリ回路は、
    前記接続ポートを介して受信した受信データを入力とすることを特徴とする通信ノード。
12. 請求項１１の通信ノードを複数含んでおり、
    これらの通信ノードがそれぞれ接続されてなることを特徴とするネットワークシステム。
13. 請求項１のタイミングリカバリ回路と、
    第１の値と第２の値との間で変化する信号を出力する信号出力回路と、
    を備え、
    前記タイミングリカバリ回路は、前記信号出力回路が出力する信号を入力とすることを特徴とする電子機器。
14. 請求項４のタイミングリカバリ回路であって、
    前記比較期間判定部は、前記比較期間内における前記受信データの、前記第２の値から前記第１の値への変化、及び前記第１の値から前記第２の値への変化を検知し、
    前記同期データ生成部は、前記比較期間内に前記受信データが前記第２の値から前記第１の値に変化したことを前記比較期間判定部が検知した場合には、前記第１判定信号を前記同期データとして出力し、それ以外の場合には前記第２判定信号の値の反転信号を前記同期データとして出力することを特徴とするタイミングリカバリ回路。
15. 請求項４のタイミングリカバリ回路であって、
    前記比較期間判定部は、前記比較期間内における前記受信データの、前記第２の値から前記第１の値への変化、及び前記第１の値から前記第２の値への変化を検知し、
    前記同期データ生成部は、前記比較期間内に前記受信データが前記第１の値から前記第２の値に変化したことを前記比較期間判定部が検知した場合は、前記第２判定信号の反転信号を前記同期データとして出力し、前記比較期間内に前記受信データが前記第２の値から前記第１の値に変化したことを検知した場合は、前記第１判定信号を前記同期データとして出力し、前記比較期間内に前記受信データの変化が発生していない場合は、前記第１判定信号が前記第１の値でかつ前記第２判定信号が前記第２の値ならば、前記同期データとして前記第１の値を出力し、そうでなければ、前記同期データとして前記第２の値を出力することを特徴とするタイミングリカバリ回路。
16. 請求項３のタイミングリカバリ回路であって、
    前記比較期間判定部は、前記比較期間の始点又は始点における前記受信データの状態を状態情報として保持するように構成されており、
    前記同期データ生成部は、前記比較期間において、前記受信データの前記第２の値から前記第１の値への変化が発生した場合に、前記同期データとして前記第１判定信号を出力し、前記比較期間において、前記受信データの前記第１の値から前記第２の値への変化が発生した場合に、前記同期データとして前記第２判定信号の反転信号を出力し、これらの何れでもない場合に、前記同期データとして前記状態情報を出力することを特徴とするタイミングリカバリ回路。
17. 請求項４のタイミングリカバリ回路であって、
    前記比較期間判定部は、前記比較期間の始点又は始点における前記受信データの状態を状態情報として保持するように構成されており、
    前記同期データ生成部は、前記比較期間において、前記受信データの前記第２の値から前記第１の値への変化が発生した場合に、前記同期データとして前記第１判定信号を出力し、前記比較期間において、前記受信データの前記第１の値から前記第２の値への変化が発生した場合に、前記同期データとして前記第２判定信号の反転信号を出力し、これらの何れでもない場合に、前記同期データとして前記状態情報を出力することを特徴とするタイミングリカバリ回路。
18. 請求項３のタイミングリカバリ回路であって、
    前記比較期間判定部は、前記比較期間の始点及び終点における前記受信データの状態をそれぞれ始点情報及び終点情報として保持するとともに、前記比較期間の始点における前記受信データを反転させたものを反転始点情報として保持するように構成されており、
    前記同期データ生成部は、前記比較期間において、前記受信データの前記第２の値から前記第１の値への変化が発生した場合に、前記同期データとして前記第１判定信号を出力し、前記比較期間において、前記受信データの前記第１の値から前記第２の値への変化が発生した場合に、前記同期データとして前記第２判定信号の反転信号を出力し、前記始点情報と前記反転始点情報とが等しい場合には、前記同期データとして前記終点情報を出力し、それらの何れでもない場合には、前記同期データとして前記始点情報を出力することを特徴とするタイミングリカバリ回路。
19. 請求項４のタイミングリカバリ回路であって、
    前記比較期間判定部は、前記比較期間の始点及び終点における前記受信データの状態をそれぞれ始点情報及び終点情報として保持するとともに、前記比較期間の始点における前記受信データを反転させたものを反転始点情報として保持するように構成されており、
    前記同期データ生成部は、前記比較期間において、前記受信データの前記第２の値から前記第１の値への変化が発生した場合に、前記同期データとして前記第１判定信号を出力し、前記比較期間において、前記受信データの前記第１の値から前記第２の値への変化が発生した場合に、前記同期データとして前記第２判定信号の反転信号を出力し、前記始点情報と前記反転始点情報とが等しい場合には、前記同期データとして前記終点情報を出力し、それらの何れでもない場合には、前記同期データとして前記始点情報を出力することを特徴とするタイミングリカバリ回路。

Images