JPH09238129A - データ処理システム - Google Patents

Abstract

(57)【要約】 【課題】 データとクロックの位相関係の整合が自動的
に得られるようにしたデータ処理システムを提供するこ
とを目的とする。 【解決手段】 クロックによるラッチ処理により順次デ
ータ処理を進めて行くデータ処理システムにおいて、同
一周期で位相が異なる少なくとも２種のクロックを発生
するクロック発生手段と、当該データの位相を判定する
位相判定手段と該位相判定手段の判定結果に応じて上記
各クロックの内から対応するクロックを選択する選択手
段、または当該データから所定のコードを検出するコー
ド検出手段と該コード検出手段の検出結果に応じて上記
各クロックの内から対応するクロックを選択する選択手
段を設け、処理すべきデータの位相に応じて自動的にク
ロックの位相が調整されるようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、データとクロック
の位相を比較して、相性が良いクロックまたはデータを
切り替えるクロック選択方式に関係するものである。

【０００２】

【従来の技術】クロックによる逐次処理を前提とするデ
ィジタル回路では、データとクロックの関係が重要な要
素となる。つまり、データの位相とクロックの位相が、
所定の関係になっていなければ、データをクロックでラ
ッチしたときに誤動作を生じるからである。そこで、従
来は、データの位相とクロックの位相をモニタして、マ
ニュアルで合わせるのが一般的であり、以下、このよう
な従来技術の一例を、各種信号処理用のＬＳＩ間の伝送
を一例にして、図２と図３により説明する。まず、図２
におけるデータ１とクロック２４のタイミングが図３に
示すようになっていたとし、ＬＳＩ２８の内部に組み込
まれているラッチ回路４にデータ１を入力してクロック
２４でラッチすると、ＬＳＩが持つ温度等の特性変化に
よる遅延(ディレイ)又はラッチによる遅延をもってデー
タ５が出力される。

【０００３】ところで、データの伝送には、ゲートや伝
送ラインなどによる遅延が不可避である。 そこで、こ
の遅延を６として表わすと、ラッチ回路４の出力データ
５が次のラッチ回路８に入力されるときのデータ７は、
この遅延６を伴ってしまうことになり、この結果、クロ
ック２４との位相関係は、図３に示すデータ７とクロッ
ク２４の位相関係になることがある。しかして、このよ
うな位相関係にあるデータ７とクロック２４を、次のＬ
ＳＩ２９内部のラッチ回路８に入力したとすると、セッ
トアップ時間が短くなっているため、誤動作を生じてし
まう。そこで、この図２の従来技術では、このような場
合を想定して、クロック２４の位相を偏位させるための
位相操作器２５を設け、ＬＳＩ２９内部のラッチ回路８
に入力される直前のデータ７とクロック２４の位相をモ
ニタで比較しながら、位相操作器２５によりマニュアル
的にクロック位相を変え、データ７のラッチに最適と考
えられる位相のクロック２６を得、ＬＳＩ２９内部のラ
ッチ回路８では、この位相が変えられたクロック２６に
よりデータ７をラッチし、データ２７が出力されるよう
にしている。

【０００４】

【発明が解決しようとする課題】上記従来技術は、自動
化についての配慮がされておらず、データとクロックの
位相関係整合にマニュアル作業が必要で、多大の時間と
技能を要するという問題があった。本発明の目的は、デ
ータとクロックの位相関係の整合が自動的に得られるよ
うにしたデータ処理システムを提供することにある。

【０００５】

【課題を解決するための手段】本発明は上記目的を達成
するため、クロックによるラッチ処理により順次データ
処理を進めて行くデータ処理システムにおいて、同一周
期で位相が異なる少なくとも２種のクロックを発生する
クロック発生手段と、データの位相を判定する位相判定
手段と、この位相判定手段の判定結果に応じて上記各ク
ロックの内から対応するクロックを選択する選択手段を
設け、処理すべきデータの位相に応じて自動的にクロッ
クの位相が調整されるようにしたものである。また、ク
ロックによるラッチ処理により順次データ処理を進めて
行くデータ処理システムにおいて、同一周期で位相が異
なる少なくとも２種のクロックを発生するクロック発生
手段と、上記各クロックの内から所定のクロックでデー
タをラッチする手段と、データから所定のコードを検出
するコード検出手段と、このコード検出手段の検出結果
に応じて上記各クロックの内から対応するクロックを選
択する選択手段を設け、処理すべきデータの位相に応じ
て自動的にクロックの位相が調整されるようにしたもの
である。

【０００６】また、クロックによるラッチ処理により順
次データ処理を進めて行くデータ処理システムにおい
て、同一内容で位相が１クロック周期以内で異なる少な
くとも２つのデータを発生するデータ発生手段と、所定
のクロックで上記各データの内から所定のデータをラッ
チする手段と、上記各データから所定のコードを検出す
るコード検出手段と、このコード検出手段の検出結果に
応じて上記各データの内から対応するデータを選択する
選択手段を設け、上記クロックの位相に応じて自動的に
処理すべきデータの位相が調整されるようにしたもので
ある。

【０００７】この結果、伝送系での遅延によりデータの
位相に変化が現われても、それに対してクロックの位相
またはデータの位相が自動的に調整されて行くため、マ
ニュアル作業を不要にすることができる。

【０００８】

【発明の実施の形態】以下、本発明によるデータ処理シ
ステムについて、図示の実施例により詳細に説明する。
図１は、本発明の第１の実施例で、上記した従来技術と
同じく、ラッチ回路４を含むＬＳＩ２８と、ラッチ回路
８を含むＬＳＩ２９を用い、遅延６を有する伝送系のも
とでデータ１を処理し、データ２３を出力するようにし
たデータ処理システムに本発明を適用したものである。
そして、この図１のシステムでは、データ１として、図
４に示すように、ハイレベルとローレベルが交互に現わ
れるタイミング用の信号が、周期的に、一定期間、付加
されているデータを対象とし、このデータ１に同期した
２種の位相を異にするクロック２，３を用い、これら２
種のクロックの内で、上記データと位相関係が最適なク
ロックを選択するようにし、さらに、これら２種のクロ
ック２，３は、図４から明らかなように、正負が反転し
た信号、すなわち、位相が１８０度異なったクロックと
なっているものである。

【０００９】図１において、９_-1，９_-2は何れも位相比
較回路で、それぞれクロック２とクロック３を入力し、
データ７の位相と比較して、所定の比較出力１０_-1，１
０_-2を発生する働きをする。１６_-1，１６_-2は何れも最
適クロック判定回路で、それぞれ比較出力１０_-1，１０
_-2を入力し、判定信号１７_-1，１７_-2を出力する働きを
する。１８は選択信号発生回路で、イネーブル信号１９
が入力されているときだけ動作して判定信号１７_-1，１
７_-2を検出し、２種のクロック２，３のうちの何れを選
択するかを決めるための選択信号２０を出力する働きを
する。 ここで、イネーブル信号１９は、データ１が上
記した周期内にハイレベルとローレベルの連続信号にな
っている期間中だけ発生され、この選択信号発生回路１
８に入力されるようになっている。２１はクロック選択
回路で、選択信号発生回路１８から出力される選択信号
２０により動作し、選択信号２０に応じて、２種のクロ
ック２，３のうちの何れか一方を出力してＬＳＩ２９内
部のラッチ回路８に供給する働きをする。

【００１０】次に、この実施例の全体としての動作につ
いて、図４により説明する。まず、図４に示すように、
データ１がタイミング信号付加期間にあるとき、そのタ
イミング信号は、クロック２，３の１周期間隔で立上り
か、立下りのエッジを持つ波形となる。まず、ＬＳＩ２
８内部のラッチ回路４に入力されたデータ１は、クロッ
ク２によってラッチされ、データ５としてラッチ回路４
から出力され、次のＬＳＩ２９の内部に含まれるラッチ
回路８に入力され、ここでラッチされてデータ２３とし
て出力される。しかしながら、上記したように、このデ
ータ５は、次のＬＳＩ２９内部のラッチ回路８に入力さ
れるまでにゲート部や伝送ラインで遅延６が与えられて
しまうので、ラッチ回路８にはデータ７として入力され
てしまう。そこで、次のラッチ回路８では、このデータ
７をラッチするのに、クロック２とクロック３のうち
で、データ７と位相関係が良い方を選択するようになっ
ており、このため、まずデータ７とクロック２，３をそ
れぞれの位相比較回路９_-1，９_-2に入力する。そして、
位相比較回路９_-1ではデータ７の立上りエッジとクロッ
ク２の立上りエッジの位相を比較し、位相比較回路９_-2
ではデータ７の立上りエッジとクロック３の立上りエッ
ジの位相を比較する。

【００１１】図５は位相比較回路９_-1での信号波形を示
し、図６は位相比較回路９_-2での信号波形を示したもの
で、図示のように、位相比較回路９_-1，９_-2の出力波形
は、データ７の立上りエッジで波形が立下り、次に来る
クロック２，３の立上りエッジで波形が立上るように構
成されている。これら図５、図６で、エッジ検出出力波
形に重ねて示した破線の直線は、出力波形をローパスフ
ィルタで平均化した検出波形の直流分を表わしており、
これが位相比較回路９_-1，９_-2の出力１０_-1，１０_-2と
なっている。これらの位相比較出力１０_-1，１０_-2は、
ハイレベルの電圧を５Ｖ、ローレベルの電圧を０Ｖとし
たとき、各位相比較回路９_-1，９_-2の出力波形がハイレ
ベル一定、すなわちローレベルのデューティ幅が０％の
波形になったときには、図７(ａ)に示すように直流電圧
５Ｖの出力となり、ローレベルのデューティ幅が５０％
になったときは、図７(ｃ)に示すように、電圧２．５Ｖ
となり、これらの間のデューティ幅では、図７(ｂ)に示
すように、エッジ検出波形のローレベルのデューティ幅
Ｘに反比例して、直流電圧２．５Ｖから直流電圧５Ｖの
範囲で変化するように構成されている。

【００１２】図８は、データのラッチに適応した、デー
タの位相とクロックの位相のずれの範囲の一例を示した
もので、１データの幅を１００％としたとき、データ７
のエッジ前後１５％で、合計して３０％をクロック位相
不適範囲とすると、それ以外の７０％がクロック位相適
範囲となる。 例えば、クロック１２，１３についてみ
ると、クロック１２はクロック位相適範囲であり、他
方、クロック１３はクロック位相不適範囲である。従っ
て、このクロック位相適範囲の中にクロックの立上りエ
ッジが収まっている方のクロックを選択してやれば良
い。一方、位相比較回路９_-1，９_-2の出力は、データの
位相とクロックの位相のずれに応じて直流電圧値が変化
するから、この出力の電圧値により上記したクロック位
相適範囲に当てはまる範囲を決めることができることに
なる。そこで、いま、例えばクロック位相適範囲に対応
する位相比較回路９_-1，９_-2の出力電圧を、３Ｖから
４．５Ｖの間の電圧であるとすると、最適クロック判定
回路１６_-1，１６_-2では、各位相比較回路９_-1，９_-2の
出力１０_-1，１０_-2が、３Ｖから４．５Ｖの間にあるか
否かを調べ、クロック位相が適か否かの判定信号１
７_-1，１７_-2を出力する。

【００１３】図４の場合、クロック２とクロック３で
は、クロック２の方は、クロック位相不適範囲にあるの
で、図５に示すように、位相比較回路９_-1の出力は、直
流電圧４．７５Ｖとなって、この結果、最適クロック判
定回路１６_-1からは不適の判定信号１７_-1が出力され、
クロック３の方は、クロック位相最適範囲になっている
ので、図６に示すように、位相比較回路９_-2の出力は直
流電圧３．５Ｖとなり、こちらの最適クロック判定回路
１６_-2からは最適の判定信号１７_-2が出力されることに
なる。これらの判定信号１７_-1，１７_-2は、選択信号発
生回路１８に入力されるが、上記したように、この選択
信号発生回路１８は、イネーブル信号１９によりデータ
１のタイミング信号付加期間中だけ動作し、この期間中
に入力された判定信号１７_-1，１７_-2に応じて選択信号
２０を出力し、イネーブル信号１９が入力されていない
ときは、直前でイネーブル信号１９が入力されたときに
出力した選択信号２０をそのまま保持して出力するよう
に構成されている。従って、このときは、クロック３を
選択する選択信号２０が出力されることになる。 そし
て、この選択信号２０は、クロック選択回路２１に入力
される。

【００１４】クロック選択回路２１では、予め用意され
ているクロック２，３の一方を選択信号２０に応じて選
択し、選択した方のクロックをクロック２２として出力
するように構成されている。従って、このときには、ク
ロック３が選択され、クロック２２として出力されるこ
とになる。そこで、このクロック２２がＬＳＩ２９内部
に含まれるラッチ回路８に入力され、データ７がラッチ
されることにより、図４に示したデータ２３が出力され
ることになる。従って、この実施例によれば、データが
処理中に遅延を受けたとしても、その遅延量に応じて、
予め用意してある２種の位相の異なるクロック２，３の
内、この遅延を受けたデータの位相に応じて、最適な位
相を有する方のクロックが自動的に選択されるので、マ
ニュアル操作を要することなく、常に確実にデータ処理
を進めることができる。なお、上記実施例では、位相の
異なる２種のクロックを選択する方式になっているが、
クロックの種類を多くしてやれば、さらに細かな位相合
わせが可能になることはいうまでもない。また、本発明
は、移相回路により、１種のクロックから複数の位相の
異なるクロックを作りだすようにしても良い。

【００１５】次に、本発明の第２の実施例の構成、動作
について、詳細に説明する。図９は、本発明の第２の実
施例で、前述のような伝送系において、データ２８だけ
送られてきた時に、後述のクロックリカバリ回路２９に
よって、データ２８からクロック３０を抽出し、後述の
位相変換回路３１で抽出されたクロック３０から位相の
異なる２種のクロックを発生し、後述のコード検出回路
３８及び最適クロック判定回路４０による判定結果に応
じ、データ２８の位相と最適な位置にあるクロックを選
択してデータ２８を処理し、データ３７を出力するよう
にしたデータ処理システムである。ここで、図９のシス
テムでは、上記第１の実施例のように、周期的に一定期
間付加されているハイレベルとローレベルが交互に表れ
るタイミング用信号を検出するためのイネーブル信号１
９を必要とせず、図１０に示すような、データとしては
禁止されている特殊なコード(以下、単に、コードとい
う)を、データ２８に周期的に付加しておく。 例え
ば、ここでは映像信号を例として用いているが、同期コ
ードのような、ハイレベルを１０クロック分連続した後
に、ローレベルを２０クロック分連続させるコードのこ
とである。

【００１６】クロックリカバリ回路２９は、データ２８
から図１１に記載されているデータ２８に同期したクロ
ック３０を抽出し、出力する。位相変換回路３１は、ク
ロック３０と同じ周期のクロックを位相を変え、２種類
のクロック３２，３３として出力する。 ここでは、図
１１に記載されているように、正負が反転した信号、す
なわち、位相が１８０度異なったクロックとなってい
る。クロック切替回路３４は、初期状態では後述の判定
信号４１が決まっていないため、クロック３２，３３の
どちらかをクロック３５として出力する。ここでは、初
期状態では、クロック３２をクロック３５として出力す
るものとする。

【００１７】ラッチ回路３６は、クロック３５でデータ
２８をラッチしてデータ３７を出力するが、クロック３
５の位相がクロック３３のようにデータ２８の位相に最
適であれば、図１２のように、データ２８を正確に再現
してデータ３７_-2として出力するが、クロック３５の位
相がクロック３２のようにデータ２８の位相に最適でな
ければ、図１２のように、データ２８と異なったデータ
３７_-1を出力し、データ３７はエラーとなる。 このエ
ラーを検出するためにデータ３７をコード検出回路３８
に入力させる。コード検出回路３８は、データ２８に付
加されている前述のコードを検出し、更にそのコードが
周期的に来ているかを検出する。 ここで、このコード
が周期的に来ていることが検出されたときは、コード有
り信号として、コード検出信号３９が出力され、コード
が検出されなかったり、コードは検出されたが周期的に
来ないときは、コード無し信号として、コード検出信号
３９が出力される。

【００１８】ここで、コード検出の方法を図１３を用い
て詳しく説明する。まず、コードが付加される周期を１
Ｈ(水平走査期間)とする。 コード検出結果４２のよう
に、コードが始めに検出されてから１Ｈ毎にコードを検
出し、コードの誤検出を防ぐために、３回連続してこの
コードを検出したらコード有り信号としてコード検出信
号３９を出力する。 ここで、コード検出結果４３のよ
うに、１Ｈ間隔以外でコードが検出されたときは、１Ｈ
間隔でコードが来たときから、１Ｈ毎にコードを検出
し、３回連続してこのコードを検出したらコード有り信
号としてコード検出信号３９を出力する。 また、コー
ド検出結果４４のように、始めのコード検出から６Ｈた
っても上記条件を満たすコードが検出されないか、１０
Ｈ期間コードが検出されなければ、コード無し信号とし
て、コード検出信号３９を出力する。しかし、コード検
出結果４５のように、コード有り信号としてコード検出
信号３９を出力してから３回連続してコードが検出でき
なかったか、コード検出結果４６のように、３Ｈに５回
以上コードを検出したとき、または、コード検出結果４
７のように、コード無し信号としてコード検出信号３９
を出力してから１Ｈ間隔でコードが検出されたときは、
上記検出動作を始めから繰り返す。

【００１９】最適クロック判定回路４０は、コード検出
信号３９がコード有り信号として入力されたときは、現
在使用中のクロック３２を最適クロックと判定して、ク
ロック切替回路３４の出力を切り替えないようにするた
めの判定信号４１を出力し、コード検出信号３９がコー
ド無し信号として入力されたときは、クロック３２を不
適クロックと判定して、クロック切替回路３４の出力を
クロック３３に切り替えるための判定信号４１を出力す
る。 ここでは、クロック３２の位相が、図１２で示し
たように、データ２８の位相と不適であるため、コード
検出信号３９からはコード無し信号として出力され、判
定信号４１はクロック切替回路３４の出力をクロック３
３に切り替える信号として出力される。このようにし
て、データ２８と最適な位相のクロック３３をクロック
切替回路３４で選択して、ラッチ回路３６でラッチされ
たデータ３７が出力される。

【００２０】従って、この第２の実施例によれば、デー
タの位相がクロックの位相と最適でなくとも、その位相
差に応じて、２種の位相の異なるクロック３２，３３の
内、このデータの位相に応じて、最適な位相を有するほ
うのクロックが自動的に選択されるので、マニュアル操
作を要することなく、常に確実にデータ処理を進めるこ
とができる。なお、上記実施例では、位相の異なる２種
のクロックを選択する方式になっているが、クロックの
種類を多くしてやれば、さらに細かな位相合わせが可能
になることはいうまでもない。また、上記第２の実施例
ではクロックを選択したが、図１４のように、クロック
の位相を固定し、データ２８の位相を位相変換回路４８
によって変え、第２の実施例と同様にして、コード検出
回路３８、最適データ判定回路５３より得られる判定信
号４１に応じ、位相の異なるデータ４９，５０の内の対
応するデータをデータ切替回路５１で選択、出力するよ
うにしてもよい。

【００２１】

【発明の効果】本発明によれば、ディジタル回路におい
て、常に自動的にデータとクロックの位相関係が最適な
状態に選ばれるので、クロック位相を気にせずに回路を
構成することができる。

【図面の簡単な説明】

【図１】本発明によるデータ処理システムの第１の実施
例を示すブロック図である。

【図２】従来技術によるデータ処理システムの一例を示
すブロック図である。

【図３】従来技術の動作を説明するためのタイミング図
である。

【図４】本発明の第１の実施例の動作を説明するための
タイミング図である。

【図５】本発明の第１の実施例の動作を説明するための
タイミング図である。

【図６】本発明の第１の実施例の動作を説明するための
タイミング図である。

【図７】本発明の第１の実施例の動作を説明するための
タイミング図である。

【図８】本発明の第１の実施例の動作を説明するための
タイミング図である。

【図９】本発明によるデータ処理システムの第２の実施
例を示すブロック図である。

【図１０】本発明の第２の実施例の動作を説明するため
のタイミング図である。

【図１１】本発明の第２の実施例の動作を説明するため
のタイミング図である。

【図１２】本発明の第２の実施例の動作を説明するため
のタイミング図である。

【図１３】本発明の第２の実施例の動作を説明するため
のタイミング図である。

【図１４】本発明によるデータ処理システムの第３の実
施例を示すブロック図である。

【符号の説明】 １，７，２３，３７，２８，４９，５０，５２：デー
タ、２，３，１２，１３，２２，２４，２６，３０，３
２，３３，３５：クロック、４，８，３６：ラッチ回
路、６：遅延、９_-1，９_-2：位相比較回路、１０_-1，１
０_-2：位相比較出力信号、１６_-1，１６_-2，４０：最適
クロック判定回路、１７_-1，１７_-2，４１：判定信号、
１８：選択信号発生回路、１９：イネーブル信号、２
０：選択信号、２１：クロック選択回路、２５：位相操
作回路、２９：クロックリカバリ回路、３１，４８：位
相変換回路、３４：クロック切替回路、３９：コード検
出信号、３８：コード検出回路、４２〜４７：コード検
出結果、５１：データ切替回路、５３：最適データ判定
回路。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 クロックによるラッチ処理により、順
   次、データ処理を進めて行くデータ処理システムにおい
   て、同一周期で位相が異なる少なくとも２種のクロック
   を発生するクロック発生手段と、当該データの位相を判
   定する位相判定手段と、この位相判定手段の判定結果に
   応じて上記各クロックの内から対応するクロックを選択
   する選択手段を設け、処理すべきデータの位相に応じて
   自動的にクロックの位相が調整されるように構成したこ
   とを特徴とするデータ処理システム。
2. 【請求項２】 請求項１において、上記位相判定手段
   は、データの位相とクロックの位相を検出し、これらの
   位相差を、予め設定してある基準値と比較して判定を行
   なうように構成されていることを特徴とするデータ処理
   システム。
3. 【請求項３】 クロックによるラッチ処理により、順
   次、データ処理を進めて行くデータ処理システムにおい
   て、当該データからクロックを抽出するクロック抽出手
   段と、抽出したクロックから同一周期で位相が異なる少
   なくとも２種のクロックを発生するクロック発生手段
   と、所定のデータが所定の形態で出力されているか否か
   を判定するデータ判定手段と、このデータ判定手段の判
   定結果に応じて上記各クロックの内から対応するクロッ
   クを選択する選択手段を設け、処理すべきデータの位相
   に応じて自動的にクロックの位相が調整されるように構
   成したことを特徴とするデータ処理システム。
4. 【請求項４】 請求項３において、上記データ判定手段
   は、データに予め付加されている所定のコード情報が所
   定の形態で検出されているか否かの判定を行なうように
   構成されていることを特徴とするデータ処理システム。
5. 【請求項５】 請求項４において、上記データ判定手段
   における判定は、所定期間に所定回数行なうように構成
   されていることを特徴とするデータ処理システム。
6. 【請求項６】 クロックによるラッチ処理により、順
   次、データ処理を進めて行くデータ処理システムにおい
   て、当該データからクロックを抽出するクロック抽出手
   段と、当該データから同一のデータパターンで位相が異
   なる少なくとも２種のデータを発生するデータ発生手段
   と、所定のデータが所定の形態で出力されているか否か
   を判定するデータ判定手段と、このデータ判定手段の判
   定結果に応じて上記各データの内から対応するデータを
   選択する選択手段を設け、上記クロックの位相に応じて
   自動的に処理すべきデータの位相が調整されるように構
   成したことを特徴とするデータ処理システム。
7. 【請求項７】 請求項６において、上記データ判定手段
   は、データに予め付加されている所定のコード情報が所
   定の形態で検出されているか否かの判定を行なうように
   構成されていることを特徴とするデータ処理システム。
8. 【請求項８】 請求項７において、上記データ判定手段
   における判定は、所定期間に所定回数行なうように構成
   されていることを特徴とするデータ処理システム。