JP2601172B2 - クロック信号の余剰パルス検出回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、クロック余剰パルス監
視に利用する。本発明は、クロック信号を外部から入力
する場合に、ノイズの混入による余剰パルスの有無を検
出することができるクロック余剰パルス検出回路に関す
る。

【０００２】

【従来の技術】ディジタル回路により構成され他装置と
同期運転を行う装置では、上位装置からクロック信号を
導入し、自装置をこのクロック信号に同期させることが
必要である。このためのクロック信号の通路は伝送路に
より導入されるので、しばしば雑音にさらされ、余剰パ
ルス（雑音）が混入することがある。このような余剰パ
ルスがあると同期ずれの原因となる。

【０００３】図３は、従来のクロック余剰監視回路の一
例を示すブロック図である。従来回路は、監視対象とな
るクロック信号Ｔ₁₁と、この監視対象となるクロック信
号Ｔ₁₁に同期したより高速な周波数の基準クロック信号
１２が用いられる。カウンタ４１は、ロード入力として
クロック信号Ｔ₁₁を入力に基準クロック信号１２を用い
る回路である。判別回路４２は、クロック信号Ｔ₁₁のタ
イミング毎にカウンタ４１の計測値と設定値を比較する
回路である。

【０００４】このように構成された従来回路は、カウン
タ４１がクロック信号Ｔ₁₁をロードとして入力してリセ
ットする。また、カウンタ４１は、基準クロック信号１
２をクロック信号入力としているので、クロック信号Ｔ
₁₁の変化点からその変化点間の時間を計測することがで
きる。クロック信号Ｔ₁₁の変化点で、カウンタ４１から
の出力をラッチすることで、変化点間の時間の測定結果
を得る。その測定結果を判別回路４２に送り、正常な測
定時間として設定していた値と比較する。測定結果が設
定値と一致するときには、余剰パルス無しと判定する。
余剰パルスがクロック信号Ｔ₁₁に乗っている場合、カウ
ンタ４１に入力するロードの間隔が平常時に比べて短く
なる。カウンタ４１の出力値は、設定値より小さい測定
結果となり一致しないので余剰パルス有と判定する。

【０００５】類似の従来技術としては、特開昭６０−１
８３号公報に開示された雑音信号に影響されることなく
所望の位相をもったサンプリングパルスを生成するも
の、特開昭６０−２２４３４６号公報に開示された受信
データ入力信号にインパルス性雑音が混入しても誤った
位相のクロック信号の発声を抑制するもの、あるいは特
開平２−６９０３５号公報に開示されたノイズが混入し
た場合においても良好な同期信号を検出できるものがあ
るが、いずれも余剰パルスの有無を直接に検出し警報す
るものではない。

【０００６】

【発明が解決しようとする課題】このような従来の余剰
パルス監視回路では、監視対象のクロック信号の余剰パ
ルスの有無を基準クロック信号を使いカウンタで監視す
るために、入力クロック信号に同期した基準クロック信
号が必要になり、また、監視対象のクロック信号に余剰
パルスが重乗しているのか、あるいは基準クロック信号
の方にパルスの欠けあるいは余剰パルスがあるのかの区
別ができない問題がある。

【０００７】本発明はこのような問題を解決するもの
で、外部からクロック信号を入力する場合に、ノイズの
混入による余剰パルスの有無を検出しクロック信号の品
質を向上させることができる検出回路を提供することを
目的とする。

【０００８】

【課題を解決するための手段】本発明は、被検出クロッ
ク信号が入力する入力端子（１１）と、この端子の信号
と周期が等しく余剰パルスを除去した再生クロック信号
を発生する回路（１３）と、この再生クロック信号をリ
セット入力（Ｒ）とし被検出クロック信号をクロック入
力（Ｃ）とする第一のＤ形フリップフロップ（２０）
と、このフリップフロップ（２０）の出力信号をＤ入力
とし被検出クロック信号をクロック入力（Ｃ）とする第
二のＤ形フリップフロップ（２１）とを備えたことを特
徴とする。

【０００９】前記再生クロック信号を発生する回路（１
３）は、前記入力端子の信号に到来する被検出クロック
信号にその被検出クロック信号の周期に比べて十分に短
い時間の遅延を与える遅延回路（１４）と、この遅延回
路の出力および被検出クロック信号を入力とする第一の
アンド回路（１５）と、この遅延回路の出力および被検
出クロック信号を入力とするオア回路（１６）と、この
第一のアンド回路（１５）の出力を入力とする第一のモ
ノマルチ発生回路（１７）と、このオア回路（１６）の
出力を入力とする第二のモノマルチ発生回路（１８）
と、この二つのモノマルチ発生回路（１７、１８）の出
力を入力とする第二のアンド回路（１９）とを含むこと
が望ましい。

【００１０】

【作用】入力したクロック信号にヒゲ状のノイズが乗っ
ている場合、図２に示すように、遅延回路はヒゲ状パル
スの位置を時間Ｔ１遅らせる。遅らせる時間Ｔ１はヒゲ
状パルスよりも長いものとし、入力したクロック信号と
時間Ｔ１遅れたクロック信号とを第一のアンド回路で演
算することで、入力したクロック信号が“Ｌ”の間のヒ
ゲ状パルスを取り除く。また、入力したクロック信号と
時間Ｔ１遅れたクロック信号とをオア回路で演算し、入
力したクロック信号が“Ｈ”の間のヒゲ状パルスを取り
除く。さらに、“Ｌ”および“Ｈ”の間のヒゲ状パルス
を取り除いたクロック信号をそれぞれ同じ時間Ｔ２のパ
ルスを作る第一のモノマルチ発生回路１７および第二の
モノマルチ発生回路１８を通して、立ち上がり位置にパ
ルスを発生させる。このとき、パルス幅Ｔ２は、Ｔ１よ
り大きくなるように設定する。第一のモノマルチ発生回
路および第二のモノマルチ発生回路の出力を第二のアン
ド回路でアンド演算することで、１クロックごとに入力
したクロック信号からＴ１遅れた位置に、（Ｔ２−Ｔ
１）幅の基準クロック信号を送出する。このパルスを第
一のＤ形フリップフロップのリセットに用いる。平常時
には、第一のＤ形フリップフロップがリセット後“Ｌ”
を出力しているが、次のクロック信号の立ち上がりで第
二のＤ形フリップフロップは“Ｌ”を取り込み、“Ｌ”
を出力して検出なしとする。

【００１１】入力したクロック信号に余剰パルスが混入
している場合、第一のＤ形フリップフロップでは、入力
したクロック信号の立ち上がりで“Ｈ”を取り込み、第
二のアンド回路の出力でリセットがかかり“Ｌ”に戻る
が、入力したクロック信号に余剰パルスがあると、その
パルスで“Ｈ”を取り込むので、第二のＤ形フリップフ
ロップ２１が次に入力するクロック信号の立ち上がりで
第一のＤ形フリップフロップの結果を取り込み、“Ｈ”
を出力して余剰パルス検出ありとする。

【００１２】これにより、監視対象のクロック信号から
余剰パルスを取り除き基準クロック信号とすることがで
きるので、他のクロック信号を利用することなく被監視
クロック信号の余剰パルスの有無を監視することが可能
となる。基準クロック信号となる別のクロック信号を導
入する必要がないので従来装置に比べ有利である。

【００１３】本発明の装置では、余剰パルスが検出され
ると警報出力が送出される。この警報出力により操作に
より同期設定をとり直す、あるいは、自動的に同期設定
のためのプロトコルを実行するなどの処理を行う。

【００１４】

【実施例】次に、本発明実施例を図面に基づいて説明す
る。図１は本発明実施例の構成を示す回路図である。

【００１５】本発明実施例は、被検出クロック信号が入
力する入力端子１１と、この入力端子１１の信号と周期
が等しく余剰パルスを除去した再生クロック信号を発生
するクロック発生回路１３と、この再生クロック信号を
リセット入力（Ｒ）とし被検出クロック信号をクロック
入力（Ｃ）とする第一のＤ形フリップフロップ２０と、
この第一のＤ形フリップフロップ２０の出力信号をＤ入
力とし被検出クロック信号をクロック入力（Ｃ）とする
第二のＤ形フリップフロップ２１とを備え、さらに、ク
ロック信号発生回路１３は、入力端子１１の信号に到来
する被検出クロック信号にその被検出クロック信号の周
期に比べて十分に短い時間の遅延を与える遅延回路１４
と、この遅延回路１４の出力および被検出クロック信号
を入力とする第一のアンド回路１５と、遅延回路１４の
出力および被検出クロック信号を入力とするオア回路１
６と、第一のアンド回路１５の出力を入力とする第一の
モノマルチ発生回路１７と、このオア回路１６の出力を
入力とする第二のモノマルチ発生回路１８と、この二つ
のモノマルチ発生回路１７、１８の出力を入力とする第
二のアンド回路１９とを含む。

【００１６】クロック発生回路１３は、入力端子１１か
らのクロック信号Ｔ₁₁の変化点を検出し、監視区間のリ
セット信号となる基準クロック信号を生成する。第一の
Ｄ形フリップフロップ２０は監視区間中におけるクロッ
ク信号Ｔ₁₁の余剰パルスの有無を検出する。第二のＤ形
フリップフロップ２１は検出結果の送出を行う。

【００１７】クロック発生回路１３内の遅延回路１４
は、監視対象のクロック信号Ｔ₁₁を一定時間遅らせ、オ
ア回路１６はクロック信号Ｔ₁₁と遅延回路１４からのク
ロック信号Ｔ₁₄とをオア演算する。第一のアンド回路１
５はクロック信号Ｔ₁₁と遅延回路１４からのクロック信
号Ｔ₁₄とをアンド演算する第一のモノマルチ発生回路１
７は、第一のアンド回路１５の出力立ち上がりをトリガ
Ｔ₁₅として一定時間パルスＴ₁₇を発生する。第二のモノ
マルチ発生回路１８はオア回路１６の出力立ち上がりを
トリガＴ₁₆として一定時間パルスＴ₁₈を発生する。第二
のアンド回路１９は第一のモノマルチ発生回路１７と第
二のモノマルチ発生回路１８とをナンド（ＮＡＮＤ）演
算し、監視区間リセット用の基準クロックパルスＴ₁₉を
出力する。

【００１８】次に、図２を参照して本発明実施例回路の
動作について説明する。平常時の遅延回路１４はクロッ
ク信号Ｔ₁₁の位置を時間Ｔ１遅らせる（Ｔ₁₄）。オア回
路１６の出力の立ち上がりはクロック信号Ｔ₁₁の立ち上
がりに等しい。第二のモノマルチ発生回路１８はクロッ
ク信号Ｔ₁₁の立ち上がりから時間Ｔ２幅のパルスを発生
する（Ｔ₁₈）。ここで、時間Ｔ１＜時間Ｔ２とすると、
第一のアンド回路１５からの出力の立ち上がりＴ₁₅は、
クロック信号Ｔ₁₁の立ち上がりから時間Ｔ１遅れたとこ
ろになる。第一のモノマルチ発生回路１７からの出力Ｔ
₁₇はクロック信号Ｔ₁₁の立ち上がりから時間Ｔ１遅れ
て、時間Ｔ２幅のパルスを発生する。第二のアンド回路
１９からの出力Ｔ₁₉はその時間（Ｔ２−Ｔ１）幅にな
る。第二のアンド回路１９からの出力Ｔ₁₉はクロック信
号Ｔ₁₁と同期しているので、これを基準クロック信号と
し検出回路である第一のＤ形フリップフロップ２０のリ
セットに用いる。

【００１９】余剰となるパルスがない場合には、第一の
Ｄ形フリップフロップ２０はクロック信号Ｔ₁₁の立ち上
がりで“Ｈ”を取り込み、第一のＤ形フリップフロップ
２０の出力は“Ｈ”になるが、時間Ｔ１後にリセット入
力されるので、“Ｌ”に変化する。１クロック間に余剰
パルスがなければ、次のクロック信号の立ち上がりで第
二のＤ形フリップフロップ２１は“Ｌ”を取り込み検出
無しとする。

【００２０】クロック信号Ｔ₁₁にヒゲ状のノイズが乗っ
ている場合、遅延回路１４はヒゲ状パルスの位置も時間
Ｔ１遅らせる。遅らせる時間Ｔ１がヒゲ状パルスよりも
長いものとする。クロック信号Ｔ₁₁と時間Ｔ１遅れたク
ロック信号Ｔ₁₂を第一のアンド回路１５で演算すること
で、クロック信号Ｔ₁₁が“Ｌ”の間のヒゲ状パルスを取
り除くことができる。また、クロック信号Ｔ₁₁と時間Ｔ
１が遅れたクロック信号Ｔ₁₄をオア回路１６で演算する
ことで、クロック信号Ｔ₁₁が“Ｈ”の間のヒゲ状パルス
を取り除くことができる。このようにノイズを取り除い
た第一のアンド回路１５からの出力を第一のモノマルチ
発生回路１７へ入力し、オア回路１６は第二のモノマル
チ発生回路１８へ入力する。第一のモノマルチ発生回路
１７および第二のモノマルチ発生回路１８からの出力を
アンド演算することで、第二のアンド回路１９は平常時
と同様な基準クロック信号を送出する。

【００２１】クロック信号Ｔ₁₁に余剰パルスが混入して
いる場合、第一のＤ形フリップフロップ２０では、クロ
ック信号Ｔ₁₁の立ち上がりで“Ｈ”を取り込み、第二の
アンド回路１９の出力でリセットがかかり“Ｌ”に戻る
が、クロック信号Ｔ₁₁に余剰パルスがあるとそのパルス
で“Ｈ”を取り込んでしまう。第二のＤ形フリップフロ
ップ２１は、次のクロック信号Ｔ₁₁の立ち上がりで第一
のＤ形フリップフロップ２０の結果を取り込み、“Ｈ”
を出力して余剰パルス検出ありとする。

【００２２】再生クロック信号を発生するクロック発生
回路１３は、上記例以外の回路を用いてもさまざまに構
成することができ、これらによっても同様に本発明を実
施例することができる。

【００２３】

【発明の効果】以上説明したように本発明によれば、監
視対象のクロック信号から余剰パルスを取り除き基準ク
ロック信号とすることができるので、クロック信号の余
剰を監視することが可能となり、基準クロック信号とな
る別のクロック信号を必要とせず、したがって、別の基
準クロック信号を設ける必要がなくなるので、対象とな
るクロック信号のみを制御してクロック信号の品質を向
上させることができる効果がある。

【図面の簡単な説明】

【図１】本発明実施例の構成を示す回路図。

【図２】本発明実施例における動作を説明する波形図。

【図３】従来例の構成を示すブロック図。

【符号の説明】

１１ 入力端子 １２ 基準クロック信号 １３ クロック発生回路 １４ 遅延回路 １５ 第一のアンド回路 １６ オア回路 １７ 第一のモノマルチ発生回路 １８ 第二のモノマルチ発生回路 １９ 第二のアンド回路 ２０ 第一のＤ形フリップフロップ ２１ 第二のＤ形フリップフロップ ４１ カウンタ ４２ 判別回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 被検出クロック信号が入力する入力端子
   と、この端子の信号と周期が等しく余剰パルスを除去し
   た再生クロック信号を発生する回路と、この再生クロッ
   ク信号をリセット入力（Ｒ）とし被検出クロック信号を
   クロック入力（Ｃ）とする第一のＤ形フリップフロップ
   と、このフリップフロップの出力信号をＤ入力とし被検
   出クロック信号をクロック入力（Ｃ）とする第二のＤ形
   フリップフロップとを備えたことを特徴とするクロック
   信号の余剰パルス検出回路。
2. 【請求項２】 前記再生クロック信号を発生する回路
   は、前記入力端子の信号に到来する被検出クロック信号
   にその被検出クロック信号の周期に比べて十分に短い時
   間の遅延を与える遅延回路と、この遅延回路の出力およ
   び被検出クロック信号を入力とする第一のアンド回路
   と、この遅延回路の出力および被検出クロック信号を入
   力とするオア回路と、この第一のアンド回路の出力を入
   力とする第一のモノマルチ発生回路と、このオア回路の
   出力を入力とする第二のモノマルチ発生回路と、この二
   つのモノマルチ発生回路の出力を入力とする第二のアン
   ド回路とを含む請求項１記載のクロック信号の余剰パル
   ス検出回路。