JPH04233478A

JPH04233478A - 波形測定の方法及びそのための装置

Info

Publication number: JPH04233478A
Application number: JP3228706A
Authority: JP
Inventors: Norman G Carder; ノーマン・ジョージ・カーダー
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1990-08-14
Filing date: 1991-08-14
Publication date: 1992-08-21
Also published as: EP0471119A1; US5637994A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【発明の技術分野】本発明は、交流（ＡＣ）波形の特性
の測定に関している。

【０００２】

【従来技術と問題点】電子回路の分野では、ある基準を
満たしているかどうかを解析評価するため被測定パルス
波形の形状に対する要求がしばしばある。測定したパル
ス波形を標準マスクと比較して、既定の仕様を満たして
いるかどうかを確かめることができる。この比較には、
パルス幅、立上り時間、立下り時間およびオーバシュー
トまたはアンダシュートの測定を含めることがある。

【０００３】高速ＡＣ波形の形状を測定するための既知
手法では、各々プログラム可能な遅延を伴う２つの回路
を使用する。その１つの回路では、被試験装置をトリガ
ーして、コンパレータに送られる出力パルスを生成する
ために使用する。もう１つの回路は、コンパレータを使
用可能にするために用いられ、被試験装置の出力レベル
が、ＤＡ変換器からコンパレータに加えられるスレッシ
ョルド信号と等しくなるポイントに、その遅延設定が調
整される。スレッショルド・レベルを変えたり第二回路
の遅延を調整することにより、被試験装置からのＡＣ波
形出力を１点づつ再構築することができる。該回路は、
プログラム可能な遅延を伴う２つの回路に加えられるク
ロック・パルスに応答して作動する。

【０００４】従って従来の方法では、予定された時間に
生成されない信号波形の測定が困難である。

【０００５】

【発明の目的】本発明の目的は、任意の時刻に受信され
る波形の測定方法、即わち予め定められた時に生成され
る信号に応答して発生される波形の測定に限定されない
測定方法の提供である。

【０００６】

【発明の概要】本発明の１実施例に依れば、波形レベル
が基準レベルに達する時と、波形レベルが他のレベルに
達する時との時間間隔を測定し、多数の他の該レベルで
測定を繰り返し、該測定値から波形を再構築することか
ら成るＡＣ波形の特性測定方法が与えられる。

【０００７】この方法には、各測定値の幾つかのサンプ
ルを得たり平均を評価するステップを含むことができる
。時間は、基準レベルに達した時にカウンタを始動させ
、他のレベルに達した時に該カウンタを停止させること
により測定することができる。

【０００８】基準レベルよりも前に波形の測定をするこ
とができるように、該カウンタの停止を引き起こすため
の信号を遅らせることができる。

【０００９】本発明の別実施例に依れば、波形が予め定
められた第一レベルに達する時を検出したり、該波形が
可変第二レベルに達する時を検出するための手段と、波
形が予め定められた該第一レベルに達する時と、波形が
該第二レベルに達する時との時間間隔を測定するための
手段とから成るところの、波形の特性測定用装置がもた
らされる。測定手段にはカウンタを含めることができる
。検出手段には１つ以上のコンパレータを含めることが
できる。

【００１０】

【望ましい実施例の説明】パルス波形の特性を測定する
ための本手法を、まず図１を参照して記述する。この方
法には、パルス波形１０が基準スレッショルド・レベル
１２に達する時、および波形が１４で示す他のスレッシ
ョルド（停止スレッショルド）に達する時を検出したり
、この２つのスレッショルドをとる時刻間の時間間隔を
測定することを含む。この時間間隔は、基準スレッショ
ルド・レベルである第一スレッショルド・レベルに波形
が達した時に計数を開始するようにカウンタをトリガー
して、波形が停止スレッショルドに達した時にカウンタ
を停止させることにより、測定するとができる。多数の
様々な停止スレッショルドに対して測定を実施すること
により、測定する波形の点描画像を作成することができ
る。

【００１１】基準スレッショルド・レベルは、任意の適
したレベルにすることができ、一般に波形の期待ピーク
・レベルの７５％に相当する。これは、正方向パルスま
たは負方向パルスのいずれにも適用される。というのも
、該方法は、いずれの極性のパルスを測定するためにも
用いることができるからである。

【００１２】基準位置よりも前に現れる波形の当該部分
を測定するために、カウンタの停止をトリガーするため
の信号を、予め定められた長さだけ遅らせることができ
る。

【００１３】特定電圧レベルでは、可変スレッショルド
・レベルの２回以上の交差が存在することがある（すな
わち、停止スレッショルド）。これは、例えば、パルス
頂部またはゼロ点の近くで起こる。この余分な情報を利
用するために、測定ハードウェアにより２つの停止位置
を同時に測定する。

【００１４】本発明の方法の重要な特徴は、これを到達
時間を予測することのできない波形の形状測定に用いる
ことができることである。

【００１５】その測定手法を実施するための回路を図２
に示す。これは、自動利得制御回路２０を含み、その入
力２１において測定すべき波形を受け取る。自動利得制
御回路からの出力は、３つのコンパレータ２３〜２５に
送られる。このコンパレータのうちの２つ、コンパレー
タ２３および２４には、固定スレッショルド・レベル、
すなわちすでに述べた基準スレッショルド（＋ＶＥ　　
ＲＥＦと−ＶＥ　　ＲＥＦ）が与えられる。１つのコン
パレータ２３は、正方向パルスをトリガーするように決
められており、他のコンパレータ２４は、負方向スレッ
ショルドをトリガーするように決められている。第三コ
ンパレータ２５のスレッショルド・レベルは、変えるこ
とができ、それにより、すでに述べた停止スレッショル
ドを決定する。該方法には、コンパレータ２３または２
４により決まるスレッショルドの１つを信号が越えた時
から、コンパレータ２５により設定された停止スレッシ
ョルドを信号が越える時までの時間間隔を測定すること
を含む。

【００１６】コンパレータの出力は、３０に示すデジタ
ル・ロジック・ブロックに接続され、該ブロックは適切
なプロセッサ３１に接続されている。該ブロック３０の
詳細を図３に示す。図３には、コンパレータ２３〜２５
からの出力を受け取る極性選択回路３２を含む。極性選
択回路３２には２つの出力があり、その第一出力３３は
、カウンタ３５をトリガーするための開始信号を搬送す
る。極性選択回路からの第二出力３４は、遅延回路３６
を介してカウンタ３５に送られる停止信号を搬送する。

【００１７】図３の回路には、パターン検出器３８も含
まれており、コンパレータ２３および２４からの出力を
受け取って、リセットおよびイネーブル（使用可能）信
号をカウンタ３５に与えることができる。パターン検出
器３８は、プロセッサからの回線４０でリセット信号を
受け取り、回線４２でデータをプロセッサに与えること
ができる。カウンタ３５には二相クロックからの入力４
３があり、極性選択回路は入力４４においてプロセッサ
からの極性制御信号を受け取ることができる。

【００１８】コンパレータ２３または２４の一方が入力
波形によりトリガーされるときの動作では、極性選択回
路が、カウンタ３５の計数を設定する開始信号を与える
。カウンタは、コンパレータ２５により設定されたスレ
ッショルドと波形が交差して、よって発生する停止信号
を受信するまで、継続して計数する。その交差に応答し
て、極性選択回路は停止信号を与えるが、該信号は、カ
ウンタの計数を停止させるために遅延回路を介して送ら
れる。カウンタのカウントは、プロセッサ３１に送られ
て処理される。これは、多数の停止スレッショルドに対
して繰り返される。停止スレッショルドは、プロセッサ
制御下で調整することができる。

【００１９】２つのコンパレータ２３および２４を使用
することにより、正および負パルスの双方を測定するこ
とができる。コンパレータ２５からの出力の極性を変え
ることにより、立上りエッジおよび立下りエッジを測定
することができる。選択回路とカウンタの間の遅延回路
により、基準スレッショルドを越えるポイントよりも前
に波形の応答を測定することができる。図３の回路は、
二相１７．５ＭＨｚクロックにより刻時されるＸｉｌｉ
ｎｘロジック・セル・アレイによって実現することがで
きる。

【００２０】測定した時間間隔は、プロセッサにより波
形に変換され、次に該プロセッサによりパルス・パラメ
ータを測定することができる。コンパレータ２５のスレ
ッショルドは、プロセッサ制御下で変えることができる
。

【００２１】一般的な測定手法について述べてきたが、
測定値をプロセッサ３１により処理することのできる方
法についてこれから述べる。すでに述べたように、開始
および停止位置の間の時間は、１７．５ＭＨｚクロック
を用いて測定する。該クロックは開始および停止位置に
関して非同期であるから、各スレッショルドにおける結
果は、ｎまたはｎ＋１クロック・サイクルである（回路
にノイズのないことを仮定した場合）。一般的な測定プ
ロセスでは、５０回の時間間隔の測定が行われる。これ
は、ｎクロック・サイクルのｋ出現およびｎ＋１クロッ
ク・サイクルの（５０−ｋ）出現に分けられる。この結
果を、パルス形状を構築するために用いることができる
。

【００２２】ノイズが全くない場合、各スレッショルド
における実際のパルス位置は〔（ｋｘｎ）＋（５０−ｋ
）ｘ（ｎ＋１）〕／５０により計算することができる。これによりｎおよびｎ＋１クロック・サイクルの間のパ
ルスの平均位置が与えられる。しかし、ノイズが存在す
る場合には、パルスの上部および下部の時間測定の結果
は幾つかのクロック・サイクル、すなわちｎ、ｎ＋１、
ｎ＋２、ｎ＋３等にわたり変動することがある。ノイズ
は、時間ではなく信号電圧に影響を及ぼすので、時間で
はなく電圧を平均化することにより、測定を改善するこ
とができる。したがって、すでに述べたものと別の処理
は次に示す通りである。各クロック・サイクル・カウン
トでは、スレッショルド電圧が平均化されてパルス形状
が生成される。以下にその例を示す。

【００２３】

【表１】

【００２４】時間３における平均電圧は、（８＊５＋６
＊１０＋４＊１５＋２＊２０＊０＊２５）／（５＋１０
＋１５＋２０＋２５）＝２．６６６である。したがって
、時間３における平均電圧は２．６６６であることが上
記例から分かる。これを各時間に対して繰り返して、波
形の形状を作成することができる。

【００２５】波形を再現したならば、標準マスクと比較
して、要求される仕様の範囲内にあるかどうかを確認す
ることができる。

【００２６】入力信号に符号間干渉が存在する場合には
、入力データ・ストリームから孤立パルスを選択する必
要がある。本手法の特定アプリケーションはＤＳ１パル
ス測定のためのものである。これは、１．５４４メガビ
ット／秒で動作する北米標準システムである。分離基準
の選択は、期待パルス形状により異なる。ＤＳ１パルス
では、十分な基準は、パルスの前に少なくとも１つのゼ
ロがあり、その後に少なくとも４つのゼロがあることで
ある。これが可能でない場合、基準は、被測定パルスの
両側各々の１つのゼロにまで下げられる。これが可能で
なければ、利用可能なパルスを用いて測定が進められる
。他の伝送システムまたは他のデータ速度では、異なる
分離基準を必要とすることがある。図３に示すパターン
検出器は、孤立マークを検出し、これらを測定回路に通
過させるために使用される。

【００２７】回線入力信号を用いる場合、存在する記号
間干渉の量がおそらく非常に多いので、マークのまわり
に非常に多くのゼロをもたらす。この環境において回線
入力信号で測定を行うためには、適切な数のゼロを含む
固定ワード・パターンを伝送する必要がある。

【００２８】

【発明の効果】以上詳述したように、本発明のパルス波
形の形状測定方法では、２つのスレッショルド・レベル
と波形が交差する時刻間の時間間隔を測定する。従って
、波形の到着時刻が前もって予定されていないパルス波
形の形状の測定が可能であり、通信回線のパルス測定等
に用いて著効がある。

【図面の簡単な説明】

【図１】本発明の原理を説明するための波形図。

【図２】本発明の一実施例を実施するための回路の概略
ブロック図。

【図３】図２の回路の部分詳細図。

【符号の説明】

２０：自動利得制御回路２３、２４、２５：コンパレータ３０：デジタル・ロジック・ブロック３１：プロセッサ

Claims

【特許請求の範囲】

【請求項１】被測定波形のレベルが基準レベルに一致し
た時刻と第二のレベルに達した時刻との差を測定し、前
記第二のレベルの複数の異なる値に対する前記差の測定
値から前記被測定波形の再構成を行うようにした波形測
定の方法。
【請求項２】後記（イ）及至（ロ）より成る波形測定の
ための装置。（イ）被測定波形が第１，第２のレベルに達した時刻を
感知する手段。前記第２のレベルは可変できる。（ロ）前記時刻間の時間間隔を測定する手段。