JP2003014786A

JP2003014786A - トリガ信号生成装置

Info

Publication number: JP2003014786A
Application number: JP2001195046A
Authority: JP
Inventors: Taichi Hirano; 太一平野
Original assignee: Iwatsu Electric Co Ltd
Current assignee: Iwatsu Electric Co Ltd
Priority date: 2001-06-27
Filing date: 2001-06-27
Publication date: 2003-01-15

Abstract

(57)【要約】【課題】本発明は、入力信号の波高に影響しないトリ
ガタイミングを得ることができるオシロスコープ等のト
リガ信号生成装置を提供する。【解決手段】トリガ信号生成回路は、入力信号を所定
遅延時間だけ遅延した遅延信号P_dを出力する遅延手段10
4、入力信号の波高値を所定比率で減衰した減衰信号P_r
を出力する減衰手段109、遅延信号P_dと減衰信号P_rとの
比較によりトリガタイミングを生成し、トリガ信号を出
力する信号生成手段を有する。入力信号について所定閾
値V_t1により波高識別する識別手段101を有し、信号生成
手段には、識別手段により波高識別されたタイミングに
基づいて、遅延信号と減衰信号とを比較するタイミング
と時間幅を規定する規定手段を備えた。減衰信号には、
入力信号のピークホールド値を所定比率で減衰した信号
を用いることもできる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、オシロスコープ等
の波形測定器におけるトリガ信号生成装置に関し、特
に、入力信号の波高に影響しないトリガタイミングを得
ることができるトリガ信号生成装置に関する。

【０００２】

【従来の技術】従来、デジタルオシロスコープ等の波形
測定器で使用されているトリガ信号生成には、数種の方
式があるが、それらはエッジトリガ方式を用いており、
基本的に図８又は図９に示す通りの構成により、コンパ
レータとバッファアンプとからエッジトリガを得てい
る。

【０００３】図８には、最も基本的なリーディングエッ
ジ用トリガを生成する回路を示している。コンパレータ
１で、入力信号の波高値と所定の閾値Ｖ_tとを比較し、
バッファアンプ２を介して出力信号を得て、入力信号に
対するトリガタイミングを示す一つのトリガ信号を生成
している。また、各種スマートトリガが可能なオシロス
コープでは、図９に示すように、バリデートトリガ信号
を用いる方式がある。この方式では、図８に示したトリ
ガ信号生成装置と異なり、入力信号をコンパレータ３及
び５に入力し、２つの所定の閾値Ｖ_t1及びＶ_t2を用いて
それぞれで入力信号の波高値を比較し、ダブルスレッシ
ョルドによる２つの出力１及び２を得て、複数タイミン
グのトリガ信号を出力している。

【０００４】このトリガ信号方式では、収集データ処理
でパルス幅による幅トリガ、パルス間隔によるインター
バルトリガ等を可能にしている。これらのトリガ信号方
式では、固定した所定値を閾値として、入力信号の波高
比較を行うことが基本となっており、その出力信号から
各種の応用トリガを実現している。

【０００５】

【発明が解決しようとする課題】ここで、上述したトリ
ガ信号方式において、異なる波高値を有する２つの入力
パルス信号が入力された場合に、それらの入力パルス信
号に対して生成されるトリガ信号について、図１０を参
照して説明する。同図では、波高値が異なる入力パルス
信号Ｐ₁及びＰ₂を、固定した所定の閾値Ｖ_tでそれぞれ
比較することにより、各比較タイミングｔ₁₁及びｔ₁₂を
得ている。この各タイミングｔ₁₁及びｔ₁₂が、入力パル
ス信号によるトリガタイミングｔ _x1及びｔ_x2とされる。

【０００６】ところで、入力パルス信号Ｐ₁及びＰ₂は、
同一タイミングｔ₀で入力されているので、トリガタイ
ミングは、ｔ_x1＝ｔ_x2であることが望ましい。しかし、
図１０に示されるように、固定した所定の閾値Ｖ_tで、
異なる波高値の入力パルス信号Ｐ₁及びＰ₂を比較する
と、それぞれのトリガタイミングは、ｔ₁₁−ｔ₁₂＝Δｔ
だけずれたものとなり、トリガタイミングが入力パルス
信号の波高値に依存してしまう。

【０００７】このようなトリガ信号方式を用いて、例え
ば、２チャンネルのそれぞれに入力されるアナログパル
ス信号間の時間間隔を測定する場合について、図１１を
参照し説明する。図１１（ａ）に示されるように、Ａチ
ャンネルに、波高値が異なるパルス信号Ｐ_A11乃至Ｐ_A41
が、そして、Ｂチャンネルに波高値の異なるパルス信号
Ｐ_B11乃至Ｐ_B41がそれぞれ入力されたとする。このと
き、図１１（ｂ）に示されるように、共通の所定閾値Ｖ
_tで各入力信号を比較することにより、各入力信号に対
するトリガタイミングを検出することになる。なお、所
定の閾値Ｖ_tは、各パルス信号の立ち上がり点をトリガ
タイミングとしているため、破線で示されるノイズレベ
ルを超えるレベルに設定される。

【０００８】このように、波高値の異なる複数の入力パ
ルス信号がＡ及びＢチャンネルにそれぞれ同一タイミン
グで入力され、それぞれ共通した固定の所定閾値Ｖ_tで
比較されるため、図１１（ｂ）に示されるように、Ａチ
ャンネルについては、入力パルス信号Ｐ_A11乃至Ｐ
_A41が、タイミングがずれたパルス信号Ｐ_A12乃至Ｐ_A42
と、そして、Ｂチャンネルについては、入力パルス信号
Ｐ_B11乃至Ｐ_B41が、タイミングがずれたパルス信号Ｐ
_B12乃至Ｐ_B42と認識される結果となる。そうすると、Ａ
及びＢチャンネルにおける各入力パルス信号間の時間間
隔を測定しようとしても、タイミングが波高値に依存
し、ずれて認識されているので、正確な結果を得ること
ができない。

【０００９】ところが、従来のトリガ信号方式において
は、単発の信号や、不規則・高頻度のアナログパルス信
号に対して、トリガタイミングの波高値依存性をキャン
セルさせる手段は実現されていない。そのため、トリガ
タイミングである立ち上がり点を捕捉するには、収集し
た波形データの解析と、その校正データに頼らざるを得
ない状況にある。

【００１０】また、一方、これらの不規則なパルスを測
定する例は数多くある。光変換素子やＰＭＴ、放電検出
器や半導体検出器などの出力のほとんどはアナログパル
スであり、理化学用検出器となれば、そのチャンネル間
のタイミングを測定し評価するものが多数である。ま
た、従来のいずれのトリガ信号方式を用いても、これら
アナログパルスの立ち上がり点をダイレクトに捕捉する
手段は無く、正確な波形タイミングの表示ができていな
いのが現状となっている。

【００１１】従来のトリガ信号方式において立ち上がり
点を決定する際には、スルーイング補正等を波形データ
の解析によって行うが、この方法では、必然的に処理に
伴うデッドタイムが発生し、高精度な単発現象群の検出
効率が低くなってしまう。以上から、従来のトリガ信号
方式においては、高頻度の単発アナログパルス信号に対
して立ち上がり点を捕捉し難く、チャンネル間、信号間
の時間的な相関を表示することが困難であった。

【００１２】そこで、本発明は、立ち上がり点をより正
確に捕捉することができ、波高値に依存することがない
トリガ信号生成装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】以上の課題を解決するた
めに、本発明では、オシロスコープ等の波形測定器にお
けるトリガ信号生成装置において、入力信号を所定遅延
時間だけ遅延した遅延信号を出力する遅延手段と、前記
入力信号の波高値を所定比率で減衰した減衰信号を出力
する減衰手段と、前記遅延信号と前記減衰信号との比較
によりトリガタイミングを生成し、トリガ信号を出力す
る信号生成手段とを備えた。

【００１４】そして、前記入力信号について所定閾値に
より波高識別する識別手段をさらに備え、前記信号生成
手段には、前記識別手段により波高識別されたタイミン
グに基づいて、前記遅延信号と前記減衰信号とを比較す
るタイミングと時間幅を規定する規定手段を備え、前記
規定手段は、前記波高識別タイミングに従って前記遅延
信号を選択するようにした。

【００１５】また、前記減衰手段は、前記入力信号のピ
ークホールド値を所定比率で減衰した減衰信号を出力す
るようにし、前記規定手段は、前記遅延信号の前記遅延
時間に対応して前記比較タイミングを遅延させることと
した。

【００１６】

【発明の実施の形態】ここで、本発明によるトリガ信号
生成装置に係る実施形態について、図１乃至図７を参照
して説明する。従来のトリガ信号生成装置では、入力パ
ルス信号を固定した値の所定閾値で比較していたため、
その入力パルス信号のトリガタイミングが波高値に依存
して変化するものであったが、本実施形態では、生成さ
れるトリガ信号のタイミングが、その入力パルス信号の
波高値に影響されないトリガ信号方式とした。

【００１７】そこで、図１を参照して、本実施形態にお
けるトリガ信号方式の原理を説明する。図１（a)は、図
１１（ａ）と同様であり、Ａ及びＢチャンネルに、波高
値の異なる入力パルス信号Ｐ_A1乃至Ｐ_A4と入力パルス信
号Ｐ_B1乃至Ｐ_B4とがそれぞれ入力された状態を示してい
る。図１（ｂ）には、図１（ａ）のＡチャンネルに係る
入力パルス信号の入力タイミングｔ₀の近傍、つまり丸
印で示した部分を拡大して示した。ここで、各入力パル
ス信号のトリガタイミングの検出にあたって、各入力パ
ルス信号の波高値に対応した電圧値Ｌを生成し、この電
圧値Ｌを動的な閾値として、当該入力パルス信号と自己
波形比較するようにした。

【００１８】例えば、入力パルス信号Ｐ_A1については、
該入力パルス信号Ｐ_A1の波高値に一定比率で比例する大
きさの電圧値Ｌ₁を生成し、この電圧値Ｌ₁と入力パルス
信号Ｐ_A1を比較してトリガタイミングｔ_xを得る。同様
にして、入力パルス信号Ｐ_A2についても、該入力パルス
信号Ｐ_A2の波高値に一定比率で比例する大きさの電圧値
Ｌ₂によって、トリガタイミングｔ_xを得る。この様にす
ると、入力パルス信号Ｐ_A1乃至Ｐ_A4に係るトリガタイミ
ングは、比較される電圧値Ｌが入力パルス信号の波高値
に対応して変化するため、各入力パルス信号の入力タイ
ミングｔ₀が同じであると、入力パルス信号Ｐ_A1乃至Ｐ
_A4に係るトリガタイミングは、全てｔ_xで一致すること
になる。

【００１９】このように、上述の原理による本実施形態
のトリガ信号方式では、入力パルス信号の波高値に影響
することを少なくした、正確なトリガタイミングを得る
ことができる。次に、本実施形態のトリガ信号方式によ
るトリガ信号生成装置について、自己波形比較する際の
動的な閾値の作成の仕方に分けて、その代表例を示して
説明する。（第１実施形態）第１実施形態のトリガ信号生成装置の
ブロック構成を、図２に示す。

【００２０】本実施形態のトリガ信号生成装置では、基
本的には、入力パルス信号Ｐ_iの波高値を識別するため
に、固定の所定閾値Ｖ_t1を基準電圧とするコンパレータ
１０１と、トリガタイミング生成用の動的な所定閾値を
基準電圧とするコンパレータ１０８とを備えており、こ
の動的な所定閾値として、入力パルス信号Ｐ_iを一定率
で減衰させた電圧値を用いている。

【００２１】入力パルス信号Ｐ_iは、入力において複数
に分割された信号経路ＰＡ、ＰＢ、ＰＣ及びＰＤに入力
される。信号経路ＰＡには、コンパレータ１０１、バッ
ファアンプ１０２及び第１のワンショット・マルチバイ
ブレータ１０３が接続され、リーディングエッジ用信号
が生成される。コンパレータ１０１は、所定閾値Ｖ_t1を
基準電圧としており、入力パルス信号Ｐ_iの波高値と所
定閾値Ｖ_t1とを比較し、波高を識別している。この所定
閾値Ｖ_t1は、入力パルス信号のノイズレベルを参照して
決められ、所定閾値以下の信号を排除するためのもので
ある。

【００２２】そして、第１マルチバイブレータ１０３
は、信号Ｓ₁を生成しており、該信号Ｓ₁は、バッファア
ンプ１０２を介して供給されたコンパレータ１０１の出
力に基づいて、入力パルス信号Ｐ_iについて波高識別さ
れたタイミングと、そのタイミングからの一定間隔の時
間幅とを規定している。信号経路ＰＢには、第１ディレ
イ回路１０４及びアナログマルチプレクサ１０５が接続
され、自己波形比較用遅延信号が生成される。第１ディ
レイ回路１０４で入力パルス信号Ｐ_iを一定時間だけ遅
延した遅延パルス信号Ｐ_d1を生成し、マルチプレクサ１
０５では、遅延パルス信号Ｐ_d1をコンパレータ１０８に
供給するタイミングが選択される。このタイミングの選
択は、第２のワンショット・マルチバイブレータ１０７
によって行われ、第２マルチバイブレータ１０７は、バ
ッファアンプ１０６を介して供給される信号Ｓ₁に基づ
いて動作する。

【００２３】信号経路ＰＣには、減衰回路１１３が接続
されており、自己波形比較用減衰信号が生成される。入
力パルス信号Ｐ_iを一定比率で減衰した減衰パルス信号
Ｐ_r1をコンパレータ１０８に供給している。コンパレー
タ１０８は、マルチプレクサ１０５で選択された遅延パ
ルス信号Ｐ _d1と、減衰回路１０９による減衰パルス信号
Ｐ_r1とを比較し、バッファアンプ１１０を介して第２デ
ィレイ回路１１１に比較信号を供給する。そして、第２
ディレイ回路１１１では、該比較信号を第２の遅延幅で
遅延させ、信号Ｓ₂を生成する。

【００２４】アンドゲート回路１１２は、第１マルチバ
イブレータ１０３で生成された信号Ｓ₁と、第２ディレ
イ回路１１１で生成された信号Ｓ₂とを２入力として論
理積をとる。これらの論理積による出力信号が、図２に
示されたトリガ信号生成装置のトリガ信号となる。ま
た、信号経路ＰＤは、図８及び図９に示した従来のトリ
ガ信号生成装置と同様に、入力パルス信号Ｐ_iをＡＤ変
換器に供給するためのものであり、必要に応じて第３デ
ィレイ回路１１３が接続されている。

【００２５】このような回路構成により、入力パルス信
号をこれらの経路ＰＡ、ＰＢ及びＰＣに分割して入力
し、入力パルス信号の波高値に対する一定割合で減衰し
た信号Ｐ_r1のレベルによってトリガ信号を生成するもの
であり、入力パルス信号の波高値依存の少ないトリガタ
イミングを実現している。次に、図２に示された本実施
形態のトリガ信号生成装置の動作について、図３の信号
波形によるタイミングチャートを参照して詳細に説明す
る。

【００２６】先ず、図３（ａ）に示されるように、フロ
ントエンドからの入力パルス信号Ｐ _iが、信号経路Ｐ
Ａ、ＰＢ、ＰＣ、ＰＤに入力され、３つのトリガタイミ
ング用信号と、１つのＡＤ変換器用信号の４つに分割さ
れる。信号経路ＰＡに分割された入力パルス信号Ｐ
_iは、図３（ａ）のリーディングエッジ用信号Ｐ_bとして
コンパレータ１０１に入力される。そこで、コンパレー
タ１０１では、信号Ｐ_bが任意に設定された所定閾値Ｖ
_t1と比較される。閾値Ｖ_t ₁を超える信号Ｐ_bが入力され
た場合には、コンパレ一タ１０１の出力パルス信号ｂ
が、バッファアンプ１０２を介して第１のワンショット
・マルチバイブレータ１０３に供給される。この第１マ
ルチバイブレータ１０３においては、コンパレータ１０
１での比較タイミング、つまり、信号ｂが閾値Ｖ_t1を超
えたタイミングｔ₁でハイレベルとなる。図３（ｃ）に
示されるように、タイミングｔ₁で立ち上がり、パルス
波高値とパルス幅ｔ_wが規格化された信号ｃを出力す
る。パルス幅ｔ_wは、タイミングｔ₁とタイミングｔ₄で
規定される。出力された信号ｃは、信号Ｓ₁となってア
ンドゲート回路１１２の一入力信号となる。

【００２７】なお、入力パルス信号Ｐ_iが閾値Ｖ_t1を超
えない場合には、コンパレータ１０１からの出力がな
く、信号Ｓ₁は生成されないため、アンドゲート回路１
１２の出力はローレベルのままである。第１マルチバイ
ブレータ１０３の出力信号ｃは、インバータ１０６にも
入力され、ここで、信号ｃの反転信号を生成し、この反
転信号が第２のワンショット・マルチバイブレータ１０
７に供給される。この第２マルチバイブレータ１０７で
は、信号ｃの反転信号が供給されると、該反転信号の立
上り、即ち、信号ｃの立下りのタイミングｔ₄で立ち上
がる所定幅のパルス信号ｄをアナログマルチプレクサ１
０５に出力する。このマルチプレクサ１０５では、信号
ｄが入力されないときには、入力１を選択し、あるい
は、信号ｄが入力されると、入力２のＧＮＤレベルを選
択するようになっている。

【００２８】一方、信号経路ＰＢに入力された入力パル
ス信号Ｐ_iは、第１ディレイ回路１０４に供給されて、
図３（ａ）に示されるように、自己波形比較用のディレ
イ信号Ｐ_dが生成される。第１ディレイ回路１０４は、
入力パルス信号Ｐ_i、図３では信号Ｐ_bに対して、ディレ
イ時間ｔ_d1だけ遅延した信号Ｐ_dをマルチプレクサ１０
５に出力する。

【００２９】マルチプレクサ１０５は、信号ｄが入力さ
れない場合、入力１に入力された信号Ｐ_dを出力するの
で、このとき、信号Ｐ_dが、コンパレータ１０８の一方
の入力に供給される。また、信号経路ＰＣに入力された
入力パルス信号Ｐ_iは、減衰回路１０９に供給され、図
３（ａ）に示されるように、信号Ｐ_bと入力タイミング
は同じであるが、信号Ｐ_bに対しては、予め任意に設定
された一定比率で減衰された波高値を有する自己波形比
較用減衰信号Ｐ_rが生成される。そして、この信号Ｐ
_rは、コンパレータ１０８の他の入力に供給される。こ
こで、コンパレータ１０８は、マルチプレクサ１０５の
出力信号と、減衰信号Ｐ_rとを比較する。

【００３０】図３（ｅ）に示されるように、信号ｄが入
力されていないときには、コンパレータ１０８の一方の
入力には、ディレイ信号Ｐ_dが供給されているので、コ
ンパレータ１０８は、ディレイ信号Ｐ_dと減衰信号Ｐ_rと
を比較し、タイミングｔ₂においてハイレベルを出力
し、信号ｅを生成する。次いで、タイミングｔ₄におい
て、信号ｄがマルチプレクサ１０５に入力されると、マ
ルチプレクサ１０５は、入力２のＧＮＤレベルを選択し
て出力するので、コンパレータ１０８は、タイミングｔ
₄でリセットされてローレベルを出力する。その結果、
バッファアンプ１１０を介して、第２ディレイ回路１１
１には、タイミングｔ₂からタイミングｔ₄までのパルス
幅を有する信号ｅが供給される。

【００３１】第１マルチバイブレータ１０３で定義され
る時間ｔｗの経過後には、マルチプレクサ１０５がＧＮ
Ｄレベルを選択するため、コンパレータ１０８の出力が
再びＬに戻り、さらにディレイ回路１１１による遅延時
間ｔ_d2の経過後に再び入力待ち状態となる。なお、図３
の例においては、コンパレータ１０８への減衰信号Ｐ_r
の入力がなくなった時点でも、コンパレータ１０８がハ
イレベルの信号ｅを出力している状態を示している。こ
れは、コンパレータ１０８にヒステリシス特性を持た
せ、閾値Ｖ_t1以下のパルスをカットするために設けたこ
とによるものであり、タイミングｔ₄を経過してもハイ
レベルとなっている。

【００３２】ところで、コンパレータ１０８に持たせる
ヒステリシス特性の設定、或いは、第１マルチバイブレ
ータ１０３が出力する信号ｃのパルス幅ｔ_wの大きさに
よっては、信号ｄの入力以前に、コンパレータ１０８の
出力信号ｅがローレベルになっている場合も有りえる
が、マルチプレクサ１０５において、パルス幅ｔ_wの間
では信号経路ＰＢの信号が選択されるようになっていれ
ばよい。

【００３３】第２ディレイ回路１１１に、バッファアン
プ１１０を介して信号ｅが供給されると、第２ディレイ
回路１１１は、任意に設定された遅延時間ｔ_d2だけ、信
号ｅを遅延させ、図３（ｆ）に示されるように、信号ｆ
を生成する。ここで、遅延時間ｔ_d2は、タイミングｔ₁
とタイミングｔ₂とがリーディングエッジのスルーイン
グによるｔ₁＞ｔ₂という状態を制限するためと、タイミ
ングｔ ₁とタイミングｔ₃とが、バッファアンプ１０２、
第１マルチバイブレータ１０３等の入力−出力間時間差
によってｔ₁＞ｔ₃という状態を制限するためのものであ
り、タイミングｔ₃が信号ｃのパルス幅ｔ_w内に存在させ
るものである。

【００３４】第２ディレイ回路１１１の出力信号ｆは、
信号Ｓ₂としてアンドゲート回路１１２に入力される。
これで、アンドゲート回路１１２には、信号Ｓ₁として
信号ｃと、そして、信号Ｓ₂として信号ｆとが入力され
るので、図３（ｇ）に示すように、タイミングｔ₃から
タイミングｔ₄までのパルス幅を有するゲート出力信号
ｇが出力される。この信号ｇが入力パルス信号Ｐ_iに対
するトリガ信号となる。このトリガ信号のトリガタイミ
ングは、自己波形比較用の遅延信号Ｐ_dと減衰信号Ｐ_rと
の比較タイミングであるタイミングｔ₂から所定遅延時
間ｔ_d2だけ遅延されたタイミングｔ₃となり、図３で
は、ｔ_xで示されている。

【００３５】この様に、入力パルス信号Ｐ_iの波高値に
対する一定比率で減衰した信号Ｐ_r1のレベルによってト
リガ信号を生成するものであり、入力パルス信号の波高
値に依存しないトリガタイミングｔ_xを得ることができ
る。これまでは、第１実施形態のトリガ信号生成装置の
動作において、一つの入力パルス信号Ｐ_iが一つ到来し
た場合で説明したが、該トリガ信号生成装置に波高値の
異なる２つの入力パルス信号が到来した場合のトリガタ
イミングの生成状況を、図４を参照して説明する。

【００３６】図４では、図２のトリガ信号生成装置に、
波高値の異なる入力パルス信号Ｐ₁とＰ₂が入力された場
合を示している。図８又は図９に示された従来のトリガ
信号生成装置であれば、固定の所定閾値Ｖ_t1で比較され
るので、入力パルス信号Ｐ₁のトリガタイミングは、ｔ
₁₁であり、入力パルス信号Ｐ₂のそれは、ｔ₁₂となり、
入力パルス信号の波高値が異なることによって、それら
のトリガタイミングは、Δｔだけずれたものとなる。

【００３７】しかし、第１実施形態によるトリガ信号生
成装置では、入力パルス信号Ｐ₁を所定時間だけ遅延し
た遅延パルス信号Ｐ_d1と、入力パルス信号Ｐ₁を一定比
率で減衰した減衰信号Ｐ_r1とにより自己波形比較し、入
力パルス信号Ｐ₁に対するトリガタイミングｔ_x1を得て
いる。同様にして、入力パルス信号Ｐ₂についても、ト
リガタイミングｔ_x2を得ている。入力パルス信号の波高
値が異なっていても、該入力パルス信号を一定比率で減
衰した減衰信号で自己波形比較したことにより、比較タ
イミングｔ₂は入力パルス信号の波高値に影響してずれ
ない。

【００３８】なお、自己波形比較するための減衰信号の
波高値は、上述の一定比率を任意に決めることによって
変更でき、比較タイミングｔ₂を変えることができる。
そして、減衰信号の波高値を小さくすることにより、ノ
イズレベル以下で、しかも、入力パルス信号の立上り点
に近い部分でトリガタイミングを得ることができる。そ
のため、入力パルス信号が、高頻度で入力される場合
や、また、立上りが急峻な場合に適しているといえる。

【００３９】この様に、各入力パルス信号に対して、同
じ一定比率で減衰させた入力パルス信号の波高値による
動的な閾値を用いたので、アンドゲート出力において、
各入力パルス信号のトリガタイミングｔ_x1とｔ_x2は同じ
タイミングとなる。図５に、具体例として、従来のエッ
ジトリガによる波形表示と、第１実施形態による自己波
形比較トリガの波形表示とのシミュレーション結果を、
対比して示した。

【００４０】入力パルス信号として、次に示される理想
的ＰＭＴ出力パルスＦ(t)＝Ａ[exp(−ｔ／Ｔ₁)−exp(−ｔ／Ｔ₂)]／（Ｔ₁−
Ｔ₂）をトリガ信号生成装置に入力してシミュレーションを行
った。ここで、Ａは、定数であり、Ｔ₁は、立上り時間
を、また、Ｔ₂は、立下り時間をそれぞれ示している。

【００４１】図５（ａ）には、従来のエッジトリガによ
る波形表示を示しており、そのエッジトリガは、閾値を
−０．０６に固定的に設定している。この場合には、入
力パルス信号の波高値に応じてタイミングがずれている
ことが示されている。図５（ｂ）には、自己波形比較ト
リガによる波形表示を示しており、波高値に応じた動的
な閾値として、入力パルス信号の波高値の１０％レベル
に設定してある。この場合には、従来の図５（ａ）とは
異なり、入力パルス信号の波高値が変化しても、表示さ
れる信号波形のタイミングが一致している。

【００４２】この様に、第１実施形態のトリガ信号生成
装置によれば、入力パルス信号を一定比率で減衰した減
衰信号による自己波形比較して得たトリガでは、入力パ
ルス信号の波高値に影響されないことが分かる。（第２実施形態）第１実施形態のトリガ信号生成装置で
は、入力パルス信号の波高値に影響されないトリガタイ
ミングを得るために、入力パルス信号を一定比率で減衰
した減衰信号を動的な閾値として自己波形比較したが、
第２実施形態のトリガ信号生成装置では、この動的な閾
値として、入力パルス信号の減衰信号の代わりに、入力
パルス信号の波高値に応じたピークホールド値を採用し
た。

【００４３】図６に、第２実施形態のトリガ信号生成装
置の回路構成を示した。入力パルス信号Ｐ_iがトリガ信
号生成装置に入力されると、図２のトリガ信号生成装置
と同様に、信号経路ＰＡ、ＰＢ、ＰＣ及びＰＤに４分割
される。信号経路ＰＡには、コンパレータ２０１、バッ
ファアンプ２０２、第３のワンショット・マルチバイブ
レータ２０３及び第４ディレイ回路２０４が接続され、
リーディングエッジ用信号が生成される。コンパレータ
２０１は、所定閾値Ｖ_t2を基準電圧としており、入力パ
ルス信号Ｐ_iの波高値と所定閾値Ｖ_t2とを比較し、波高
を識別している。この所定閾値Ｖ_t2は、第１実施形態の
場合の閾値Ｖ_t1と同様である。

【００４４】そして、第３マルチバイブレータ２０３
は、入力パルス信号Ｐ_iについて波高識別されたタイミ
ングと、そのタイミングからの一定間隔の時間幅とを規
定するパルス信号を生成し、第４ディレイ回路２０４
は、このパルス信号を所定時間ｔ _d3だけ遅延し、アンド
ゲート回路２１１の一入力となる信号Ｓ₃を生成する。
信号経路ＰＢには、第５ディレイ回路２０５及びアナロ
グマルチプレクサ２０６が接続され、自己波形比較用遅
延信号が生成される。第５ディレイ回路２０５で入力パ
ルス信号Ｐ_iを一定時間だけ遅延した遅延パルス信号Ｐ
_d3を生成し、マルチプレクサ２０６において、遅延パル
ス信号Ｐ_d3をコンパレータ２０７に供給するタイミング
が選択される。このタイミングの選択は、第４ディレイ
回路２０４の出力信号ｃ、つまり、信号Ｓ₃によって行
われる。

【００４５】信号経路ＰＣには、ピークホールド回路２
０８と減衰回路２０９が接続されており、自己波形比較
用ピーク値減衰信号が生成される。入力パルス信号Ｐ_i
のピーク値を一定比率で減衰したピーク値減衰信号Ｐ_h
をコンパレータ２０７に供給する。このピーク値減衰信
号Ｐ_hは、例えば、入力パルス信号のピーク値を一定比
率１／Ｘで減衰したＤＣ信号である。

【００４６】コンパレータ２０７は、マルチプレクサ２
０６で選択された遅延パルス信号Ｐ _d3と、減衰回路２０
９による減衰信号Ｐ_hとを比較し、バッファアンプ２１
０を介して信号Ｓ₄をアンドゲート回路２１１の他の入
力に供給する。アンドゲート回路２１１は、入力された
信号Ｓ₃と信号Ｓ₄との論理積をとり、その出力信号が、
トリガ信号生成装置のトリガ信号となる。

【００４７】また、信号経路ＰＤは、図２に示した第１
実施形態のトリガ信号生成装置と同様に、入力パルス信
号Ｐ_iをＡＤ変換器に供給するためのものであり、必要
に応じて第６ディレイ回路２１３が接続されている。こ
のような回路構成により、入力パルス信号をこれらの経
路ＰＡ、ＰＢ及びＰＣに分割して入力し、入力パルス信
号のピークホールド値に対する一定割合で減衰した信号
Ｐ_hのレベルによってトリガ信号を生成するものであ
り、入力パルス信号の波高値依存の少ないトリガタイミ
ングを実現する。

【００４８】次に、図６に示された本実施形態のトリガ
信号生成装置の動作について、図７の信号波形によるタ
イミングチャートを参照して詳細に説明する。先ず、図
７（ａ）に示されるように、信号経路ＰＡに分割された
入力パルス信号Ｐ_iは、図７（ａ）のリーディングエッ
ジ用信号としてコンパレータ２０１に入力される。そこ
で、コンパレータ２０１では、信号Ｐ_iが任意に設定さ
れた所定閾値Ｖ_t2と比較される。閾値Ｖ_t2を超える信号
Ｐ_iが入力された場合には、コンパレ一タ２０１の出力
パルス信号ｂが、バッファアンプ２０２を介して第３の
ワンショット・マルチバイブレータ２０３に供給され
る。この第３マルチバイブレータ２０３においては、コ
ンパレータ２０１での比較タイミングｔ₅でハイレベル
となる。

【００４９】次いで、第３マルチバイブレータ２０３で
は、この比較タイミングｔ₅で立ち上がり、パルス波高
値とパルス幅ｔ_wが規格化された信号を出力する。ここ
で出力された信号は、第４ディレイ回路２０４に供給さ
れ、図７（ｃ）に示されるように、タイミングｔ₅から
一定時間ｔ_d3だけ遅延された信号ｃが生成され、信号Ｓ
₃としてアンドゲート回路２１１の一入力に入力され
る。

【００５０】なお、入力パルス信号Ｐ_iが閾値Ｖ_t2を超
えない場合には、コンパレータ２０１からの出力がな
く、信号Ｓ₃は生成されないため、アンドゲート回路２
１１の出力はローレベルのままである。一方、信号経路
ＰＢに入力された入力パルス信号Ｐ_iは、第５ディレイ
回路２０５に供給されて、図７（ａ）に示されるよう
に、自己波形比較用のディレイ信号Ｐ_d3が生成される。
第５ディレイ回路２０５は、入力パルス信号Ｐ_iに対し
て、所定の遅延時間ｔ_d4だけ遅延した信号Ｐ_d3をマルチ
プレクサ２０６に出力する。この遅延時間ｔ_d4は、入力
パルス信号Ｐ_iのピーク値がホールドできる時間以上
に、入力パルス信号Ｐ_iを遅延させる長さとする。

【００５１】第４ディレイ回路２０４の出力信号ｃは、
アナログマルチプレクサ２０６にも入力され、このマル
チプレクサ２０６では、信号ｃが入力されないときに
は、入力１のＧＮＤレベルを選択し、あるいは、信号ｃ
が入力されると、入力２の遅延パルス信号Ｐ_d3を選択
し、コンパレータ２０７の一方の入力に供給する。マル
チプレクサ２０６は、図７（ｄ）に示される信号ｄのよ
うに動作する。

【００５２】また、信号経路ＰＣに入力された入力パル
ス信号Ｐ_iのピーク値がピークホールド回路２０８でホ
ールドされ、さらに、減衰回路２０９に供給されて、図
７（ａ）に示されるように、予め任意に設定された一定
比率で減衰されたピーク値減衰信号Ｐ_hが生成される。
そして、この信号Ｐ_hが、コンパレータ２０７の他の入
力に供給される。ここで、コンパレータ２０７は、マル
チプレクサ２０６の出力信号と、ピーク値減衰信号Ｐ_h
とを比較する。

【００５３】マルチプレクサ２０６は、信号ｄがハイレ
ベルになっている間、遅延パルス信号Ｐ_d3をコンパレー
タ２０７の一方の入力に供給するので、コンパレータ２
０７は、図７（ｅ）に示されるように、遅延パルス信
号Ｐ_d3とピーク値減衰信号Ｐ _hとの比較タイミングｔ₇と
ｔ₈との間で、ハイレベルとなる信号ｅを出力する。こ
の信号ｅは、バッファアンプ２１０を介して、信号Ｓ₄
となってアンドゲート回路２１１の他の入力に供給され
る。

【００５４】そして、アンドゲート回路２１１は、図７
（ｆ）に示されるように、信号Ｓ₃と信号Ｓ₄の論理積と
なる信号ｆを出力する。この信号ｆが、図６のトリガ信
号生成装置のトリガ信号となる。そのトリガタイミング
ｔ_xは、比較タイミングｔ₇である。なお、第３マルチバ
イブレータ２０３で定義される時間ｔ_wの経過後には、
アナログマルチプレクサ２０６がＧＮＤレベルを選択す
ることになるので、再び、入力パルス信号Ｐ_iの入力待
ち状態となる。

【００５５】また、マルチプレクサ２０６が信号経路Ｐ
Ｂの遅延パルス信号Ｐ_d3をコンパレータ２０７に供給可
能にする期間を示す信号ｄの立ち上がりタイミングは、
遅延パルス信号Ｐ_d3の立ち上がり以前の状態、即ち、ノ
イズ等の不要なパルス信号をカットするために、遅延パ
ルス信号Ｐ_d3の立ち上がりタイミングに近いほうがよ
く、第４ディレイ回路２０４の遅延時間ｔ_d3と、第５デ
ィレイ回路２０５の遅延時間ｔ_d4とを調整することによ
り、その時間差△ｔαを微小な値とすることができる。

【００５６】この様に、入力パルス信号Ｐ_iのピークホ
ールド値を一定比率で減衰した信号Ｐ_hのレベルによっ
てトリガ信号を生成するものであり、この信号を自己波
形比較における動的な閾値としたので、入力パルス信号
の波高値に依存しないトリガタイミングｔ_xを得ること
ができる。第１実施形態で行った、理想的ＰＭＴ出力パ
ルスを入力パルス信号とするシミュレーションを、第２
実施形態のトリガ信号生成装置に適用しても、図５
（ｂ）に示された波形と同様の結果が得られ、トリガタ
イミングが入力パルス信号の波高値に影響されないこと
が分かった。

【００５７】

【発明の効果】以上の様に、本発明によれば、一般的な
波形はもちろん、非周期で規格化されていないアナログ
波形に対しても、入力信号の自己波形に対する一定比率
のレベルでトリガをかけることができ、スルーイングや
波高値の違いによるトリガタイミングのずれの補正を、
データ処理なしに行うことができる。複数信号間の時間
差を観測する場合には、特に有効なものとなる。

【００５８】そして、入力信号の自己波形における波高
値の一定比率をトリガレベルとするため、従来のトリガ
信号生成装置におけるリーディングエッジでは、比較す
る所定閾値を如何に低くとっても、立ち上がり点を一致
させることは現実的に不可能であったのに対し、ＰＭＴ
等の立ち上がり時間が保証されている素子については、
理想的には立ち上がり点を完全に一致させたトレースが
表示できる。

【００５９】また、従来のトリガ信号生成装置における
リーディングエッジでは、所定閾値をノイズ以下に取る
ことは無理であったため、ノイズ以上のレベルでしかタ
イミングを合わせることができなかったが、本発明のト
リガ信号生成装置では、入力信号の波高値識別にリーデ
ィングエッジを用いてなく、トリガタイミングの生成
は、入力信号の波高値に対応して求めた動的な閾値によ
って自己波形比較を行っているため、ノイズレベル以下
でタイミングを一致させることが可能である。

【００６０】さらに、データ処理を行っていないため、
補正・解析に伴うデットタイムが少なく、入力信号波形
の検出効率が良く、特に、周期的な単発現象群に対する
検出効率を向上することができる。

【図面の簡単な説明】

【図１】本発明による動的な閾値で自己波形比較する原
理を説明する波形図である。

【図２】本発明による第１実施形態のトリガ信号生成装
置のブロック構成を示す図である。

【図３】図２のトリガ信号生成装置における動作信号に
関するタイムチャートを示す図である。

【図４】第１実施形態のトリガ信号生成装置における波
高値の異なる入力信号に対するトリガタイミングを説明
する波形図である。

【図５】第１実施形態のトリガ信号生成装置による入力
信号シミュレーション結果を示す図である。

【図６】本発明による第２実施形態のトリガ信号生成装
置のブロック構成を示す図である。

【図７】図６のトリガ信号生成装置における動作信号に
関するタイムチャートを示す図である。

【図８】従来例によるトリガ信号生成装置のブロック構
成を示す図である。

【図９】他の従来例によるトリガ信号生成装置のブロッ
ク構成を示す図である。

【図１０】波高値の異なる入力信号に対するトリガタイ
ミングを説明する波形図である。

【図１１】従来例によるエッジトリガを用いた場合にお
けるチャンネル間のタイミングのずれを説明する波形図
である。

【符号の説明】

１、３、５、１０１、１０８、２０１、２０７…コンパ
レータ２、４、６、１０２、１１０、２０２、２１０…バッフ
ァアンプンプ１０３、１０７、２０３…ワンショット・マルチバイブ
レータ１０４、１１１、１１３、２０４、２０５、２１３…デ
ィレイ回路１０５、２０６…アナログマルチプレクサ１０６…インバータ１０９、２０９…減衰回路１１２、２１１…アンドゲート回路２０８…ピークホールド回路

Claims

【特許請求の範囲】

【請求項１】入力信号を所定遅延時間だけ遅延した遅
延信号を出力する遅延手段と、前記入力信号の波高値を所定比率で減衰した減衰信号を
出力する減衰手段と、前記遅延信号と前記減衰信号との比較によりトリガタイ
ミングを生成し、トリガ信号を出力する信号生成手段と
を有するトリガ信号生成装置。
【請求項２】前記入力信号について所定閾値により波
高識別する識別手段を有し、前記信号生成手段には、前記識別手段により波高識別さ
れたタイミングに基づいて、前記遅延信号と前記減衰信
号とを比較するタイミングと時間幅を規定する規定手段
を備えた請求項１に記載のトリガ信号生成装置。
【請求項３】前記規定手段は、前記波高識別タイミン
グに従って前記遅延信号を選択する請求項３に記載のト
リガ信号生成装置。
【請求項４】前記減衰手段は、前記入力信号のピーク
ホールド値を所定比率で減衰した減衰信号を出力する請
求項１又は２に記載のトリガ信号生成装置。
【請求項５】前記規定手段は、前記遅延信号の前記遅
延時間に対応して前記比較タイミングを遅延させる請求
項４に記載のトリガ信号生成装置。