JP2007096593A - 受信装置 - Google Patents

受信装置 Download PDF

Info

Publication number
JP2007096593A
JP2007096593A JP2005281499A JP2005281499A JP2007096593A JP 2007096593 A JP2007096593 A JP 2007096593A JP 2005281499 A JP2005281499 A JP 2005281499A JP 2005281499 A JP2005281499 A JP 2005281499A JP 2007096593 A JP2007096593 A JP 2007096593A
Authority
JP
Japan
Prior art keywords
voltage
signal
threshold voltage
potential
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005281499A
Other languages
English (en)
Inventor
Miki Furuya
谷 美 樹 古
Hiroshi Suzunaga
永 浩 鈴
Yukiko Takiba
場 由貴子 瀧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005281499A priority Critical patent/JP2007096593A/ja
Priority to US11/470,356 priority patent/US7548700B2/en
Publication of JP2007096593A publication Critical patent/JP2007096593A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233Bistable circuits
    • H03K3/02337Bistables with hysteresis, e.g. Schmitt trigger
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60Receivers
    • H04B10/66Non-coherent receivers, e.g. using direct detection

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

【課題】本発明は、伝達遅延時間を短縮することができると共に、パルス幅歪みを抑制することができる受信装置を提供することを目的とする。
【解決手段】電圧信号S30のピーク電圧の略1/2より低い第1の閾値電圧を生成する第1の閾値電圧生成部60、70、80、90と、電圧信号S30のピーク電圧より、第1の閾値電圧分低い第2の閾値電圧を生成する第2の閾値電圧生成部50、100と、電圧信号S30が第1の電位から第1の電位より高い第2の電位に変化する場合には、第1の閾値電圧を選択して出力し、電圧信号S30が第2の電位から第1の電位に変化する場合には、第2の閾値電圧を選択して出力する選択部SWと、電圧信号S30と、選択部SWから出力される第1又は第2の閾値電圧S70とを比較することにより、デジタル信号S100を生成し出力する比較部40、110とを備える。
【選択図】図1

Description

本発明は、受信装置に関する。
発光素子から伝送される光信号を受光素子によって受光する受信装置がある。かかる受信装置は、光信号を受光することによって得られた電流信号を電圧信号に変換し、当該電圧信号と所定の閾値電圧とを比較することにより、デジタル信号を生成し出力する。
ところで、この受信装置は、電圧信号の信号レベルが大きくなって飽和すると(すなわちダイナミックレンジを超えると)、正確なデジタル信号を生成することができなくなる場合がある。このような事態を回避するため、受信装置は、電圧信号の振幅範囲の略中央付近に、閾値電圧が位置するように、当該電圧信号の信号レベルを調整した上で、閾値電圧との比較を行って2値化することが提案されている(例えば特許文献1参照)。
以下、光信号を受信する受信装置に関する文献名を記載する。
特開2004−179982号公報(第1図) 実公平8−4755号公報(第1図)
本発明は、伝達遅延時間を短縮することができると共に、パルス幅歪みを抑制することができる受信装置を提供することを目的とする。
本発明の一態様による受信装置によれば、
光信号を受光し、前記光信号に応じた電流信号を生成する受光部と、
前記電流信号を電圧信号に変換する変換部と、
前記電圧信号のピーク電圧の略1/2より低い第1の閾値電圧を生成する第1の閾値電圧生成部と、
前記電圧信号の前記ピーク電圧より、前記第1の閾値電圧分低い第2の閾値電圧を生成する第2の閾値電圧生成部と、
前記電圧信号が第1の電位から前記第1の電位より高い第2の電位に変化する場合に、前記第1の閾値電圧より高くなった後は、前記第2の閾値電圧を選択して出力し、前記電圧信号が前記第2の電位から前記第1の電位に変化する場合に、前記第2の閾値電圧よりも低くなった後は、前記第1の閾値電圧を選択して出力する選択部と、
前記電圧信号と、前記選択部から出力される前記第1又は第2の閾値電圧とを比較する比較部と
を備えることを特徴とする。
また本発明の一態様による受信装置によれば、
光信号を受光し、前記光信号に応じた電流信号を生成する受光部と、
前記電流信号を電圧信号に変換する変換部と、
前記電圧信号のピーク電圧の略1/2より低い第1の閾値電圧を生成する第1の閾値電圧生成部と、
前記電圧信号の前記ピーク電圧より、前記第1の閾値電圧分低い第2の閾値電圧を生成する第2の閾値電圧生成部と、
前記電圧信号が第1の電位から前記第1の電位より高い第2の電位に変化する場合には、前記第1の閾値電圧を選択して出力し、前記電圧信号が前記第2の電位から前記第1の電位に変化する場合には、前記第2の閾値電圧を選択して出力する選択部と、
前記電圧信号と、前記選択部から出力される前記第1又は第2の閾値電圧とを比較することにより、デジタル信号を生成し出力する比較部と
を備えることを特徴とする。
本発明の受信装置によれば、伝達遅延時間を短縮することができると共に、パルス幅歪みを抑制することができる。
以下、本発明の実施の形態について図面を参照して説明する。
図1に、本発明の実施の形態による受信装置10の構成を示し、図2に、当該受信装置10において得られる各信号の信号波形を示す。この受信装置10は、例えば発光素子と受光素子との間で光信号を伝送するフォトカプラや光デジタルデータリンクなどの受信側で使用される。
受信装置10は、受光素子としてフォトダイオード20を有し、当該フォトダイオード20のアノードは、グランドGNDに接続され、カソードはトランスインピーダンスアンプ(TIA)30の入力端に接続されている。
受信装置10は、図示しない送信装置の発光素子によって生成され、伝送されてくる光信号S10(図2(a))をフォトダイオード20によって受光する。この光信号S10は、矩形状のパルスを有し、例えば“H”レベルは、発光素子から光が出力されることによって生成され、“L”レベルは、発光素子から光が出力されないことによって生成される。
フォトダイオード20は、受光した光信号S10に応じた電流信号S20を生成し、これをトランスインピーダンスアンプ30に出力する。トランスインピーダンスアンプ30は、この電流信号S20を電圧信号S30(図2(b))に変換し、これを差動増幅器40の第1の入力端及びピークホールド回路50に出力する。
なお、この電圧信号S30は、図2(b)に示すように、“L”レベルから“H”レベルに変化するまで、及び“H”レベルから“L”レベルに変化するまで、それぞれ一定の時間を要し、このため台形状のパルスを有する。
ところで、本実施の形態の場合、基準電位を生成するための回路として、遮光部60、ダミーフォトダイオード70及びダミートランスインピーダンスアンプ(ダミーTIA)80が設けられている。
遮光部60は、ダミーフォトダイオード70が光信号S10を受光しないように配置され、これによりダミートランスインピーダンスアンプ80は、ノイズなどによって発生した電流信号S40を電圧信号S50に変換することにより、トランスインピーダンスアンプ30から出力される電圧信号S30の“L”レベルに相当する基準電位VR(図2(b))を生成する。
ダミートランスインピーダンスアンプ80の出力端は、電圧VAを発生させる定電圧源90の−極に接続され、当該定電圧源90の+極は、スイッチSWの第1の入力端子IN1に接続されている。これにより、スイッチSWの第1の入力端子IN1には、基準電位VRより電圧VA分だけ高い第1の閾値電圧VA(図2(c))が発生する。なお、この第1の閾値電圧VAは、トランスインピーダンスアンプ30から出力される電圧信号S30のピーク電圧VM(図2(b))の約1/2より小さい電圧の範囲内において、選定することが可能である。
一方、ピークホールド回路50は、トランスインピーダンスアンプ30から出力される電圧信号S30のピーク電圧VM(図2(d))を所定時間保持する。ピークホールド回路50の出力端は、電圧VAを発生させる定電圧源100の+極に接続され、当該定電圧源100の−極は、スイッチSWの第2の入力端子IN2に接続されている。これにより、スイッチSWの第2の入力端子IN2には、電圧信号S30のピーク電圧VMより第1の閾値電圧VA分だけ低い第2の閾値電圧VB(図2(d))が発生する。
スイッチSWは、コンパレータ110から遅延回路120を介して与えられる切換信号S60に基づいてその接続状態を切り換える。すなわち、スイッチSWは、電圧信号S30(図2(b))が、“L”レベルである場合には、接続状態を、第1の入力端子IN1側に切り換えることにより、第1の閾値電圧VAを選択する(図2(e))。
この状態において、スイッチSWは、電圧信号S30(図2(b))が、“L”レベルから“H”レベルに変化すると、当該電圧信号S30(図2(b))が、“H”レベルに変化したタイミングに基づいて、接続状態を、第1の入力端子IN1側から第2の入力端子IN2側に切り換えることにより、第2の閾値電圧VBを選択する(図2(e))。
さらにこの状態において、スイッチSWは、電圧信号S30(図2(b))が、“H”レベルから“L”レベルに変化すると、“L”レベルに変化したタイミングに基づいて、接続状態を、第2の入力端子IN2側から第1の入力端子IN1側に切り換えることにより、第1の閾値電圧VAを選択する(図2(e))。
このようにして生成された閾値電圧信号S70(図2(e))は、差動増幅器40の第2の入力端に入力される。差動増幅器40は、第1の入力端から入力された電圧信号S30と、第2の入力端から入力された閾値電圧信号S70との電圧差を増幅し、その結果得られた電圧信号S80を第1の出力端から出力すると共に、電圧信号S80を反転させた電圧信号S90を第2の出力端から出力する。
コンパレータ110は、第1及び第2の入力端から入力された電圧信号S80及びS90に基づいて、トランスインピーダンスアンプ30から出力された電圧信号S30(図2(b))を、閾値電圧信号S70(図2(e))と比較する。
その結果、コンパレータ110は、電圧信号S30(図2(b))の電位が閾値電圧信号S70(図2(e))の第1の閾値電圧VAより高くなるタイミングで(時点t10)、“L”レベルから“H”レベルに変化し、電圧信号S30(図2(b))の電位が閾値電圧信号S70(図2(e))の第2の閾値電圧VBより低くなるタイミングで(時点t20)、“H”レベルから“L”レベルに変化する電圧信号S100(図2(f))を生成する。
この電圧信号S100は、コンパレータ110の第1の出力端から出力され、出力回路130の第1の入力端に入力されると共に、遅延回路120によって所定時間TD遅延された後(図2(f))、切換信号S60としてスイッチSWに与えられる。
この場合、スイッチSWは、切換信号S60が“L”レベルである場合には、その接続状態を、第1の入力端子IN1側に切り換えることにより、第1の閾値電圧VAを選択し、切換信号S60が“H”レベルである場合には、その接続状態を、第2の入力端子IN2側に切り換えることにより、第2の閾値電圧VBを選択する。このように、コンパレータ110から出力される電圧信号S100を基にスイッチSWを切り換えれば、正確に閾値電圧を選択することができる。
ところで、コンパレータ110は、電圧信号S100を生成する際、電圧信号S100を反転させた電圧信号S110をも生成し、これを第2の出力端から出力する。出力回路130は、第1及び第2の入力端から電圧信号S100及びS110が入力されると、第1の入力端から入力された電圧信号S100を増幅し、その結果得られた出力信号S120(図2(g))を外部に出力する。
因みに、光信号S10(図2(a))が“L”レベルから“H”レベルに変化するタイミングから、出力信号S120(図2(g))が“L”レベルから“H”レベルに変化するタイミングまでに要する時間を立ち上がり時の伝達遅延時間tpLHと呼び、光信号S10(図2(a))が“H”レベルから“L”レベルに変化するタイミングから、出力信号S120(図2(g))が“H”レベルから“L”レベルに変化するタイミングまでに要する時間を立ち下がり時の伝達遅延時間tpHLと呼ぶ。
このように本実施の形態によれば、電圧信号S30が“L”レベルから“H”レベルに変化する場合(すなわち立ち上がり時)には、電圧信号S30のピーク電圧VM(図2(b))の約1/2より小さい電圧VAを閾値電圧として使用し、電圧信号S30が“H”レベルから“L”レベルに変化する場合(すなわち立ち下がり時)には、ピーク電圧VMより当該電圧VA分だけ低い電圧VBを閾値電圧として使用する。
すなわち、比較対象である電圧信号S30が立ち上がり時であるか、又は立ち下がり時であるかに応じて、閾値電圧を切り換える。これにより、ピーク電圧VMの約1/2の電圧を、一定の閾値電圧として使用する場合と比較して、立ち上がり時間(電圧信号S30(図2(b))が“L”レベルから“H”レベルに変化するのに要する時間)及び立ち下がり時間(電圧信号S30(図2(b))が“H”レベルから“L”レベルに変化するのに要する時間)による影響を低減して、立ち上がり時及び立ち下がり時の伝達遅延時間tpLH及びtpHLを短縮することができる。
ところで、ピークホールド回路50は、“H”レベルの光信号S10がフォトダイオード20によって一定時間受光されずに、トランスインピーダンスアンプ30からピーク電圧VMが一定時間与えられない場合には、放電によって、保持している電圧が徐々に低くなる(図2(d))。
しかし、本実施の形態のように、立ち上がり時には、第1の閾値電圧VAを使用することより、ピークホールド回路50から出力される電圧が低くなり、第2の入力端子IN2に発生する電圧が低下しても、コンパレータ110から出力される電圧信号S100(図2(f))が“L”レベルから“H”レベルに変化するタイミングにずれが生じることはなく、これによりパルス幅歪みが発生することを抑制することができる。
なお、本実施の形態の場合、立ち下がり時には、ピーク電圧VMより第1の閾値電圧VA分だけ低い第2の閾値電圧VBを使用することにより、立ち上がり時の伝達遅延時間tpLHと立ち下がり時の伝達遅延時間tpHLを略等しくすることができ、従ってパルス幅歪みを低減することができる。
ここで図3に、第1の比較例として、トランスインピーダンスアンプから出力される電圧信号(図3(b))を、当該電圧信号(図3(b))のピーク電圧VMの約1/2に相当する電圧分だけ低くすることにより、電圧信号(図3(d))の振幅範囲の略中央付近に閾値電圧VTを位置させた上で、閾値電圧VTとの比較を行う場合に得られる各信号の信号波形を示す。
この第1の比較例の場合、電圧信号(図3(d))の電位が閾値電圧VTより高くなるタイミングで(時点t30)、“L”レベルから“H”レベルに変化し、電圧信号(図3(d))の電位が閾値電圧VTより低くなるタイミングで(時点t40)、“H”レベルから“L”レベルに変化する電圧信号(図3(e))を生成する。
従って、立ち上がり時及び立ち下がり時の伝達遅延時間tpLH及びtpHL(図3(f))として、少なくとも、電圧信号(図3(d))の立ち上がり時間及び立ち下がり時間の半分に相当する時間TD10及びTD20の時間を要し、これ以上伝達遅延時間を短縮することができない。
これに対して、本実施の形態によれば、立ち上がり時間及び立ち下がり時間の半分に相当する時間より、さらに立ち上がり時及び立ち下がり時の伝達遅延時間tpLH及びtpHLを短縮することができる。
また、この第1の比較例の場合、本実施の形態と同様に、“H”レベルの光信号(図3(a))が一定時間受光されずに、トランスインピーダンスアンプからピークホールド回路にピーク電圧VMが一定時間与えられない場合には、当該ピークホールド回路に保持されている電圧は、徐々に低くなり、その後、基準電位VRにまで低下する(図2(c))。
この状態において、“H”レベルの光信号(図3(a))が受光されても、トランスインピーダンスアンプから出力される電圧信号(図3(b))の立ち上がり付近では、ピークホールド回路に保持されている電圧がピーク電圧VMより小さいため(図3(c))、比較対象の電圧信号(図3(d))は、立ち上がり付近で、本来の電位より高くなる。
これにより、コンパレータから出力される電圧信号(図3(e))が “L”レベルから“H”レベルに変化するタイミングが、本来のタイミングと比較して速くなり、パルス幅歪みPWD(図3(e))が生じる。
これに対して、本実施の形態によれば、立ち上がり時には、ピークホールド回路50に保持されている電圧に基づいて生成される電圧ではなく、第1の閾値電圧VAを使用することより、パルス幅歪みが発生することを抑制することができる。
ここで、第2の比較例として、受光素子から出力される出力信号と比較するための閾値電圧として、当該出力信号の立ち上がり時には、所定の基準電圧を使用し、当該出力信号の立ち下がり時には、当該基準電圧より高い電圧であって、かつ比較回路から出力される出力信号の時間平均値に対応する電圧を使用する方法について説明する。
この第2の比較例の場合、光信号の信号波形、すなわち“H”レベルの期間と“L”レベルの期間との割合に応じて、立ち下がり時に使用される閾値電圧が変化するため、立ち下がり時の伝達遅延時間tpHLが長くなることが生じ、また立ち下がり時の伝達遅延時間tpHLにばらつきが生じる。
これに対して、本実施の形態によれば、ピークホールド回路50に保持されているピーク電圧VMに基づいて、立ち下がり時に使用する第2の閾値電圧VBを生成する。これにより、光信号S10の信号波形、すなわち“H”レベルの期間と“L”レベルの期間との割合にかかわらず、立ち下がり時に使用される第2の閾値電圧VBを一定にすることができる。
従って、立ち下がり時の伝達遅延時間tpHLが長くなること、及び立ち下がり時の伝達遅延時間tpHLにばらつきが生じることを抑制することができる。これにより、立ち下がり時の伝達遅延時間tpHLを短縮することができると共に、パルス幅歪みが発生することを抑制することができる。
なお上述の実施の形態は一例であって、本発明を限定するものではない。例えば図4に示すように、コンパレータ110の第2の出力端から出力される、電圧信号S100を反転させた電圧信号S110に基づいて、スイッチSWの接続状態を切り換えても良い。
また、図5に示すように、差動増幅器40の第1の出力端から出力される電圧信号S80に基づいて、スイッチSWの接続状態を切り換えても良い。また、図6に示すように、差動増幅器40の第2の出力端から出力される、電圧信号S80を反転させた電圧信号S90に基づいて、スイッチSWの接続状態を切り換えても良い。
また、図7に示すように、トランスインピーダンスアンプ30から出力される電圧信号S30を、増幅器及び遅延回路240によって増幅及び遅延させることにより生成された切換信号S60に基づいて、スイッチSWの接続状態を切り換えても良い。
また、図8に示すように、フォトダイオード20のアノードを電源端子に接続し、カソードをトランスインピーダンスアンプ30の入力端に接続しても良い。
この場合、ダミートランスインピーダンスアンプ80の出力端に、電圧VAを発生させる定電圧原90の+極を接続し、当該定電圧源90の−極を、スイッチSWの第1の入力端子IN1に接続すると共に、ピークホールド回路50の出力端に、電圧VBを発生させる定電圧源250の+極を接続し、当該定電圧源250の−極を、スイッチSWの第2の入力端子IN2に接続する必要がある。
かかる受信装置240において得られる電圧信号S200〜S240は、受信装置10において得られる、対応する各信号の信号波形(図2(b)、図2(c)及び図2(e))を、反転させた信号波形を有する。
また、図9に示すように、受信装置240において、コンパレータ110の第2の出力端から出力される、電圧信号S100を反転させた電圧信号S110に基づいて、スイッチSWの接続状態を切り換えても良い。
また、図10に示すように、受信装置240において、差動増幅器40の第1の出力端から出力される電圧信号S230に基づいて、スイッチSWの接続状態を切り換えても良い。また、図11に示すように、受信装置240において、差動増幅器40の第2の出力端から出力される、電圧信号S230を反転させた電圧信号S240に基づいて、スイッチSWの接続状態を切り換えても良い。
本発明の実施の形態による受信装置の構成を示すブロック図である。 同受信装置において得られる各信号の信号波形である。 比較例の受信装置において得られる各信号の信号波形である。 他の実施の形態による受信装置の構成を示すブロック図である。 他の実施の形態による受信装置の構成を示すブロック図である。 他の実施の形態による受信装置の構成を示すブロック図である。 他の実施の形態による受信装置の構成を示すブロック図である。 他の実施の形態による受信装置の構成を示すブロック図である。 他の実施の形態による受信装置の構成を示すブロック図である。 他の実施の形態による受信装置の構成を示すブロック図である。 他の実施の形態による受信装置の構成を示すブロック図である。
符号の説明
10 受信装置
20、70 フォトダイオード
30 トランスインピーダンスアンプ
40 差動増幅器
50 ピークホールド回路
60 遮光部
80 ダミートランスインピーダンスアンプ
90、100 定電圧源
110 コンパレータ
120 遅延回路
130 出力回路
SW スイッチ

Claims (5)

  1. 光信号を受光し、前記光信号に応じた電流信号を生成する受光部と、
    前記電流信号を電圧信号に変換する変換部と、
    前記電圧信号のピーク電圧の略1/2より低い第1の閾値電圧を生成する第1の閾値電圧生成部と、
    前記電圧信号の前記ピーク電圧より、前記第1の閾値電圧分低い第2の閾値電圧を生成する第2の閾値電圧生成部と、
    前記電圧信号が第1の電位から前記第1の電位より高い第2の電位に変化する場合に、前記第1の閾値電圧より高くなった後は、前記第2の閾値電圧を選択して出力し、前記電圧信号が前記第2の電位から前記第1の電位に変化する場合に、前記第2の閾値電圧よりも低くなった後は、前記第1の閾値電圧を選択して出力する選択部と、
    前記電圧信号と、前記選択部から出力される前記第1又は第2の閾値電圧とを比較する比較部と
    を備えることを特徴とする受信装置。
  2. 光信号を受光し、前記光信号に応じた電流信号を生成する受光部と、
    前記電流信号を電圧信号に変換する変換部と、
    前記電圧信号のピーク電圧の略1/2より低い第1の閾値電圧を生成する第1の閾値電圧生成部と、
    前記電圧信号の前記ピーク電圧より、前記第1の閾値電圧分低い第2の閾値電圧を生成する第2の閾値電圧生成部と、
    前記電圧信号が第1の電位から前記第1の電位より高い第2の電位に変化する場合には、前記第1の閾値電圧を選択して出力し、前記電圧信号が前記第2の電位から前記第1の電位に変化する場合には、前記第2の閾値電圧を選択して出力する選択部と、
    前記電圧信号と、前記選択部から出力される前記第1又は第2の閾値電圧とを比較することにより、デジタル信号を生成し出力する比較部と
    を備えることを特徴とする受信装置。
  3. 前記第1の閾値電圧生成部は、前記第1の閾値電圧を発生する定電圧源を有することを特徴とする請求項1又は2に記載の受信装置。
  4. 前記第2の閾値電圧生成部は、
    前記電圧信号の前記ピーク電圧を保持するピークホールド回路と、
    前記第1の閾値電圧を発生し、前記ピークホールド回路から出力される前記ピーク電圧を前記第1の閾値電圧分低くする定電圧源と
    を有することを特徴とする請求項1乃至3のいずれかに記載の受信装置。
  5. 前記比較部から出力される前記デジタル信号を所定時間遅延させる遅延回路をさらに備え、
    前記選択部は、スイッチング素子からなり、前記遅延回路において所定時間遅延された前記デジタル信号に基づいて、その接続状態を切り換えることにより、前記第1又は第2の閾値電圧を選択して出力することを特徴とする請求項1乃至4のいずれかに記載の受信装置。
JP2005281499A 2005-09-28 2005-09-28 受信装置 Pending JP2007096593A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005281499A JP2007096593A (ja) 2005-09-28 2005-09-28 受信装置
US11/470,356 US7548700B2 (en) 2005-09-28 2006-09-06 Receiving apparatus and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005281499A JP2007096593A (ja) 2005-09-28 2005-09-28 受信装置

Publications (1)

Publication Number Publication Date
JP2007096593A true JP2007096593A (ja) 2007-04-12

Family

ID=37901301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005281499A Pending JP2007096593A (ja) 2005-09-28 2005-09-28 受信装置

Country Status (2)

Country Link
US (1) US7548700B2 (ja)
JP (1) JP2007096593A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9270237B2 (en) 2012-10-29 2016-02-23 Renesas Electronics Corporation Semiconductor memory with threshold current setting circuit

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4928743B2 (ja) * 2005-06-02 2012-05-09 株式会社東芝 光信号受信回路
JP5232128B2 (ja) * 2009-01-05 2013-07-10 株式会社東芝 光受信回路及び光結合装置
US8373458B2 (en) * 2009-11-17 2013-02-12 Raytheon Company Read out integrated circuit
JP5734784B2 (ja) * 2011-08-05 2015-06-17 株式会社東芝 光結合装置
US9847842B2 (en) * 2014-03-03 2017-12-19 Panasonic Intellectual Property Management Co., Ltd. Optical reception circuit
US9819421B1 (en) * 2016-07-07 2017-11-14 Oracle International Corporation Extracting an embedded DC signal to provide a reference voltage for an optical receiver
US10608589B2 (en) * 2018-08-23 2020-03-31 Semtech Corporation Multiplexed integrating amplifier for loss of signal detection
JP2021048523A (ja) * 2019-09-19 2021-03-25 株式会社東芝 Led駆動制御回路、電子回路及びled駆動制御方法
EP3893393A1 (en) * 2020-04-06 2021-10-13 ams AG Peak comparator circuitry

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5753809A (en) * 1980-09-16 1982-03-31 Toshiba Corp Waveform shaping circuit of digital signal processor
JPS61110177U (ja) * 1984-12-25 1986-07-12
JPH026768A (ja) * 1988-06-20 1990-01-10 Advantest Corp Ic試験装置のタイミング校正方法
JPH084755Y2 (ja) * 1989-09-19 1996-02-07 富士通テン株式会社 光信号受信回路
JP2000068551A (ja) * 1998-08-26 2000-03-03 Nec Corp 並列光受信器
JP2003014786A (ja) * 2001-06-27 2003-01-15 Iwatsu Electric Co Ltd トリガ信号生成装置
JP2004179982A (ja) * 2002-11-27 2004-06-24 Toshiba Corp 光信号受信回路、及び、光信号受信半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3013969B2 (ja) 1994-06-22 2000-02-28 株式会社三協精機製作所 動圧軸受装置
GB2291497B (en) * 1994-07-06 1998-09-23 Alps Electric Co Ltd Relative position detecting device
JP3357772B2 (ja) * 1995-03-31 2002-12-16 株式会社東芝 受信回路、光受信回路、光受信モジュール及び光配線モジュールセット
JPH1041896A (ja) * 1996-07-19 1998-02-13 Sony Corp 送受信装置および送受信方法
US7092644B2 (en) * 2001-09-28 2006-08-15 New Focus, Inc. Optical receiver including a dual gain path amplifier system
JP2003198295A (ja) 2001-12-27 2003-07-11 Mitsubishi Electric Corp 光受信器
JP2004022051A (ja) * 2002-06-14 2004-01-22 Sharp Corp 受光アンプ素子
JP4568205B2 (ja) * 2005-10-14 2010-10-27 株式会社東芝 受信装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5753809A (en) * 1980-09-16 1982-03-31 Toshiba Corp Waveform shaping circuit of digital signal processor
JPS61110177U (ja) * 1984-12-25 1986-07-12
JPH026768A (ja) * 1988-06-20 1990-01-10 Advantest Corp Ic試験装置のタイミング校正方法
JPH084755Y2 (ja) * 1989-09-19 1996-02-07 富士通テン株式会社 光信号受信回路
JP2000068551A (ja) * 1998-08-26 2000-03-03 Nec Corp 並列光受信器
JP2003014786A (ja) * 2001-06-27 2003-01-15 Iwatsu Electric Co Ltd トリガ信号生成装置
JP2004179982A (ja) * 2002-11-27 2004-06-24 Toshiba Corp 光信号受信回路、及び、光信号受信半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9270237B2 (en) 2012-10-29 2016-02-23 Renesas Electronics Corporation Semiconductor memory with threshold current setting circuit

Also Published As

Publication number Publication date
US7548700B2 (en) 2009-06-16
US20070075751A1 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
JP2007096593A (ja) 受信装置
US7663089B2 (en) Receiving apparatus
JP4473885B2 (ja) 光受信回路
US7233277B2 (en) Image pick-up semiconductor device capable of testing operating characteristics of an analog-digital converter thereof
US10979661B2 (en) Analog-to-digital conversion circuit, image sensor and analog-to-digital conversion method
JP5725168B2 (ja) 検出装置、光受信装置、検出方法および光受信方法
US7787780B2 (en) Optical signal receiving circuit
JP2011146904A (ja) 受信回路
CN110737189A (zh) 脉冲激光间隔测量电路
JP4303057B2 (ja) 光電流・電圧変換回路
JP2008160082A (ja) 縮小されたパルス幅歪みを有する光カプラ
US8798459B2 (en) Optical receiver and method of detecting loss of optical signal of the optical receiver
KR100859780B1 (ko) 전류전압변환기 및 전류전압변환방법
JP5215087B2 (ja) 電子回路
JP4664033B2 (ja) 波形形成装置
JPWO2020129947A1 (ja) Dll回路、時間差増幅回路及び測距撮像装置
EP1557964A2 (en) Optical receiving device and optical receiving method
JP4186951B2 (ja) テストシステム
TWI573113B (zh) 驅動裝置
JP2005123350A (ja) 平均パワー検出回路、レーザーダイオード駆動回路及び光送信モジュール
JP2005136649A (ja) 瞬時応答振幅制限増幅回路
JP2005251974A (ja) 光論理素子
JP3907317B2 (ja) 伝送波形変換受信回路
JP2008211375A (ja) 電子回路
JP2011086978A (ja) 受信回路、信号伝送回路、集積回路、及び信号伝送方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080723

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100716

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101203