JP2011146904A

JP2011146904A - 受信回路

Info

Publication number: JP2011146904A
Application number: JP2010005914A
Authority: JP
Inventors: Wataru Nakamura; 渉中村
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2010-01-14
Filing date: 2010-01-14
Publication date: 2011-07-28
Also published as: CN102158216A; US8305145B2; EP2346161A1; US20110169565A1

Abstract

【課題】増幅率を損ねることなく同相入力範囲を拡大することができる受信回路を提供する。
【解決手段】受信回路は、第１の抵抗Ｒ３と第２の抵抗Ｒ４との抵抗比に基づき差動信号の一方の信号ＢＰを分圧した第１の入力信号を出力する第１の分圧回路１０と、第３の抵抗Ｒ５と第４の抵抗Ｒ６との抵抗比に基づき差動信号の他方の信号ＢＭを分圧した第２の入力信号を出力する第２の分圧回路１１と、第１、第２の入力信号を増幅して出力する差動増幅器１２と、差動信号の同相電圧Ｖｃｍを検出する同相電圧検出回路１３と、同相電圧Ｖｃｍに基づきバイアス電圧Ｖｂの電圧値を切り替えるバイアス電圧切替回路１４と、を有する。
【選択図】図２

Description

本発明は受信回路に関し、特に差動信号を受信して後段回路に伝達する受信回路に関する。

半導体装置間の信号の送受信では、差動信号が多く用いられている。差動信号に外来ノイズが混入した場合、外来ノイズは、差動信号を構成する２つの信号の同相成分（又は同相電圧）に均等に影響する。一方、差動信号を受信する受信回路では、差動信号の同相成分を除く差動成分に基づき出力信号を生成する。このように信号の伝達に差動信号を用いることで、受信回路は、外来ノイズの影響を受けることなく差動成分により伝達される伝達データを受信することができる。

しかし、一般的に、受信回路は、差動増幅器を用いて構成される。そのため、差動信号の同相電圧が受信回路の同相入力範囲よりも大きくなると、受信回路は差動成分を正確に受信できないことがある。そこで、受信回路における同相入力範囲を拡大するための技術が特許文献１、２及び非特許文献１に開示されている。

特許文献１に記載の差動増幅回路は、差動増幅部と入力端子との間に電圧シフト部を有する。そして、電圧シフト部により入力信号の電圧レベルをシフトさせることで、差動増幅回路の同相入力範囲を拡大している。特許文献２に記載の半導体集積回路では、差動信号のコモンレベルをコモンレベル検知回路により検出する。そして、コモンレベルに基づきバイアス電圧の電圧レベルにより差動増幅器の動作電流を制御する。これにより、特許文献２では、差動増幅器の同相入力範囲を拡大する。

しかしながら、特許文献１に記載の差動増幅回路では、電圧シフト部が電源電圧範囲を超える大きさの同相電圧に対して電圧シフト部の出力が飽和する問題が発生する。また、特許文献２に記載の半導体集積回路では、差動増幅器の動作電流を制御しているのみであり、やはり電源電圧範囲を超える範囲まで同相入力範囲を広げることはできない問題がある。

一方、非特許文献１には電源電圧範囲を超える同相電圧にも対応可能な差動増幅回路の例が記載されている。非特許文献１に記載の差動増幅回路１００の回路図を図７に示す。図７に示すように、差動増幅回路１００では、抵抗Ｒｇ、Ｒｓにより構成される分圧回路により入力信号Ｖｉｎの振幅レベルを圧縮する。そして、圧縮後の入力信号Ｖｉｎを差動増幅器ＡＭＰに入力して出力信号Ｖｏｕｔを得る。

特開２００２−２１７６５３号公報特開２００２−３１４３９８号公報

リニアテクノロジー株式会社、デザインノート３３３、使いやすい差動アンプによる平衡信号設計の簡素化

しかしながら、非特許文献１に記載の差動増幅回路では、同相電圧の電圧レベルに応じて抵抗Ｒｇ、Ｒｓによる抵抗分圧比を高めなければならない。このように抵抗分圧比を高めた場合、差動増幅器回路における電圧増幅率の低下を招く問題がある。また、抵抗分圧回路により同相電圧を圧縮した場合、差動成分も圧縮されるため、抵抗分圧比を高めると差動成分の大きさが減少し、正確に信号を受信できない問題がある。

本発明にかかる受信回路の一態様は、差動信号の一方の信号が入力される第１の入力端子とバイアス電圧が与えられるバイアス端子との間に第１の抵抗及び第２の抵抗が直列に接続され、前記第１の抵抗と前記第２の抵抗との抵抗比に基づき前記差動信号の一方の信号を分圧した第１の入力信号を出力する第１の分圧回路と、前記差動信号の他方の信号が入力される第２の入力端子と前記バイアス端子との間に第３の抵抗及び第４の抵抗が直列に接続され、前記第３の抵抗と前記第４の抵抗との抵抗比に基づき前記差動信号の他方の信号を分圧した第２の入力信号を出力する第２の分圧回路と、前記第１、第２の入力信号を増幅して出力する差動増幅器と、前記第１、第２の入力端子の間に接続され前記差動信号の同相電圧を検出する同相電圧検出回路と、前記同相電圧に基づき前記バイアス電圧の電圧値を切り替えるバイアス電圧切替回路と、を有する。

本発明にかかる受信回路では、同相電圧に基づきバイアス電圧の電圧値を切り替える。これにより、本発明にかかる受信回路は、第１、第２の入力信号の電圧レベルを高電圧側又は低電圧側にシフトさせる。そして、第１、第２の入力信号の電圧レベルを高電圧側にシフトさせた場合、差動信号の同相電圧に対して差動増幅器に与えられる第１、第２の入力信号の電圧レベルは、抵抗比のみで決定される電圧レベルよりも高くなるため、受信回路の同相入力範囲を低電圧側に拡大することが可能になる。一方、第１、第２の入力信号の電圧レベルを低電圧側にシフトさせた場合、差動信号の同相電圧に対して差動増幅器に与えられる第１、第２の入力信号の電圧レベルは、抵抗比のみで決定される電圧レベルよりも低くなるため、受信回路の同相入力範囲を高電圧側に拡大することが可能になる。つまり、本発明にかかる受信回路では、同相電圧に基づきバイアス電圧の電圧値を切り替えることで、第１、第２の分圧回路の抵抗比により決まる同相入力範囲よりも広い同相入力範囲を実現することができる。

本発明にかかる受信回路によれば、受信回路の増幅率を損ねることなく同相入力範囲を拡大することができる。

実施の形態１にかかる送受信回路のブロック図である。実施の形態１にかかる受信回路の回路図である。実施の形態１にかかるバイアス電圧切替回路の回路図である。実施の形態１にかかる受信回路の同相入力範囲を示すグラフである。実施の形態２にかかるバイアス電圧切替回路の回路図である。実施の形態２にかかる受信回路の同相入力範囲を示すグラフである。非特許文献１に記載の差動増幅回路の回路図である。

実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。本実施の形態にかかる受信回路は、例えば、送受信回路の受信回路として用いられる。そこで、図１に本実施の形態にかかる受信回路が搭載される送受信回路１のブロック図を示す。図１に示すように、送受信回路１は、送信回路ＴＸと、受信回路ＲＸとを有する。送信回路ＴＸは、例えば、コントローラ２等の処理回路から送信信号を受信して、受信した送信信号に基づき差動信号を出力する。一方、受信回路ＲＸは、図示しない他の回路が出力した差動信号を受信して、コントローラ２等の処理回路に出力する。図１に示す受信回路ＲＸでは、差動信号を受信してシングルエンド信号を出力する例を示したが、受信回路ＲＸは差動信号を出力しても良い。なお、以下の説明では、差動信号を受信し、シングルエンド信号を出力する受信回路ＲＸを例に説明する。

本発明にかかる送受信回路１では、受信回路ＲＸに特徴を有する。そこで、受信回路ＲＸについて以下で詳細に説明する。受信回路ＲＸの回路図を図２に示す。図２に示すように、受信回路ＲＸは、第１の分圧回路１０、第２の分圧回路１１、差動増幅器１２、同相電圧検出回路１３、バイアス電圧切替回路１４を有する。

第１の分圧回路１０は、抵抗Ｒ３、Ｒ４を有する。抵抗Ｒ３、Ｒ４は、差動信号の一方の信号（例えば、信号ＢＰ）が入力される第１の入力端子と、バイアス電圧Ｖｂが与えられるバイアス端子（例えば、バイアス電圧切替回路１４の出力端子）との間に直列に接続される。そして、第１の分圧回路１０は、抵抗Ｒ３と抵抗Ｒ４との抵抗比に基づき信号ＢＰを分圧した第１の入力信号を出力する。

第２の分圧回路１１は、抵抗Ｒ５、Ｒ６を有する。抵抗Ｒ５、Ｒ６は、差動信号の他方の信号（例えば、信号ＢＭ）が入力される第２の入力端子とバイアス端子との間に直列に接続される。そして、第２の分圧回路１１は、抵抗Ｒ５と抵抗Ｒ６との抵抗比に基づき信号ＢＭを分圧した第２の入力信号を出力する。

差動増幅器１２は、第１の分圧回路１０が出力する第１の入力信号と第２の分圧回路１１が出力する第２の入力信号との差動成分を増幅して出力信号ＯＵＴとして出力する。なお、実施の形態１では、差動増幅器１２は、Ｐ型の導電型を有するトランジスタにより第１、第２の入力信号を受信する差動対が構成されているものとする。

同相電圧検出回路１３は、抵抗Ｒ１、Ｒ２を有する。抵抗Ｒ１、Ｒ２は、第１、第２の入力端子の間に接続される。そして、同相電圧検出回路１３は、差動信号の同相電圧Ｖｃｍを検出する。より具体的には、抵抗Ｒ１、Ｒ２は、同一の抵抗値を有し、差動信号の中点電圧を抵抗Ｒ１、Ｒ２が互いに接続される点から出力する。このとき、差動信号の中点電圧は、差動信号の同相電圧Ｖｃｍと一致する電圧値となる。

バイアス電圧切替回路１４は、同相電圧Ｖｃｍに基づきバイアス電圧Ｖｂの電圧値を切り替える。より具体的には、バイアス電圧切替回路１４は、バイアス電圧Ｖｂの電圧値を切り替える閾値電圧を有する。そして、バイアス電圧切替回路１４は、同相電圧Ｖｃｍが閾値電圧よりも高い場合（同相電圧Ｖｃｍがハイレベルの場合）、バイアス電圧Ｖｂを同相電圧Ｖｃｍが閾値電圧よりも低い場合（同相電圧Ｖｃｍがロウレベルの場合）よりも低くする。また、バイアス電圧切替回路１４は、バイアス電圧Ｖｂの電圧値の切り替え前後のいずれの状態においても差動増幅器１２の同相入力範囲に収まる範囲でバイアス電圧Ｖｂを切り替える。

このバイアス電圧切替回路１４の詳細な回路図を図３に示す。図３に示すように、バイアス電圧切替回路１４は、電圧シフト回路２０及びインバータ２１を有する。電圧シフト回路２０は、高電圧電源（例えば、電源ＶＤＤ）とインバータ２１との間に設けられる。そして、電圧シフト回路２０は、電源ＶＤＤを降圧して電源ＶＤＤよりも低い電圧値を有する変換電圧ＶＨを出力する。この電圧シフト回路２０は、例えば、ダイオード等の素子を用いて実現される。

インバータ２１は、変換電圧ＶＨと低電圧電源（例えば、接地電源ＧＮＤ）とに基づき動作する。インバータ２１は、ＮＭＯＳトランジスタＮ１及びＰＭＯＳトランジスタＰ１を有する。ＮＭＯＳトランジスタＮ１のソースは、低電圧電源に接続される。ＮＭＯＳトランジスタＮ１のドレインとＰＭＯＳトランジスタＰ１のドレインとは互いに接続され、当該接続点からバイアス電圧Ｖｂを出力する。ＰＭＯＳトランジスタＰ１のソースは、電圧シフト回路２０の出力端子（例えば、変換電圧ＶＨが出力される端子）に接続される。ＰＭＯＳトランジスタＰ１のゲートとＮＭＯＳトランジスタＮ１のゲートには、同相電圧Ｖｃｍが与えられる。なお、高電圧電源と低電圧電源は、バイアス電圧切替回路１４と差動増幅器１２に共通して与えられるものである。

インバータ２１は、変換電圧ＶＨと接地電圧とに基づき動作することで、電源電圧と接地電圧とに基づき動作する場合に比べて閾値電圧が低くなる。実施の形態１にかかるインバータ２１では、閾値電圧は、電源電圧と接地電圧との１／２よりも接地電圧側の値となる。また、インバータ２１に電源電圧よりも低い電圧値を有する変換電圧ＶＨを印加することで、出力されるバイアス電圧Ｖｂの電圧値を電源電圧よりも低くすることができる。

続いて、実施の形態１にかかる受信回路ＲＸの同相入力範囲について説明する。図４に受信回路ＲＸの同相入力範囲を示すグラフを示す。なお、図４に示す例では、分圧前の信号ＢＰ、ＢＭとして−２０Ｖ〜２０Ｖの電圧が入力されるものとする。また、以下の説明では、第１の分圧回路１０及び第２の分圧回路１１から出力される第１の入力信号と第２の入力信号の同相電圧を分圧後の同相電圧Ｖｃｍｄと称す。

図４のグラフでは、第１の分圧回路１０及び第２の分圧回路１１に入力される信号ＢＰ、ＢＭの同相電圧Ｖｃｍｏを横軸に示し、第１の分圧回路１０及び第２の分圧回路１１によって分圧された信号ＢＰ、ＢＭ（第１の入力信号と第２の入力信号に相当する）の同相電圧Ｖｃｍｄを縦軸に示した。

図４に示すように、分圧前の同相電圧Ｖｃｍの電圧値がバイアス電圧切替回路１４の閾値電圧よりも低い場合、バイアス電圧切替回路１４はハイレベル（図４に示す例では２Ｖ程度）のバイアス電圧Ｖｂを出力する。また、分圧前の同相電圧Ｖｃｍの電圧値がバイアス電圧切替回路１４の閾値電圧よりも高い場合、バイアス電圧切替回路１４はロウレベル（図４に示す例ではほぼ接地電圧）のバイアス電圧Ｖｂを出力する。そして、受信回路ＲＸでは、バイアス電圧Ｖｂの切り替わりに応じて分圧後の同相電圧Ｖｃｍｄの電圧値が切り替える。

図４に示すように、受信回路ＲＸにおけるバイアス電圧Ｖｂの電圧値の切り替えは、バイアス電圧Ｖｂをハイレベルで固定した場合の分圧後の同相電圧Ｖｃｍｄの電圧値と、バイアス電圧Ｖｂをロウレベルで固定した場合の分圧後の同相電圧Ｖｃｍｄの電圧値と、が共に差動増幅器１２の同相入力範囲内にある状態で行われる。より具体的には、受信回路ＲＸは、分圧前の同相電圧Ｖｃｍの電圧値がバイアス電圧切替回路１４の閾値電圧よりも低い場合（分圧前の同相電圧Ｖｃｍがロウレベルの場合）は、ハイレベルのバイアス電圧Ｖｂと分圧前の同相電圧Ｖｃｍに基づき第１、第２の入力信号（分圧後の同相電圧Ｖｃｍｄ）が生成される。また、分圧前の同相電圧Ｖｃｍの電圧値がバイアス電圧切替回路１４の閾値電圧よりも高い場合（分圧前の同相電圧Ｖｃｍがハイレベルの場合）は、ロウレベルのバイアス電圧Ｖｂと分圧前の同相電圧Ｖｃｍに基づき分圧後の同相電圧Ｖｃｍｄが生成される。

バイアス電圧Ｖｂの切り替え前後に生成される分圧後の同相電圧Ｖｃｍｄは、同一の抵抗比に基づき生成される。このようなことから、バイアス電圧Ｖｂの切り替え前後に生成される分圧後の同相電圧Ｖｃｍｄは、互いに電圧値がシフトした関係を有する。つまり、受信回路ＲＸは、分圧前の同相電圧Ｖｃｍの電圧値に基づき、分圧後の同相電圧Ｖｃｍｄの電圧値をシフトさせる。

そして、受信回路ＲＸでは、分圧前の同相電圧Ｖｃｍがロウレベルの期間にはバイアス電圧Ｖｂをハイレベルとすることで、分圧後の同相電圧Ｖｃｍｄの電圧レベルを高電圧側にシフトさせ、分圧前の同相電圧Ｖｃｍがハイレベルの期間には分圧後の同相電圧Ｖｃｍｄの電圧レベルを低電圧側にシフトさせる。

受信回路ＲＸの同相入力範囲は、分圧後の同相電圧Ｖｃｍｄが差動増幅器１２の同相入力範囲の範囲内となる分圧前の同相電圧Ｖｃｍの範囲である。受信回路ＲＸではバイアス電圧切替回路１４がバイアス電圧Ｖｂの電圧値を切り替えることで、受信回路ＲＸの同相入力範囲を拡大する。このことについて以下で詳細に説明する。

バイアス電圧切替回路１４によるバイアス電圧Ｖｂの電圧値がハイレベルで固定されていた場合、受信回路ＲＸの同相入力範囲は、−１５Ｖ〜８Ｖ程度である。また、この場合に分圧後の同相電圧Ｖｃｍｄが取り得る電圧値は、−１．４Ｖ〜５．４Ｖ程度である。一方、バイアス電圧切替回路１４によるバイアス電圧Ｖｂの電圧値がロウレベルで固定されていた場合、差動増幅器１２の同相入力範囲は、−３Ｖ〜１９Ｖ程度である。また、この場合に分圧後の同相電圧Ｖｃｍｄが取り得る電圧値は、−３．４Ｖ〜３．４Ｖ程度である。つまり、分圧前の同相電圧Ｖｃｍが−３Ｖ〜８Ｖの範囲内においては、バイアス電圧Ｖｂがハイレベルとロウレベルのいずれの状態であっても分圧後の同相電圧Ｖｃｍｄは差動増幅器１２の同相入力範囲に収まる。

受信回路ＲＸでは、バイアス電圧切替回路１４が１．４Ｖ付近の閾値電圧を有する。つまり、受信回路ＲＸは、分圧前の同相電圧Ｖｃｍが１．４Ｖよりも小さい場合はハイレベルのバイアス電圧Ｖｂに基づき分圧後の同相電圧Ｖｃｍｄを生成し、分圧前の同相電圧Ｖｃｍが１．４Ｖよりも大きな場合はロウレベルのバイアス電圧Ｖｂに基づき分圧後の同相電圧Ｖｃｍｄを生成する。このような動作により、受信回路ＲＸの同相入力範囲の下限値は、ハイレベルのバイアス電圧Ｖｂに基づき決まる−１５Ｖとなり、受信回路ＲＸの同相入力範囲の上限は、ロウレベルのバイアス電圧Ｖｂに基づき決まる１９Ｖとなる。

上記説明より、実施の形態１にかかる受信回路ＲＸは、バイアス電圧Ｖｂの電圧値を切り替えることで、分圧前の同相電圧Ｖｃｍがロウレベルの場合には分圧後の同相電圧Ｖｃｍｄの電圧値を高電圧側にレベルシフトさせて同相入力範囲を低い電圧側に拡大することができる。また、実施の形態１にかかる受信回路ＲＸは、バイアス電圧Ｖｂの電圧値を切り替えることで、分圧前の同相電圧Ｖｃｍがハイレベルの場合には分圧後の同相電圧Ｖｃｍｄの電圧値を低電圧側にレベルシフトさせて同相入力範囲を高い電圧側に拡大することができる。つまり、実施の形態１にかかる受信回路ＲＸは、バイアス電圧Ｖｂを切り替えることで、第１の分圧回路１０及び第２の分圧回路１１における分圧比を高めることなく同相入力範囲を拡大することが可能になる。

また、実施の形態１にかかる受信回路ＲＸは、第１の分圧回路１０及び第２の分圧回路１１における分圧比を低く設定しても十分な同相入力範囲を確保できることから、受信回路ＲＸにおける差動成分の増幅率を高めることができる。

実施の形態２
実施の形態１にかかる受信回路ＲＸでは、差動増幅器１２の差動対をＰ型の導電型を有するトランジスタにより構成した。しかし、差動対を構成するトランジスタの導電型をＮ型とした場合、差動増幅器１２の同相入力範囲が高電圧側にシフトする。そのため、差動対をＮ型の導電型を有するトランジスタで構成した場合は、バイアス電圧切替回路１４の閾値を変更する必要がある。また、バイアス電圧Ｖｂのハイレベル電圧及びロウレベル電圧も変更する必要がある。

そこで、Ｎ型の導電型のトランジスタの差動対に対応したバイアス電圧切替回路１４ａの回路図を図５に示す。図５に示すように、バイアス電圧切替回路１４ａは、電圧シフト回路３０及びインバータ３１を有する。電圧シフト回路３０は、低電圧電源（例えば、接地電源ＧＮＤ）とインバータ２１との間に設けられる。そして、電圧シフト回路３０は、接地電圧よりも高い電圧値を有する変換電圧ＶＬを出力する。この電圧シフト回路３０は、例えば、ダイオード等の素子を用いて実現される。

インバータ３１は、変換電圧ＶＬと高電圧電源（例えば、電源ＶＤＤ）とに基づき動作する。インバータ３１は、ＮＭＯＳトランジスタＮ１及びＰＭＯＳトランジスタＰ１を有する。ＰＭＯＳトランジスタＰ１のソースは、高電圧電源に接続される。ＰＭＯＳトランジスタＰ１のドレインとＮＭＯＳトランジスタＮ１のドレインとは互いに接続され、当該接続点からバイアス電圧Ｖｂを出力する。ＮＭＯＳトランジスタＮ１のソースは、電圧シフト回路３０の出力端子（例えば、変換電圧ＶＬが出力される端子）に接続される。ＰＭＯＳトランジスタＰ１のゲートとＮＭＯＳトランジスタＮ１のゲートには、同相電圧Ｖｃｍが与えられる。なお、高電圧電源と低電圧電源は、バイアス電圧切替回路１４ａと差動増幅器１２に共通して与えられるものである。

インバータ３１は、変換電圧ＶＬと電源電圧とに基づき動作することで、電源電圧と接地電圧とに基づき動作する場合に比べて閾値電圧が高くなる。実施の形態２にかかるインバータ３１では、閾値電圧は、電源電圧と接地電圧との１／２よりも電源電圧側の値となる。また、インバータ３１に接地電圧よりも高い電圧値を有する変換電圧ＶＬを印加することで、出力されるバイアス電圧Ｖｂの電圧値を接地電圧よりも高くすることができる。

続いて、実施の形態２にかかる受信回路ＲＸの同相入力範囲について説明する。図６に実施の形態２にかかる受信回路ＲＸの同相入力範囲を示すグラフを示す。図６に示すように実施の形態２にかかる受信回路ＲＸの動作は実施の形態１の差動増幅器の同相入力範囲、分圧後の同相電圧Ｖｃｍｄ及び閾値電圧を高電圧側にシフトさせたものに相当し、実質的には同じものである。このような動作範囲のシフトは、差動対を構成するトランジスタの導電型の変更、バイアス電圧切替回路１４のバイアス電圧切替回路１４ａへの置き換え、及び、分圧回路の抵抗比の変更により実現できる。

このように、バイアス電圧Ｖｂの切り替え前後の電圧値及びバイアス電圧切替回路１４ａの閾値電圧は、分圧後の同相電圧Ｖｃｍｄを受信する差動増幅器１２の同相入力範囲に応じて適宜変更できるものである。

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。バイアス電圧切替回路の構成は一例であり、他の回路であっても同様な動作が可能である。

１送受信回路
２コントローラ
１０、１１分圧回路
１２差動増幅器
１３同相電圧検出回路
１４、１４ａバイアス電圧切替回路
２０、３０電圧シフト回路
２１、３１インバータ
Ｎ１ＮＭＯＳトランジスタ
Ｐ１ＰＭＯＳトランジスタ
ＢＰ、ＢＭ信号
ＯＵＴ出力信号
Ｒ１〜Ｒ６抵抗
ＲＸ受信回路
ＴＸ送信回路

Claims

差動信号の一方の信号が入力される第１の入力端子とバイアス電圧が入力されるバイアス端子との間に第１の抵抗及び第２の抵抗が直列に接続され、前記第１の抵抗と前記第２の抵抗との抵抗比に基づき前記差動信号の一方の信号を分圧した第１の入力信号を出力する第１の分圧回路と、
前記差動信号の他方の信号が入力される第２の入力端子と前記バイアス端子との間に第３の抵抗及び第４の抵抗が直列に接続され、前記第３の抵抗と前記第４の抵抗との抵抗比に基づき前記差動信号の他方の信号を分圧した第２の入力信号を出力する第２の分圧回路と、
前記第１、第２の入力信号を増幅して出力する差動増幅器と、
前記第１、第２の端子の間に接続され前記差動信号の同相電圧を検出する同相電圧検出回路と、
前記同相電圧に基づき前記バイアス電圧の電圧値を切り替えるバイアス電圧切替回路と、
を有する受信回路。
前記バイアス電圧切替回路は、前記同相電圧が前記バイアス電圧の電圧値を切り替える閾値電圧よりも低い場合、前記バイアス電圧を前記同相電圧が前記閾値電圧よりも高い場合よりも高く設定する請求項１に記載の受信回路。
前記バイアス電圧は、電圧レベルの切り替え前後のいずれの状態においても前記差動増幅器の同相入力範囲に収まる請求項１又は２に記載の受信回路。
前記バイアス電圧切替回路は、前記差動増幅器と共通に与えられる高電圧電源及び低電圧電源に基づき動作し、
前記バイアス電圧切替回路が前記バイアス電圧の電圧値を切り替える閾値電圧は、前記差動増幅器がＮ型の導電型を有するトランジスタにより差動対を構成している場合、前記高電圧側電源と前記低電圧電源との中間電圧よりも前記高電圧電源側の値であり、前記差動増幅器がＰ型の導電型を有するトランジスタにより差動対を構成している場合、前記高電圧側電源と前記低電圧電源との中間電圧よりも前記低電圧電源側の値である請求項１乃至３のいずれか１項に記載の受信回路。
前記バイアス電圧切替回路は、前記差動増幅器と共通に与えられる高電圧電源及び低電圧電源のいずれか一方の電源の電圧をレベルシフトして変換電圧を出力する電圧シフト回路と、
前記高電圧電源及び前記低電圧電源の他方の電源の電圧と前記変換電圧とに基づき動作するインバータと、を有する請求項１乃至４のいずれか１項に記載の受信回路。
前記電圧シフト回路は、
前記差動増幅器がＮ型の導電型を有するトランジスタにより差動対を構成している場合、前記低電圧電源と前記インバータとの間に設けられ、前記低電圧電源の電圧値よりも高い電圧値を有する前記変換電圧を出力し、
前記差動増幅器がＰ型の導電型を有するトランジスタにより差動対を構成している場合、前記高電圧電源と前記インバータとの間に設けられ、前記高電圧電源の電圧値よいも低い電圧値を有する前記変換電圧を出力する請求項１乃至５のいずれか１項に記載の受信回路。