JPWO2020129947A1 - Dll回路、時間差増幅回路及び測距撮像装置 - Google Patents
Dll回路、時間差増幅回路及び測距撮像装置 Download PDFInfo
- Publication number
- JPWO2020129947A1 JPWO2020129947A1 JP2020561444A JP2020561444A JPWO2020129947A1 JP WO2020129947 A1 JPWO2020129947 A1 JP WO2020129947A1 JP 2020561444 A JP2020561444 A JP 2020561444A JP 2020561444 A JP2020561444 A JP 2020561444A JP WO2020129947 A1 JPWO2020129947 A1 JP WO2020129947A1
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- switch
- time difference
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 61
- 230000003321 amplification Effects 0.000 claims abstract description 44
- 230000001934 delay Effects 0.000 claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims description 45
- 238000005259 measurement Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 14
- 230000003111 delayed effect Effects 0.000 description 8
- 238000003384 imaging method Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
- G01S17/88—Lidar systems specially adapted for specific applications
- G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
- G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
- G01C3/00—Measuring distances in line of sight; Optical rangefinders
- G01C3/02—Details
- G01C3/06—Use of electric means to obtain final indication
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
- G01S7/491—Details of non-pulse systems
- G01S7/4912—Receivers
- G01S7/4915—Time delay measurement, e.g. operational details for pixel components; Phase measurement
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/779—Circuitry for scanning or addressing the pixel array
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Electromagnetism (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Measurement Of Optical Distance (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Optical Radar Systems And Details Thereof (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
図3は、実施の形態1に係るDLL回路10の構成を示すブロック図である。DLL回路10は、入力クロック信号に対して必要な位相だけ遅延させた遅延後信号を生成する回路であり、時間差増幅回路11、位相比較回路12、及び、可変遅延回路13を備える。
図8は、実施の形態2に係る測距撮像装置50の構成を示すブロック図である。測距撮像装置50は、撮像によって距離画像を生成する装置であり、DLL回路10a、PLL(Phase−Locked Loop)回路51、タイミング制御回路52、受光部53、露光駆動回路54、垂直走査回路55、列ADコンバータ56、信号処理回路57、及び、出力インタフェース58を備える。なお、本図には、測距撮像装置50と連携して動作する光源40及び光源駆動回路41も併せて図示されている。
11 時間差増幅回路
12、101 位相比較回路
13、102 可変遅延回路
13a チャージポンプ回路
13b ループフィルタ回路
13c 遅延調整回路
20a 第1スルーレート制御回路
21a、22a 第1インバータ
23a 第1スイッチ
24a 第2スイッチ
25a 第3スイッチ
26a 第1閾値設定回路
27a 第1コンパレータ
28a 第1キャパシタ
20b 第2スルーレート制御回路
21b、22b 第2インバータ
23b 第4スイッチ
24b 第5スイッチ
25b 第6スイッチ
26b 第2閾値設定回路
27b 第2コンパレータ
28b 第2キャパシタ
30a 第1電流源
31a 第2電流源
30b 第3電流源
31b 第4電流源
40 光源
41 光源駆動回路
50 測距撮像装置
51 PLL回路
52 タイミング制御回路
52a 発光露光制御部
52b 撮像制御部
53 受光部
54 露光駆動回路
55 垂直走査回路
56 列ADコンバータ
57 信号処理回路
58 出力インタフェース
Claims (12)
- 入力された第1信号及び第2信号に対して、前記第1信号に含まれる論理レベルの変化点であるエッジと前記第2信号に含まれる論理レベルの変化点であるエッジとの時間差を増幅する処理を施し、得られた第1増幅後信号及び第2増幅後信号を出力する時間差増幅回路と、
前記時間差増幅回路から出力された前記第1増幅後信号及び前記第2増幅後信号の位相差を算出し、算出した位相差を示す位相差信号を出力する位相比較回路と、
前記位相比較回路から出力された前記位相差信号が示す位相差に依存する遅延量だけ前記第2信号を遅延させ、遅延後信号として出力する可変遅延回路と
を備えるDLL(Delay−Locked Loop)回路。 - 前記可変遅延回路は、
前記位相差に対応する電流を出力するチャージポンプ回路と、
前記チャージポンプ回路から出力された電流に応じて蓄電又は放電をするループフィルタ回路と、
前記ループフィルタ回路が出力する電圧に応じて前記第2信号を遅延させる遅延調整回路とを有する
請求項1記載のDLL回路。 - 前記時間差増幅回路は、
複数の電流源と、
前記第1信号及び前記第2信号の論理レベルの組み合わせに応じて、前記複数の電流源のうちの少なくとも2つを動作させる大電流モード及び前記複数の電流源の一つだけを動作させる小電流モードを切り替える制御回路とを有する
請求項1又は2記載のDLL回路。 - 前記時間差増幅回路による前記時間差の増幅率、及び、前記時間差増幅回路が前記時間差を線形増幅できる前記時間差の範囲である入力時間差レンジは、前記複数の電流源のそれぞれが出力する電流の値に依存して定まる
請求項3記載のDLL回路。 - 前記複数の電流源は、第1電流源及び第2電流源を含み、
前記制御回路は、第1スルーレート制御回路を含み、
前記第1スルーレート制御回路は、
第1キャパシタと、
前記第1信号の論理レベルに応じて、前記第1キャパシタと前記第1電流源及び前記第2電流源との接続をオンオフする第1スイッチと、
前記第2信号の論理レベルに応じて、前記第2電流源を動作せるか否かを切り替える第2スイッチとを含む
請求項3又は4記載のDLL回路。 - 前記第1スルーレート制御回路は、さらに、
第1コンパレータと、
前記第1信号の論理レベルに応じてオンオフを切り替える第3スイッチとを含み、
前記第1スイッチの一端に、前記第3スイッチと、前記第1キャパシタと、前記第1コンパレータの第1入力端子とが接続され、
前記第1スイッチの他端に、前記第2スイッチの一端と、前記第1電流源とが接続され、
前記第2スイッチの他端に、前記第2電流源が接続される
請求項5記載のDLL回路。 - 前記第1スルーレート制御回路は、さらに、前記第1コンパレータの第2入力端子に所定の電圧を出力する第1閾値設定回路を含む
請求項6記載のDLL回路。 - 前記複数の電流源は、さらに、第3電流源及び第4電流源を含み、
前記制御回路は、さらに、第2スルーレート制御回路を含み、
前記第2スルーレート制御回路は、
第2キャパシタと、
前記第2信号の論理レベルに応じて、前記第2キャパシタと前記第3電流源及び前記第4電流源との接続をオンオフする第4スイッチと、
前記第1信号の論理レベルに応じて、前記第4電流源を動作せるか否かを切り替える第5スイッチとを含む
請求項3〜7のいずれか1項に記載のDLL回路。 - 前記第2スルーレート制御回路は、さらに、
第2コンパレータと、
前記第2信号の論理レベルに応じてオンオフを切り替える第6スイッチとを含み、
前記第4スイッチの一端に、前記第6スイッチと、前記第2キャパシタと、前記第2コンパレータの第1入力端子とが接続され、
前記第4スイッチの他端に、前記第5スイッチの一端と、前記第3電流源とが接続され、
前記第5スイッチの他端に、前記第4電流源が接続される
請求項8記載のDLL回路。 - 前記第2スルーレート制御回路は、さらに、前記第2コンパレータの第2入力端子に所定の電圧を出力する第2閾値設定回路を含む
請求項9記載のDLL回路。 - 請求項1〜10のいずれか1項に記載のDLL回路が備える時間差増幅回路。
- 光電変換を行う受光部と、
請求項1〜10のいずれか1項に記載のDLL回路と、
前記DLL回路に対して、前記第2信号を与えるタイミング制御回路とを備え、
前記DLL回路は、測距用の光源を駆動する光源駆動回路及び露光のために前記受光部を駆動する露光駆動回路の少なくとも一方に対して、前記遅延後信号を出力し、前記少なくとも一方から出力されるフィードバック信号を前記第1信号として受け取る
測距撮像装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018236306 | 2018-12-18 | ||
JP2018236306 | 2018-12-18 | ||
PCT/JP2019/049308 WO2020129947A1 (ja) | 2018-12-18 | 2019-12-17 | Dll回路、時間差増幅回路及び測距撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2020129947A1 true JPWO2020129947A1 (ja) | 2021-11-04 |
Family
ID=71100323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020561444A Pending JPWO2020129947A1 (ja) | 2018-12-18 | 2019-12-17 | Dll回路、時間差増幅回路及び測距撮像装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20210344347A1 (ja) |
JP (1) | JPWO2020129947A1 (ja) |
CN (1) | CN113196008B (ja) |
WO (1) | WO2020129947A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022139835A (ja) * | 2021-03-12 | 2022-09-26 | ソニーセミコンダクタソリューションズ株式会社 | 光源駆動回路および測距装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5507053B2 (ja) * | 2008-03-27 | 2014-05-28 | パナソニック株式会社 | 距離測定装置 |
WO2012120569A1 (ja) * | 2011-03-07 | 2012-09-13 | パナソニック株式会社 | 時間差デジタル変換回路およびそれを備えた時間差デジタル変換器 |
US9442463B2 (en) * | 2013-12-19 | 2016-09-13 | Intel Corporation | Time-to-digital converter (TDC) with offset cancellation |
-
2019
- 2019-12-17 WO PCT/JP2019/049308 patent/WO2020129947A1/ja active Application Filing
- 2019-12-17 JP JP2020561444A patent/JPWO2020129947A1/ja active Pending
- 2019-12-17 CN CN201980082186.0A patent/CN113196008B/zh active Active
-
2021
- 2021-06-11 US US17/345,445 patent/US20210344347A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2020129947A1 (ja) | 2020-06-25 |
CN113196008B (zh) | 2023-05-02 |
US20210344347A1 (en) | 2021-11-04 |
CN113196008A (zh) | 2021-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI237999B (en) | Dc level control method, clamp circuit, and imaging apparatus | |
JP4340296B2 (ja) | A/d変換器 | |
US9288415B2 (en) | Solid-state imaging apparatus and imaging system | |
US9445029B2 (en) | Solid-state imaging apparatus with plural column circuits arranged separately in upper and lower positions and driving method therefor | |
US9060139B2 (en) | Solid-state imaging apparatus and method for driving the same | |
US8362818B2 (en) | Clock adjustment circuit, shift detection circuit of duty ratio, imaging device and clock adjustment method | |
WO2012143982A1 (ja) | ランプ生成回路、並びにそれを備えたイメージセンサーおよび撮像装置 | |
JP2009236650A (ja) | 発光装置およびそれを用いる空間情報検出装置 | |
US8823575B2 (en) | Ad conversion circuit and solid-state image pickup device | |
KR20110130189A (ko) | 램프 파형 생성 장치 및 방법 | |
JPWO2020129954A1 (ja) | 測距撮像装置 | |
JP2007096593A (ja) | 受信装置 | |
US20180219037A1 (en) | Solid-state imaging device | |
WO2020100673A1 (ja) | 信号処理装置及び信号処理方法 | |
US20210344347A1 (en) | Dll circuit, time difference amplifier circuit, and distance-measuring imaging device | |
JP2015216466A (ja) | 撮像装置の駆動方法、撮像システムの駆動方法 | |
JP2020173199A (ja) | 発光駆動装置および発光装置 | |
WO2021149506A1 (ja) | 時間計測装置、時間計測方法及び測距装置 | |
JP2003060934A (ja) | 増幅器の駆動制御装置及びこれを備えた信号処理システム | |
JP2017073746A (ja) | 撮像装置、撮像システム、撮像装置の駆動方法 | |
JP2008277912A (ja) | 半導体集積回路装置 | |
US20130088627A1 (en) | Analog-to-digital converter, photoelectric conversion device, and imaging system | |
US20240072779A1 (en) | Jitter cancellation circuit | |
JP6304983B2 (ja) | 焦点検出装置、光電変換システム、焦点検出装置の駆動方法 | |
JP2021034869A (ja) | 撮像装置および撮像装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210507 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240410 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240625 |