JP2005123350A - 平均パワー検出回路、レーザーダイオード駆動回路及び光送信モジュール - Google Patents

Abstract

【課題】 低速信号用の部品で構成でき、バースト信号が高速で短くても正確な平均光パワー検出ができる平均パワー検出回路を与える。
【解決手段】 積分回路３０をキャパシタ６０と複数の抵抗５０、５２〜５５、５７とスイッチ回路５１、５６で構成する。抵抗を直列接続する場合は、直列接続される抵抗の１つと並列にスイッチ回路を接続し、抵抗を並列接続する場合は、並列接続される抵抗の１つと直列にスイッチ回路を接続する。バースト信号の開始から所定の時間が経過した時点でスイッチ回路をONからOFFに切り換えて、時定数を小から大へと切り換えるので、素早く平均値に達する上、安定した平均値を出力できる。
【選択図】 図１

Description

本発明は、光通信において光ファイバに光信号を送出するレーザーダイオードを駆動する回路に関し、特に、レーザーダイオード駆動回路においてレーザー出力光パワーや消光比などの制御に用いられる平均パワー検出回路並びに、これを用いたレーザーダイオード駆動回路及び光送信モジュールに関する。

レーザーダイオード駆動回路では、通常、レーザーダイオード（以下、ＬＤと記す）の出力光をＬＤの近傍に配置されたフォトダイオードで受信して得た帰還信号を基に、ＬＤの駆動電流のフィードバック制御が行われる。この制御の過程で、ＬＤ出力光パワーのバースト（間欠的に短時間だけ発生するデータ）ごとの平均値を用いるため、バーストごとに帰還信号の平均値を求める回路が必要となる。

平均値の検出方法は２つに大別される。１つは、入力信号（この場合、フォトダイオードからの帰還信号）の最大値と最小値を検出し、これらの値の平均値（すなわち、和の１／２）を計算する方法である（例えば、下記の特許文献１参照）。ただし、この方法では、バーストのマーク率（そのバーストを構成するデータの０と１との合計に対する１の割合）が１／２であると仮定している。もう１つは、入力信号（＝帰還信号）をバーストごとに積分器を用いて積分して得た値を平均値とする方法である（例えば、下記の特許文献２、３参照）。
特開平６−８５３６３号公報（段落００１７〜００１８、図２） 特開２００１−９４２０２号公報（段落００４２、図２、３） 特許第２９３２１００号公報（段落００４２、図２、３）

しかしながら、従来の平均パワー検出方法には次のような問題がある。
まず、第１の方法では、送信データの速度が高速になると最大値検出及び最小値検出を行う回路も同様の速度で動作しなければならないので、高速動作に耐える高価な部品が必要になり、高速信号を扱うための制限の多い実装が必要になる。

また、第２の方法では、バースト信号が存在する短い時間に平均値を得ようとして小さい時定数を選択するとバースト信号のパターンに依存して積分器の出力が安定しなくなる。図７（Ａ）は、積分器の時定数を小さくしたときの積分器の入力信号（帰還バースト信号）及び出力信号（Pave）の波形例を示す図である。図７（Ｂ）は、見やすくするために図７（Ａ）から帰還バースト信号を除いた図である。積分器の出力（Pave）は早い時点で理論上の平均値に近づくが、その後も信号パターンによって上下してしまう。

この問題を回避するために大きい時定数を選択した場合の積分器の入力信号（帰還バースト信号）及び出力信号の波形の例を図８（Ａ）に示す。図８（Ｂ）は、見やすくするために図８（Ａ）から帰還バースト信号を除いた図である。この場合、積分器の出力（Pave）は滑らかであるが理論上の平均値に達するまで時間がかかりすぎて、短いバースト信号に対して正しい平均パワーを得ることができない。

したがって、持続期間が短くかつ高速なバースト信号に対しても平均パワーを正確に検出でき、低速信号用の部品で実現できる平均パワー検出回路が必要である。

請求項１に記載の発明は、積分回路を含み、前記積分回路の入力端子に間欠的に与えられるバースト信号の平均値を出力する平均パワー検出回路であり、前記積分回路が、その積分時定数の決定に関与する所定の電気抵抗を与える抵抗手段と、所定の静電容量を与える容量手段とを含み、前記抵抗手段が、複数の抵抗素子と、前記複数の抵抗素子中の特定の抵抗素子と直列又は並列に接続された開閉スイッチ回路を備え、前記バースト信号の開始から所定の時間経過した時点で変化する開閉制御信号に応じて、前記開閉スイッチ回路が、前記時点でONからOFFへと変化するように構成される。この構成により、バースト信号が高速で短くても正確な平均光パワー検出ができる平均パワー検出回路を低速信号用の部品で実現することができる。

請求項２に記載の発明は、請求項１に記載の平均パワー検出回路において、前記積分回路の出力端子に接続され、前記時点から第２の所定の時間が経過した第２の時点で変化するサンプル制御信号に応じて、前記積分回路の出力信号を標本化し、標本化した値を前記平均値として保持するサンプルホールド回路を更に備えた。

請求項３に記載の発明は、請求項１又は２に記載の平均パワー検出回路において、前記バースト信号の開始を検出して前記開閉制御信号を出力する開閉制御手段を更に備えたものである。

請求項４に記載の発明は、請求項２に記載の平均パワー検出回路において、前記バースト信号の開始を検出して前記開閉制御信号を出力する開閉制御手段と、前記サンプル制御信号を出力するサンプル制御手段との少なくとも一方を更に備えたものである。

請求項５に記載の発明は、請求項４に記載の平均パワー検出回路において、前記サンプル制御手段が、前記サンプル制御信号として、前記第２の時点で始まるパルス信号を出力する手段からなり、前記開閉制御手段が、前記パルス信号の終了時に、前記開閉スイッチ回路の開閉状態が前記第１の時点の前の状態に戻るように、前記開閉制御信号を変化させる手段を含むものである。

請求項６に記載の発明は、請求項１から５のいずれか１つに記載の平均パワー検出回路のおいて、前記積分回路が更に能動素子を含むものである。

請求項７に記載の発明は、請求項６に記載の平均パワー検出回路において、前記能動素子が、演算増幅器であり、前記演算増幅器の出力端子と反転入力端子を接続する経路が、前記抵抗手段と前記容量手段の並列接続を含むものである。

請求項８に記載の発明は、請求項６に記載の平均パワー検出回路において、前記能動素子が、演算増幅器であり、前記演算増幅器の出力端子と反転入力端子との間に前記容量手段が挿入され、前記抵抗手段の一端が前記演算増幅器の反転入力端子に接続され、前記抵抗手段の他端が前記積分回路の入力端子として使用される。

請求項９に記載の発明は、請求項１から８のいずれか１つに記載の平均パワー検出回路において、前記特定の抵抗素子と、第２及び第３の抵抗素子がすべて直列に接続され、前記開閉スイッチ回路が前記特定の抵抗素子と並列に接続され、前記第２の抵抗素子に第２の開閉スイッチ回路が並列に接続され、前記開閉スイッチ回路及び第２の開閉スイッチ回路が、前記バースト信号の開始前は共にOFFであり、前記バースト信号の開始後、時間をずらして順にONとなることにより、所望の積分特性を実現するようにしたものである。

請求項１０の発明は、レーザーダイオードの近傍に配置されたモニタ用フォトダイオードに流れる電流又は前記電流に相当する電圧を入力とする請求項１から９のいずれか１つに記載の平均パワー検出回路と、前記平均パワー検出回路から出力される前記平均値と基準電圧との比較に基づいて前記レーザーダイオードに流す駆動電流のバイアス電流成分を制御するバイアス制御信号を出力するバイアス制御手段と、前記電流又は電圧を用いて前記駆動電流の変調電流成分を制御する変調制御信号を出力する変調制御手段と、前記バイアス制御信号、前記変調制御信号及び外部から与えられる送信バースト信号に基づいて前記レーザーダイオードを駆動する手段とを備えたレーザーダイオード駆動回路である。

請求項１１に記載の発明は、請求項１０に記載のレーザーダイオード駆動回路と、前記レーザーダイオードと、前記モニタ用フォトダイオードとを一体化した光送信モジュールである。

本発明によれば、積分回路の時定数を決定する抵抗手段の抵抗値を開閉スイッチ回路により変化させることにより、バースト信号が高速で短くても正確な平均光パワー検出ができる平均パワー検出回路を低速信号用の部品で構成することができる。

以下、本発明の実施の形態を添付図面により詳細に説明する。なお、複数の図面に同じ要素を示す場合には同一の参照符号を付ける。図１（Ａ）は本発明の一実施の形態による光送信モジュールの概要を示す略ブロック図である。図１（Ａ）において、光送信モジュール１００は、レーザーダイオード（ＬＤ）とモニタ用フォトダイオード（ＰＤ）を収容したＬＤモジュール２、及びＬＤを駆動するとともに、ＬＤの出力光によりＰＤに流れる電流（帰還バースト電流）を用いてＬＤの駆動電流の制御を行うレーザーダイオード駆動装置１から構成される。

レーザーダイオード駆動装置１は、カソードが電源に接続されたＰＤのアノードと接地との間に挿入され、ＰＤに流れる帰還バースト電流を電圧（帰還バースト電圧又は信号）に変換する抵抗素子３と、帰還バースト信号に基づいてＬＤに流す電流のバイアス成分の値Ｉｂと変調（又はパルス）成分の振幅Ｉｍを制御する駆動電流制御部４と、外部（光送受信モジュールを用いる上位のシステム）から与えられる送信バースト信号に応じて駆動電流制御部４の制御出力Ｉｂ及びＩｍにより決定される駆動電流をＬＤに供給するＬＤ電流源６から成る。駆動電流制御部４は、帰還バースト信号の平均値Paveを出力する平均パワー検出回路１０を含み、平均値Paveと基準電圧との比較に基づいて電流成分の制御値を出力する。

以上の説明から明らかなように、本発明は、送信バースト信号が流れるＬＤの出力光によりＰＤに流れる帰還バースト電流又はこの電流に相当する電圧の平均値を用いてＬＤ駆動電流の制御を行うレーザーダイオード駆動装置であれば、何にでも適用することができる。換言すれば、本発明は、このようなレーザーダイオード駆動装置において帰還バースト電流又はこの電流に相当する電圧の平均値を出力する平均パワー検出回路に適用することができる。

次に、レーザーダイオード駆動装置１の動作を説明する。送信バースト信号Ｓｉ（ｉは、バーストにおけるビット番号である）は、論理０又は１を表す２値信号である。また、当業者には周知のように、レーザーダイオード駆動装置１には、送信バースト信号Ｓｉ線にバースト信号が送出されているか否かを示すための信号（例えば、Bias_on）も供給される。Bias_on信号は、例えば、Ｓｉ信号線にバースト信号が送出されていない時は論理「０」であり、Ｓｉ信号線にバースト信号が送出されている時は論理「１」である。

したがって、バースト信号がなくBias_on信号が論理「０」の時は、ＬＤ電流源６の出力、すなわち、レーザーダイオード電流は、ゼロとなる。Bias_on信号が論理「１」となり、送信バースト信号Ｓｉが発生すると、ＬＤ電流源６は、Ｓｉの値（０又は１）に応じて振幅がＩｍだけ変化する変調電流成分とバイアス電流成分Ｉｂとの和Ｉｍ・Ｓｉ＋Ｉｂに等しい電流をＬＤに流す。ＰＤには、ＬＤの光パワーに応じた帰還バースト電流が発生し、この電流は抵抗素子３によって帰還バースト電圧に変換される。

駆動電流制御部４の平均パワー検出回路１０は、帰還バースト信号が発生する度に、その帰還バースト信号の平均値Paveを与える。

図１（Ｂ）は、本発明の一実施の形態による平均パワー検出回路１０の構成を示すブロック図である。図１（Ｂ）において、平均パワー検出回路１０は、Bias_on信号から制御用のタイミング信号Ｃｓｗ、Ｃｓｈ（後述する）を生成するタイミング信号発生回路２０、タイミング信号発生回路２０からのタイミング信号Ｃｓｗに応じて時定数を変化させながら帰還バースト信号を積分する積分回路３０、及び積分回路３０の出力信号をタイミング信号発生回路２０からのタイミング信号Ｃｓｈに同期して、平均値Paveとして標本化したのち、次の信号Ｃｓｈまで保持するサンプルホールド回路４０から成る。なお、タイミング信号発生回路２０に対する入力信号としては、後述のように、Bias_on信号の代わりに、送信バースト信号Ｓｉ又は帰還バースト信号を用いてもよい。

さらに、積分回路３０は、例えば、抵抗回路５０と一端が接地されたキャパシタ６０の他端とが接続され、抵抗回路５０とキャパシタ６０とのノードを出力端子とし、抵抗回路５０の開放側の端子を入力端子とする回路である。抵抗回路５０は、タイミング信号Ｃｓｗのレベルに応じて抵抗値が変えられるように構成された回路であり、いくつかの具体例を図２に示す。

例えば、図２（Ａ）の抵抗回路５０ａは、抵抗５３、抵抗５３に並列に接続されたスイッチ回路５１、及び抵抗５３とスイッチ回路５１に直列に接続された抵抗５２から成る。以降、抵抗素子５５の抵抗値をＲ５５と表すことにすると、抵抗回路５０ａの抵抗値は、信号Ｃｓｗが論理０（又はLOWレベル）でスイッチ５１が閉じている場合、Ｒ５２であるが、信号Ｃｓｗが論理１（又はHIGHレベル）になりスイッチ５１が開くとＲ５２＋Ｒ５３となり、増大する。このように、スイッチ５１の開閉により積分回路３０の時定数を２段階に調節することができる。

図３（Ａ）は、本発明のレーザーダイオード駆動装置１の平均パワー検出回路１０中の積分回路３０の入力信号と出力信号の波形の一例を示す図であり、図３（Ｂ）は、積分回路３０の出力と、タイミング信号Ｃｓｗ及びＣｓｈの波形を示す図である。図３の例は、バースト信号のビット速度が１．２５Gbit／ｓであり、Ｒ５２＝２．２ｋΩ、Ｒ５３＝１０ｋΩ、キャパシタ６０の容量が１０ｐＦであり、かつ積分回路３０の時定数（すなわち、抵抗回路５０ａの抵抗値）をバースト信号の開始から２５０ｎｓ後に切り換えた場合の一例である。

ここで、図１（Ｂ）、２（Ａ）及び３（Ｂ）を参照しながら、平均パワー検出回路１０の動作を説明する。タイミング信号発生回路２０は、バースト信号を受信していない期間は、タイミング信号Ｃｓｗ及びＣｓｈを共に、例えばLOWレベルに維持し、Bias_on信号のレベルによりバースト信号が発生したかどうかを検出するように構成される。タイミング信号発生回路２０は、Bias_on信号からバースト信号の開始を検出して、開始の時点から所定の時間Ｔ１経過すると、信号ＣｓｗをHIGHにし、さらに所定の時間Ｔ２が経過すると、例えば、所定の持続期間の正のパルスを信号Ｃｓｈとして出力する。そして、タイミング信号発生回路２０は、その所定の持続期間が経過しパルス信号Ｃｓｈが終了するときパルスの立ち下がりエッジで信号ＣｓｗをLOWに戻して、現在のバースト信号に対する処理を終了し、次のバースト信号を検出するモードに入る。

以上のようなタイミング信号発生回路２０の動作により、図３（Ｂ）の下部に示すようなタイミング信号Ｃｓｗ及びＣｓｈが生成される。ここで、図２（Ａ）に示したスイッチ回路５１が、信号ＣｓｗがLOWのときONとなり、信号ＣｓｗがHIGHのときOFFとなるように構成されているものとする。この場合、帰還バースト信号は、最初は、抵抗５２の抵抗値Ｒ５２とキャパシタ６０のキャパシタンスＣ６０（以下同様に表す）の時定数Ｒ５２・Ｃ６０（この例では、０．０２２である）で積分されるので、積分回路３０出力の立ち上がりは速いが高周波成分が含まれる。バースト信号の開始からＴ１（図３の例では２５０ｎｓ）経過すると、時定数が（Ｒ５２＋Ｒ５３）・Ｃ６０（この例では、０．１２２）に切り換えられるので、Ｔ１経過後は積分回路３０は安定した平均値を出力する。さらに、期間Ｔ２経過した時点（図３の例では、バースト信号の開始後４００ｎｓ）で、サンプルホールド回路４０が、安定した積分回路３０の出力を標本化し平均値Paveとして出力端子に保持する。したがって、平均値Paveをデジタル値に変換するために窓時間が１００ｎｓあるような低速のAD変換器を用いたとしても約５００ｎｓ以上のバースト信号であれば問題なく動作することがわかる。

＜抵抗回路５０の変形＞
なお、抵抗回路５０の具体例は図２（Ａ）のものだけでなく、図２（Ｂ）の構成も考えられる。図２（Ｂ）において、抵抗回路５０ｂは、抵抗５４、抵抗５４に直列に接続されたスイッチ回路５１、及び抵抗５４とスイッチ回路５１との直列回路に並列に接続された抵抗５５から成る。抵抗回路５０ａの抵抗値は、スイッチ５１が閉じている場合、抵抗５４と抵抗５５は並列に接続されるので、（Ｒ５４＋Ｒ５５）／（Ｒ５４・Ｒ５５）となるが、スイッチ５１が開くとＲ５５となり、やはり抵抗値は増大する。

以上の例では時定数を２段階に切り換えたが、より多くの段階に切り換えることも考えられる。その場合の具体例を図２（Ｃ）に示す。図２（Ｃ）において、抵抗回路５０ｃは、直列に接続された抵抗５２、５３及び５７、抵抗５３に並列接続されたスイッチ回路５１、並びに抵抗５７に並列接続されたスイッチ回路５６から成る。スイッチ回路５１と５６は同じ構造のものである。抵抗回路５０ｃの抵抗値は、両スイッチ５１、５６がONの状態から順に１つずつOFFになると、Ｒ５２にＲ５３、更にＲ５７と順に加算されていく。このように、抵抗回路５０ｃを用いることにより、積分回路３０の特性を設計者が望む特性に一層近づけることが可能となる。

＜積分回路３０の変形＞
なお、上述の実施の形態では、積分回路３０は、抵抗要素と容量要素のみから成る受動回路であるが、本発明は、積分回路３０が能動要素を含むものでも適用することができる。図４は、能動要素として演算増幅器を含む積分回路に本発明を適用した例を２つ示す図である。図４（Ａ）（Ｂ）は、ＰＤの電流を電圧の変換をせずに直に増幅する例である。図４（Ａ）の積分回路３０ａは、ＰＤのアノードに反転入力端子が接続され、非反転入力端子が接地された演算増幅器７０、演算増幅器７０の出力端子と反転入力端子に並列接続された抵抗回路５０及びキャパシタ６０から成る。図４（Ｂ）の積分回路３０ｂは、ＰＤのアノードに一端が接続された抵抗回路５０、抵抗回路５０の他端に反転入力端子が接続され、非反転入力端子が接地された演算増幅器７０、演算増幅器７０の出力端子と反転入力端子に並列接続されたキャパシタ６０から成る。積分回路３０ａ、３０ｂの抵抗回路５０には、図２（Ａ）〜（Ｃ）のいずれの構成を用いてもよい。

以上から、本発明の一実施の形態では、積分回路をキャパシタと複数の抵抗とスイッチ回路で構成するが、抵抗を直列接続する場合は、直列接続される抵抗の１つと並列にスイッチ回路を接続し、抵抗を並列接続する場合は、並列接続される抵抗の１つと直列にスイッチ回路を挿入する。通常はスイッチ回路をONに保ち、バースト信号の開始から所定の時間Ｔ１が経過した時点でスイッチ回路をOFFに切り換えるように制御すればよい。

＜その他の変形＞
以上は、本発明の説明のために実施の形態の例を挙げたに過ぎない。したがって、種々の変更、修正または追加を行うことは、当業者には容易である。

例えば、上述の実施の形態では、スイッチ回路５１は、タイミング信号ＣｓｗがLOWのときONで、ＣｓｗがHIGHのときOFFであると仮定したが、逆の特性を有するものでもよい。後者の場合、タイミング信号発生回路２０は、図３（Ｂ）に示したＣｓｗの波形を反転させた波形を出力すればよい。

また、以上の説明では、スイッチ回路５１は、制御信号として与えられる信号Ｃｓｗのレベルに応じて開閉状態を変化させるものであると仮定したが、制御信号として所定範囲の持続期間を有するパルスを使用するタイプのものでもよい。すなわち、スイッチ回路５１は、パルスを受信するたびに開閉状態を反転させるものでもよい。この場合、タイミング信号発生回路２０は、図３（Ｂ）に示したＣｓｗの波形の立ち上がりエッジと、信号Ｃｓｈの立ち下がりエッジでそれぞれ１つずつパルスをＣｓｗ端子から出力すればよい。

なお、上述の実施の形態では、タイミング信号発生回路２０は、バースト信号の発生期間を示すBias_on信号を用いたが、図５に示すように、送信バースト信号又は帰還バースト信号を用いてバースト信号の発生を検出することにより、信号Ｃｓｗ及びＣｓｈを生成してもよい。
さらに、送信データを生成する回路（図示せず）におけるタイミング信号生成回路がタイミング信号発生回路２０ａの機能を併せ持つようにすることも考えられる。すなわち、図６に示すように、見かけ上は平均パワー検出回路１０ｂがタイミング信号発生回路２０を持たず、送信データを生成する回路（図示せず）のタイミング信号発生回路（図示せず）からタイミング信号Ｃｓｗ及びＣｓｈを出力させるという方法も可能である。

本発明によれば、積分回路の時定数を決定する抵抗値をスイッチ回路により変化させることにより、バースト信号が高速で短くても正確な平均光パワー検出ができる平均パワー検出回路を低速信号用の部品で構成することができるので、本発明は光通信システムなどに利用可能である。

（Ａ）本発明の一実施の形態による光送信モジュールの概要を示す略ブロック図 （Ｂ）本発明の一実施の形態による平均パワー検出回路の構成を示すブロック図 （Ａ）〜（Ｃ）図１（Ｂ）の抵抗回路の具体例を示す回路図 （Ａ）図１（Ｂ）の積分回路の入力信号（帰還バースト信号）及び出力信号の波形を示す図 （Ｂ）積分回路の出力信号と、タイミング信号発生回路のタイミング信号Ｃｓｗ及びＣｓｈの信号波形を示す図 （Ａ）本発明の他の実施の形態により演算増幅器を用いた積分回路の一例を示す図 （Ｂ）本発明の更に他の実施の形態により演算増幅器を用いた積分回路の一例を示す図 図１（Ｂ）の平均パワー検出回路の変形例を示す略ブロック図 図１（Ｂ）の平均パワー検出回路の別の変形例を示す略ブロック図 （Ａ）従来の積分器の時定数を小さくしたときの積分器の入力信号（帰還バースト信号）及び出力信号の波形例を示す図 （Ｂ）見やすくするために、図７（Ａ）から帰還バースト信号を除いた図 （Ａ）従来の積分器の時定数を大きくしたときの積分器の入力信号（帰還バースト信号）及び出力信号の波形例を示す図 （Ｂ）見やすくするために、図８（Ａ）から帰還バースト信号を除いた図

符号の説明

１ レーザーダイオード駆動装置
２ ＬＤモジュール
３、５２〜５５、５７ 抵抗素子（抵抗）
４ 駆動電流制御部
５ 変調制御部
６ ＬＤ電流源
７ 基準電圧発生回路
８ 比較制御部
１０、１０ａ、１０ｂ 平均パワー検出回路
２０、２０ａ タイミング信号発生回路
３０、３０ａ、３０ｂ 積分回路
４０ サンプルホールド回路
５０、５０ａ、５０ｂ、５０ｃ 抵抗回路
５１、５６ スイッチ回路（スイッチ）
６０ キャパシタ
７０ 演算増幅器
１００ 光送信モジュール

Claims (11)

1. 積分回路を含み、前記積分回路の入力端子に間欠的に与えられるバースト信号の平均値を出力する平均パワー検出回路であり、
   前記積分回路が、その積分時定数の決定に関与する所定の電気抵抗を与える抵抗手段と、所定の静電容量を与える容量手段とを含み、
   前記抵抗手段が、複数の抵抗素子と、前記複数の抵抗素子中の特定の抵抗素子と直列又は並列に接続された開閉スイッチ回路を備え、
   前記バースト信号の開始から所定の時間経過した時点で変化する開閉制御信号に応じて、前記開閉スイッチ回路が、前記時点でONからOFFへと変化するように構成された平均パワー検出回路。
2. 前記積分回路の出力端子に接続され、前記時点から第２の所定の時間が経過した第２の時点で変化するサンプル制御信号に応じて、前記積分回路の出力信号を標本化し、標本化した値を前記平均値として保持するサンプルホールド回路を更に備えた請求項１に記載の平均パワー検出回路。
3. 前記バースト信号の開始を検出して前記開閉制御信号を出力する開閉制御手段を更に備えた請求項１又は２に記載の平均パワー検出回路。
4. 前記バースト信号の開始を検出して前記開閉制御信号を出力する開閉制御手段と、
   前記サンプル制御信号を出力するサンプル制御手段との少なくとも一方を更に備えた請求項２に記載の平均パワー検出回路。
5. 前記サンプル制御手段が、前記サンプル制御信号として、前記第２の時点で始まるパルス信号を出力する手段からなり、
   前記開閉制御手段が、前記パルス信号の終了時に、前記開閉スイッチ回路の開閉状態が前記第１の時点の前の状態に戻るように、前記開閉制御信号を変化させる手段を含む請求項４に記載の平均パワー検出回路。
6. 前記積分回路が更に能動素子を含む請求項１から５のいずれか１つに記載の平均パワー検出回路。
7. 前記能動素子が、演算増幅器であり、
   前記演算増幅器の出力端子と反転入力端子を接続する経路が、前記抵抗手段と前記容量手段の並列接続を含む請求項６に記載の平均パワー検出回路。
8. 前記能動素子が、演算増幅器であり、
   前記演算増幅器の出力端子と反転入力端子との間に前記容量手段が挿入され、
   前記抵抗手段の一端が前記演算増幅器の反転入力端子に接続され、
   前記抵抗手段の他端が前記積分回路の入力端子として使用される請求項６に記載の平均パワー検出回路。
9. 前記特定の抵抗素子と、第２及び第３の抵抗素子がすべて直列に接続され、
   前記開閉スイッチ回路が前記特定の抵抗素子と並列に接続され、前記第２の抵抗素子に第２の開閉スイッチ回路が並列に接続され、
   前記開閉スイッチ回路及び第２の開閉スイッチ回路が、前記バースト信号の開始前は共にOFFであり、前記バースト信号の開始後、時間をずらして順にONとなることにより、所望の積分特性を実現するようにした請求項１から８のいずれか１つに記載の平均パワー検出回路。
10. レーザーダイオードの近傍に配置されたモニタ用フォトダイオードに流れる電流又は前記電流に相当する電圧を入力とする請求項１から９のいずれか１つに記載の平均パワー検出回路と、
    前記平均パワー検出回路から出力される前記平均値と基準電圧との比較に基づいて前記レーザーダイオードに流す駆動電流のバイアス電流成分を制御するバイアス制御信号を出力するバイアス制御手段と、
    前記電流又は電圧を用いて前記駆動電流の変調電流成分を制御する変調制御信号を出力する変調制御手段と、
    前記バイアス制御信号、前記変調制御信号及び外部から与えられる送信バースト信号に基づいて前記レーザーダイオードを駆動する手段とを備えたレーザーダイオード駆動回路。
11. 請求項１０に記載のレーザーダイオード駆動回路と、
    前記レーザーダイオードと、
    前記モニタ用フォトダイオードとを一体化した光送信モジュール。
    

Images