JP4159862B2 - パルス発生回路、及びサンプリング回路 - Google Patents
パルス発生回路、及びサンプリング回路 Download PDFInfo
- Publication number
- JP4159862B2 JP4159862B2 JP2002342873A JP2002342873A JP4159862B2 JP 4159862 B2 JP4159862 B2 JP 4159862B2 JP 2002342873 A JP2002342873 A JP 2002342873A JP 2002342873 A JP2002342873 A JP 2002342873A JP 4159862 B2 JP4159862 B2 JP 4159862B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- bias
- turned
- recovery diode
- step recovery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/33—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductor devices exhibiting hole storage or enhancement effect
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パルスを発生するパルス発生回路、及び信号をサンプリングするサンプリング回路に関する。
【０００２】
【従来の技術】
従来、信号をサンプリングするサンプリング回路は、パルスを発生するパルス発生回路と、当該パルスに基づいて信号をサンプリングするサンプリング部とを備えている。例えば、サンプリング部は、ダイオードブリッジを有し、振幅の符号が異なる２つのパルスと、サンプリングするべき信号とを受け取り、受け取ったパルスに基づいて信号をサンプリングしている。この場合、パルス発生回路は、２つのパルスを、ステップリカバリダイオードを用いた回路によって生成している（例えば、特許文献１参照）。ステップリカバリダイオードは、逆バイアスが印加された場合に、所定の遅れ時間経過後に逆方向電流を急峻に零にするダイオードである。
【０００３】
従来のパルス発生回路は、ステップリカバリダイオードに順バイアス又は逆バイアスを印加する手段と、ステップリカバリダイオードに流れる順方向電流を規定する電流源を有している。ステップリカバリダイオードに逆バイアスを印加した場合、所定の遅れ時間経過後に逆方向電流が急峻に零となり、伝送線路の誘導成分によって、ステップリカバリダイオードのカソード及びアノードにパルスが生じる。
【０００４】
【特許文献１】
特開平１０−１１２６３６号公報（第１−２頁、第６−７図）
【０００５】
【発明が解決しようとする課題】
上述したパルス発生回路において、パルスは逆バイアスの印加から所定の遅れ時間経過後に発生するが、当該遅れ時間は、ステップリカバリダイオードに流れる順方向電流及び逆方向電流に依存する。しかし、従来のパルス発生回路は、順方向電流を規定する電流源があるのみで、逆方向電流を規定する手段が無かった。つまり、逆方向電流は、逆バイアスの振幅値に依存するため、逆方向電流を精度よく規定するためには、逆バイアスの振幅値を精度よく制御する必要があった。このため、パルスの発生タイミングを精度よく制御することが困難であった。
【０００６】
例えば、順バイアス又は逆バイアスを選択してステップリカバリダイオードに印加するために、トランジスタを用いている場合、トランジスタのベースエミッタ間電圧の温度特性によって、周囲温度の変化に応じて逆バイアスの振幅値が変化してしまう。このため、ステップリカバリダイオードの逆方向電流が変動し、パルスの発生タイミングを精度よく制御することが困難であった。
【０００７】
このため、従来のサンプリング回路は、パルスの発生タイミング、即ちサンプリングタイミングにジッタが生じてしまい、信号を精度よくサンプリングすることが困難であった。特に、周波数の高い信号を精度よくサンプリングすることが困難であるため、測定できる信号の周波数上限が低くなってしまう。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の形態においては、振幅の符号が異なる２つのパルスを生成するパルス発生回路であって、アノード及びカソードの電位がパルスとしてそれぞれ出力されるステップリカバリダイオードと、順方向バイアス又は逆方向バイアスの一方を、与えられる入力信号に応じて選択し、ステップリカバリダイオードに印加するバイアス部と、ステップリカバリダイオードに順方向バイアスが印加される場合にステップリカバリダイオードに供給される順方向電流を規定する順方向電流源と、ステップリカバリダイオードに逆方向バイアスが印加される場合にステップリカバリダイオードに供給される逆方向電流を規定する逆方向電流源とを備えることを特徴とするパルス発生回路を提供する。
【０００９】
パルス発生回路は、パルスの直流成分を除去するフィルタ部を更に備えてよい。また、フィルタ部は、一端がステップリカバリダイオードのアノードに接続され、他端から一のパルスを出力するアノード側コンデンサと、一端がステップリカバリダイオードのカソードに接続され、他端から他のパルスを出力するカソード側コンデンサとを有してよい。
【００１０】
パルス発生回路は、バイアス部とステップリカバリダイオードのアノードとを電気的に接続し、誘導成分を有するアノード側伝送線路と、バイアス部とステップリカバリダイオードのカソードとを電気的に接続し、誘導成分を有するカソード側伝送線路とを更に備えてよい。また、バイアス部とステップリカバリダイオードとの間に、ステップリカバリダイオードと並列に設けられ、アノード側伝送線路とカソード側伝送線路とを接続する並列コンデンサを更に備えてよい。
【００１１】
バイアス部は、アノード側伝送線路と電気的に接続されたアノード側バイアス回路と、カソード側伝送線路と電気的に接続されたカソード側バイアス回路とを有し、カソード側バイアス回路は、所定の正バイアスと所定の負バイアスとの間に設けられた第１トランジスタと、第１トランジスタと所定の負バイアスとの間に、第１トランジスタと直列に設けられ、第１トランジスタがオン状態となる場合にオフ状態となり、第１トランジスタがオフ状態となる場合にオン状態となる第２トランジスタとを有し、第１トランジスタと第２トランジスタとの接続点が、カソード側伝送線路と電気的に接続され、アノード側バイアス回路は、所定の正バイアスと所定の負バイアスとの間に設けられ、第１トランジスタがオン状態となる場合にオフ状態となり、第１トランジスタがオフ状態となる場合にオン状態となる第３トランジスタと、第３トランジスタと所定の負バイアスとの間に、第３トランジスタと直列に設けられ、第１トランジスタがオン状態となる場合にオン状態となり、第１トランジスタがオフ状態となる場合にオフ状態となる第４トランジスタとを有し、第３トランジスタと第４トランジスタとの接続点が、アノード側伝送線路と電気的に接続されてよい。
【００１２】
順方向電流源は、第２トランジスタと負バイアスとの間、又は正バイアスと第３トランジスタとの間に、第２トランジスタ又は第３トランジスタと直列に設けられ、逆方向電流源は、正バイアスと第１トランジスタとの間、又は第４トランジスタと負バイアスとの間に、第１トランジスタ又は第４トランジスタと直列に設けられてよい。
【００１３】
また、パルス発生回路は、パルスを生成するべきタイミングに応じて、第１トランジスタ、第２トランジスタ、第３トランジスタ、及び第４トランジスタがオン又はオフするタイミングを制御する駆動回路を更に備えてよい。
【００１４】
本発明の第２の形態においては、与えられた入力信号をサンプリングするサンプリング回路であって、入力信号をサンプリングするための、振幅の符号が異なる２つのパルスを生成するパルス発生回路と、入力信号とパルスを受け取り、パルスに基づいて入力信号をサンプリングするサンプリング部とを備え、パルス発生回路は、アノード及びカソードの電位がパルスとしてそれぞれ出力されるステップリカバリダイオードと、ステップリカバリダイオードに、順方向バイアス又は逆方向バイアスを印加するバイアス部と、ステップリカバリダイオードに順方向バイアスが印加される場合にステップリカバリダイオードに供給される順方向電流を規定する順方向電流源と、ステップリカバリダイオードに逆方向バイアスが印加される場合にステップリカバリダイオードに供給される逆方向電流を規定する逆方向電流源とを有することを特徴とするサンプリング回路を提供する。
【００１５】
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
【００１６】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１７】
図１は、本発明に係るサンプリング回路１００の構成の一例を示す。サンプリング回路１００は、与えられる入力信号を所定のタイミングでサンプリングする。サンプリング回路１００は、パルス発生回路１０とサンプリング部５０とを備える。
【００１８】
パルス発生回路１０は、入力信号をサンプリングするタイミングを定めるパルスを発生する。パルス発生回路１０は、駆動回路（１２ａ、１２ｂ）、バイアス部２０、ステップリカバリダイオード１６、カソード側伝送線路３４、アノード側伝送線路４０、並列コンデンサ１４、及びフィルタ部４６を備える。
【００１９】
駆動回路（１２ａ、１２ｂ）は、パルスを生成するための制御信号を外部から受け取る。駆動回路（１２ａ、１２ｂ）は、制御信号に応じてバイアス部２０を制御する。
【００２０】
バイアス部２０は、順方向バイアス又は逆方向バイアスの一方を選択し、ステップリカバリダイオード１６に印加する。本例において、駆動回路（１２ａ、１２ｂ）は、制御信号に応じてバイアス部２０に、順方向バイアス又は逆方向バイアスの一方を選択させる。バイアス部２０は、アノード側伝送線路４０と電気的に接続されたアノード側バイアス回路６２と、カソード側伝送線路３４と電気的に接続されたカソード側バイアス回路６０とを有する。
【００２１】
カソード側バイアス回路６０は、所定の正バイアスと所定の負バイアスとの間に設けられた第１トランジスタ２２、第１トランジスタ２２と所定の負バイアスとの間に、第１トランジスタ２２と直列に設けられる第２トランジスタ２４、及び第２トランジスタ２４と所定の負バイアスとの間に設けられた順方向電流源２６を有する。
【００２２】
また、アノード側バイアス回路６２は、所定の正バイアスと所定の負バイアスとの間に設けられた第３トランジスタ２８、第３トランジスタ２８と所定の負バイアスとの間に、第３トランジスタ２８と直列に設けられる第４トランジスタ３０、及び第４トランジスタ３０と所定の負バイアスとの間に設けられた逆方向電流源３２を有する。
【００２３】
順方向電流源２６は、ステップリカバリダイオード１６に順方向バイアスが印加される場合にステップリカバリダイオード１６に供給される順方向電流を規定し、逆方向電流源３２は、ステップリカバリダイオード１６に逆方向バイアスが印加される場合にステップリカバリダイオード１６に供給される逆方向電流を規定する。
【００２４】
駆動回路（１２ａ、１２ｂ）は、パルスを生成するべきタイミングに応じて、第１トランジスタ２２、第２トランジスタ２４、第３トランジスタ２８、及び第４トランジスタ３０がオン又はオフするタイミングを制御する。例えば、駆動回路（１２ａ、１２ｂ）は、第１トランジスタ２２と、第２トランジスタ２４及び第３トランジスタ２６とを、オンオフの状態が異なるように制御する。つまり、第１トランジスタ２２をオン状態とする場合に、第２トランジスタ２４及び第３トランジスタ２６をオフ状態に制御し、第１トランジスタ２２をオフ状態とする場合に、第２トランジスタ２４及び第３トランジスタ２８をオン状態に制御する。
【００２５】
また、駆動回路（１２ａ、１２ｂ）は、第１トランジスタ２２と、第４トランジスタ３０とを、オンオフの状態が同じになるように制御する。つまり、第１トランジスタをオン状態とする場合に、第４トランジスタ３０をオン状態に制御し、第１トランジスタ２２をオフ状態とする場合に、第４トランジスタ３０をオフ状態に制御する。
【００２６】
本例において、駆動回路１２ａには、通常時にＬレベルの信号が制御信号Ａとして与えられ、パルスを生成するべき場合に、振幅が正方向のパルスが制御信号Ａとして与えられる。駆動回路１２ａは、第１トランジスタ２２及び第４トランジスタ３０のベース端子に、与えられた制御信号Ａに応じた電圧を印加する。このとき、第１トランジスタ２２をオンオフするための電圧値と、第４トランジスタ３０をオンオフするための電圧値とは異なるため、駆動回路１２ａは、第１トランジスタ２２に印加する電圧をシフトした電圧を、第４トランジスタ３０に印加することが好ましい。
【００２７】
また、駆動回路１２ｂには、通常時にＨレベルの信号が制御信号Ｂとして与えられ、パルスを生成するべき場合に、振幅が負方向のパルスが制御信号Ｂとして与えられる。駆動回路１２ｂは、第２トランジスタ２４及び第３トランジスタ２８のベース端子に、与えられた制御信号Ｂに応じた電圧を印加する。このとき、第２トランジスタ２４をオンオフするための電圧値と、第３トランジスタ２８をオンオフするための電圧値とは異なるため、駆動回路１２ｂは、第２トランジスタ２４に印加する電圧をシフトした電圧を、第３トランジスタ２８に印加することが好ましい。
【００２８】
以上説明した駆動回路（１２ａ、１２ｂ）及びバイアス部２０の動作により、カソード側伝送線路３４及びアノード側伝送線路４０を介して、ステップリカバリダイオード１６に正バイアス又は負バイアスのいずれかを選択して印加することができる。また、以上説明した順方向電流源２６及び逆方向電流源３２の配置により、ステップリカバリダイオード１６に正バイアスを印加した場合に流れる順方向電流、及びステップリカバリダイオード１６に負バイアスを印加した場合に流れる逆方向電流の電流値を精度よく制御することができる。
【００２９】
また、順方向電流源２６は、第３トランジスタ２８と所定の正バイアスとの間に、第３トランジスタ２８と直列に設けられていてもよく、逆方向電流源３２は、第１トランジスタ２２と所定の正バイアスとの間に、第１トランジスタ２２と直列に設けられていてもよい。また、順方向電流源２６及び逆方向電流源３２は、流れる電流を規定するための抵抗であってもよい。
【００３０】
カソード側伝送線路３４は、第１トランジスタ２２と第２トランジスタ２４との接続点に、電気的に接続される。また、カソード側伝送線路３４は、ステップリカバリダイオード１６のカソードに電気的に接続され、カソード側バイアス部６０が選択した正バイアス又は負バイアスを、ステップリカバリダイオード１６のカソードに印加する。
【００３１】
アノード側伝送線路４０は、第３トランジスタ２８と第４トランジスタ３０との接続点に、電気的に接続される。また、アノード側伝送線路４０は、ステップリカバリダイオード１６のアノードに電気的に接続され、アノード側バイアス部６２が選択した負バイアス又は正バイアスを、ステップリカバリダイオード１６のアノードに印加する。
【００３２】
また、カソード側伝送線路３４は、直列に設けられ、誘導成分を含む第１伝送線路３６、及び第２伝送線路３８を有する。また、アノード側伝送線路４０は、直列に設けられ、誘導成分を含む第３伝送線路４４、及び第４伝送線路４２を有する。並列コンデンサ１４は、第１伝送線路３６及び第２伝送線路３８の接続点と、第３伝送線路４４及び第４伝送線路４２の接続点との間に、ステップリカバリダイオード１６と並列に設けられる。
【００３３】
ステップリカバリダイオード１６に順バイアスが印加されている場合、順方向電流は、アノード側バイアス部６２の正バイアスから、第３トランジスタ２８、アノード側伝送線路４０、ステップリカバリダイオード１６、カソード側伝送線路３６、第２トランジスタ２４、及び順方向電流源２６を介してカソード側バイアス部６０の負バイアスに流れる。次に、ステップリカバリダイオード１６に逆バイアスが印加された場合、ステップリカバリダイオード１６には逆方向電流が流れるが、所定の遅れ時間ｔｓ経過後に、ステップリカバリダイオード１６は、当該逆方向電流を急峻に零にする。このため、カソード側伝送線路３４及びアノード側伝送線路４０の誘導成分により、ステップリカバリダイオード１６のカソード及びアノードには、互いに符号の異なるステップ電圧が発生する。
【００３４】
発生したステップ電圧は、第２伝送線路３８、並列コンデンサ１４、及び第３伝送線路４４を介して、それぞれステップリカバリダイオード１６のアノード及びカソードに反射し、発生したステップ電圧と、反射した電圧とがうち消し合い、ステップリカバリダイオード１６のカソード及びアノードにパルス幅の狭いパルスが生じる。
【００３５】
このとき、所定の遅れ時間ｔｓは、下式によって定まる。
【数１】
但し、ＩＦは順方向電流、ＩＲは逆方向電流、τはステップリカバリダイオード１６における少数キャリアライフタイム、ｔｆは順方向電流が流れた時間を示す。
【００３６】
上式に示したように、遅れ時間ｔｓは、順方向電流及び逆方向電流に依存するが、本例におけるパルス発生回路１０によれば、順方向電流及び逆方向電流を精度よく規定することができるため、遅れ時間ｔｓを精度よく制御することができる。このため、パルスの発生タイミングを精度よく制御し、ジッタの少ないパルス群を容易に生成することができる。
【００３７】
ステップリカバリダイオード１６のアノード及びカソードの電位は、サンプリング用のパルスとして、サンプリング部５０に出力される。また、フィルタ部４６は、パルスの直流成分を除去する。つまり、アノード及びカソードの電位のバイアス成分を除去し、パルスのみをサンプリング部５０に出力する。本例においてフィルタ部４６は、一端がステップリカバリダイオード１６のアノードに接続され、他端からパルスを出力するアノード側コンデンサ１８ｂと、一端がステップリカバリダイオード１６のカソードに接続され、他端からパルスを出力するカソード側コンデンサ１８ａとを有する。
【００３８】
サンプリング部５０は、ダイオードブリッジ５２、ダイオードブリッジ５２の所定のバイアスを印加する直流電源（５４、５８）、及びコンデンサ５６を備える。ダイオードブリッジ５２は、サンプリングするべき入力信号を外部から受け取り、サンプリングタイミングを定めるパルスをパルス発生回路１０から受け取る。ダイオードブリッジ５２は、受け取ったパルスに基づいて入力信号をサンプリングし、サンプリング結果を出力信号として出力する。また、コンデンサ５６は、出力信号をホールドする。
【００３９】
本例におけるサンプリング回路１００によれば、ジッタの少ないパルスを生成し、サンプリングを行うため、精度よく入力信号のサンプリングを行うことができる。また、第１伝送線路３６及び第４伝送線路４２は、バイアス部２０のインピーダンスと、並列コンデンサ１４より下流の回路のインピーダンスとをマッチングするようなインピーダンスを有することが好ましい。また、並列コンデンサ１４は、ステップリカバリダイオード１６のカソード及びアノードに生じるステップ電圧の立ち上がり時間に対して、十分に短絡とみなせるインピーダンスを有することが好ましい。
【００４０】
図２は、パルス発生回路１０の動作を説明するためのタイミングチャートの一例である。まず、ステップリカバリダイオード１６には、時間ｔｓだけ順方向電流ＩＦが供給される。次に、制御信号Ａ及び制御信号Ｂの値がそれぞれ切り替わり、ステップリカバリダイオード１６には、逆方向電流ＩＲが供給される。前述したように、ステップリカバリダイオード１６は、遅れ時間ｔＳ経過後に、逆方向電流を急峻に零にする。
【００４１】
このとき、ステップリカバリダイオード１６のカソード及びアノードには、伝送線路の誘導成分により互いに符号の異なるステップ電圧が生じる。これらのステップ電圧は、伝送線路及び並列コンデンサ１４を介してステップリカバリダイオード１６の逆側の端子に反射し打ち消し合う。このため、ステップリカバリダイオード１６のカソード及びアノードにおいて、所定のパルス幅のパルスを生成することができる。また、前述したようにフィルタ部４６は、発生したパルスのみを取り出して出力する。このとき、パルス幅は、第２伝送線路３８、第３伝送線路４４、及び並列コンデンサ１４における伝送時間によって定まる。つまり、第２伝送線路３８、第３伝送線路４４、及び並列コンデンサ１４の伝送時間を調整することにより、パルス幅を制御することができる。
【００４２】
また、図１において説明したバイアス部２０は、トランジスタを用いてバイアスの切替を行っていたが、他の例においては、同様のスイッチング素子を用いてバイアスの切替を行ってもよい。つまり、トランジスタに代えて、与えられる信号によって２点間のインピーダンスが変化する素子を用いてよい。
【００４３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４４】
【発明の効果】
上記説明から明らかなように、本発明によればジッタの少ないパルスを容易に生成することができ、入力信号のサンプリングを精度よく行うことができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係るサンプリング回路１００の構成の一例を示す図である。
【図２】 パルス発生回路１０の動作を説明するタイミングチャートの一例を示す図である。
【符号の説明】
１０・・・パルス発生回路、１２・・・駆動回路、１４・・・並列コンデンサ、１６・・・ステップリカバリダイオード、１８ａ・・・カソード側コンデンサ、１８ｂ・・・アノード側コンデンサ、２０・・・バイアス部、２２・・・第１トランジスタ、２４・・・第２トランジスタ、２６・・・順方向電流源、２８・・・第３トランジスタ、３０・・・第４トランジスタ、３２・・・逆方向電流源、３４・・・カソード側伝送線路、３６・・・第１伝送線路、３８・・・第２伝送線路、４０・・・アノード側伝送線路、４２・・・第４伝送線路、４４・・・第３伝送線路、４６・・・フィルタ部、５０・・・サンプリング部、５２・・・ダイオードブリッジ、５４・・・直流電源、５６・・・コンデンサ、５８・・・直流電源、６０・・・カソード側バイアス部、６２・・・アノード側バイアス部、１００・・・サンプリング部
【発明の属する技術分野】
本発明は、パルスを発生するパルス発生回路、及び信号をサンプリングするサンプリング回路に関する。
【０００２】
【従来の技術】
従来、信号をサンプリングするサンプリング回路は、パルスを発生するパルス発生回路と、当該パルスに基づいて信号をサンプリングするサンプリング部とを備えている。例えば、サンプリング部は、ダイオードブリッジを有し、振幅の符号が異なる２つのパルスと、サンプリングするべき信号とを受け取り、受け取ったパルスに基づいて信号をサンプリングしている。この場合、パルス発生回路は、２つのパルスを、ステップリカバリダイオードを用いた回路によって生成している（例えば、特許文献１参照）。ステップリカバリダイオードは、逆バイアスが印加された場合に、所定の遅れ時間経過後に逆方向電流を急峻に零にするダイオードである。
【０００３】
従来のパルス発生回路は、ステップリカバリダイオードに順バイアス又は逆バイアスを印加する手段と、ステップリカバリダイオードに流れる順方向電流を規定する電流源を有している。ステップリカバリダイオードに逆バイアスを印加した場合、所定の遅れ時間経過後に逆方向電流が急峻に零となり、伝送線路の誘導成分によって、ステップリカバリダイオードのカソード及びアノードにパルスが生じる。
【０００４】
【特許文献１】
特開平１０−１１２６３６号公報（第１−２頁、第６−７図）
【０００５】
【発明が解決しようとする課題】
上述したパルス発生回路において、パルスは逆バイアスの印加から所定の遅れ時間経過後に発生するが、当該遅れ時間は、ステップリカバリダイオードに流れる順方向電流及び逆方向電流に依存する。しかし、従来のパルス発生回路は、順方向電流を規定する電流源があるのみで、逆方向電流を規定する手段が無かった。つまり、逆方向電流は、逆バイアスの振幅値に依存するため、逆方向電流を精度よく規定するためには、逆バイアスの振幅値を精度よく制御する必要があった。このため、パルスの発生タイミングを精度よく制御することが困難であった。
【０００６】
例えば、順バイアス又は逆バイアスを選択してステップリカバリダイオードに印加するために、トランジスタを用いている場合、トランジスタのベースエミッタ間電圧の温度特性によって、周囲温度の変化に応じて逆バイアスの振幅値が変化してしまう。このため、ステップリカバリダイオードの逆方向電流が変動し、パルスの発生タイミングを精度よく制御することが困難であった。
【０００７】
このため、従来のサンプリング回路は、パルスの発生タイミング、即ちサンプリングタイミングにジッタが生じてしまい、信号を精度よくサンプリングすることが困難であった。特に、周波数の高い信号を精度よくサンプリングすることが困難であるため、測定できる信号の周波数上限が低くなってしまう。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の形態においては、振幅の符号が異なる２つのパルスを生成するパルス発生回路であって、アノード及びカソードの電位がパルスとしてそれぞれ出力されるステップリカバリダイオードと、順方向バイアス又は逆方向バイアスの一方を、与えられる入力信号に応じて選択し、ステップリカバリダイオードに印加するバイアス部と、ステップリカバリダイオードに順方向バイアスが印加される場合にステップリカバリダイオードに供給される順方向電流を規定する順方向電流源と、ステップリカバリダイオードに逆方向バイアスが印加される場合にステップリカバリダイオードに供給される逆方向電流を規定する逆方向電流源とを備えることを特徴とするパルス発生回路を提供する。
【０００９】
パルス発生回路は、パルスの直流成分を除去するフィルタ部を更に備えてよい。また、フィルタ部は、一端がステップリカバリダイオードのアノードに接続され、他端から一のパルスを出力するアノード側コンデンサと、一端がステップリカバリダイオードのカソードに接続され、他端から他のパルスを出力するカソード側コンデンサとを有してよい。
【００１０】
パルス発生回路は、バイアス部とステップリカバリダイオードのアノードとを電気的に接続し、誘導成分を有するアノード側伝送線路と、バイアス部とステップリカバリダイオードのカソードとを電気的に接続し、誘導成分を有するカソード側伝送線路とを更に備えてよい。また、バイアス部とステップリカバリダイオードとの間に、ステップリカバリダイオードと並列に設けられ、アノード側伝送線路とカソード側伝送線路とを接続する並列コンデンサを更に備えてよい。
【００１１】
バイアス部は、アノード側伝送線路と電気的に接続されたアノード側バイアス回路と、カソード側伝送線路と電気的に接続されたカソード側バイアス回路とを有し、カソード側バイアス回路は、所定の正バイアスと所定の負バイアスとの間に設けられた第１トランジスタと、第１トランジスタと所定の負バイアスとの間に、第１トランジスタと直列に設けられ、第１トランジスタがオン状態となる場合にオフ状態となり、第１トランジスタがオフ状態となる場合にオン状態となる第２トランジスタとを有し、第１トランジスタと第２トランジスタとの接続点が、カソード側伝送線路と電気的に接続され、アノード側バイアス回路は、所定の正バイアスと所定の負バイアスとの間に設けられ、第１トランジスタがオン状態となる場合にオフ状態となり、第１トランジスタがオフ状態となる場合にオン状態となる第３トランジスタと、第３トランジスタと所定の負バイアスとの間に、第３トランジスタと直列に設けられ、第１トランジスタがオン状態となる場合にオン状態となり、第１トランジスタがオフ状態となる場合にオフ状態となる第４トランジスタとを有し、第３トランジスタと第４トランジスタとの接続点が、アノード側伝送線路と電気的に接続されてよい。
【００１２】
順方向電流源は、第２トランジスタと負バイアスとの間、又は正バイアスと第３トランジスタとの間に、第２トランジスタ又は第３トランジスタと直列に設けられ、逆方向電流源は、正バイアスと第１トランジスタとの間、又は第４トランジスタと負バイアスとの間に、第１トランジスタ又は第４トランジスタと直列に設けられてよい。
【００１３】
また、パルス発生回路は、パルスを生成するべきタイミングに応じて、第１トランジスタ、第２トランジスタ、第３トランジスタ、及び第４トランジスタがオン又はオフするタイミングを制御する駆動回路を更に備えてよい。
【００１４】
本発明の第２の形態においては、与えられた入力信号をサンプリングするサンプリング回路であって、入力信号をサンプリングするための、振幅の符号が異なる２つのパルスを生成するパルス発生回路と、入力信号とパルスを受け取り、パルスに基づいて入力信号をサンプリングするサンプリング部とを備え、パルス発生回路は、アノード及びカソードの電位がパルスとしてそれぞれ出力されるステップリカバリダイオードと、ステップリカバリダイオードに、順方向バイアス又は逆方向バイアスを印加するバイアス部と、ステップリカバリダイオードに順方向バイアスが印加される場合にステップリカバリダイオードに供給される順方向電流を規定する順方向電流源と、ステップリカバリダイオードに逆方向バイアスが印加される場合にステップリカバリダイオードに供給される逆方向電流を規定する逆方向電流源とを有することを特徴とするサンプリング回路を提供する。
【００１５】
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
【００１６】
【発明の実施の形態】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１７】
図１は、本発明に係るサンプリング回路１００の構成の一例を示す。サンプリング回路１００は、与えられる入力信号を所定のタイミングでサンプリングする。サンプリング回路１００は、パルス発生回路１０とサンプリング部５０とを備える。
【００１８】
パルス発生回路１０は、入力信号をサンプリングするタイミングを定めるパルスを発生する。パルス発生回路１０は、駆動回路（１２ａ、１２ｂ）、バイアス部２０、ステップリカバリダイオード１６、カソード側伝送線路３４、アノード側伝送線路４０、並列コンデンサ１４、及びフィルタ部４６を備える。
【００１９】
駆動回路（１２ａ、１２ｂ）は、パルスを生成するための制御信号を外部から受け取る。駆動回路（１２ａ、１２ｂ）は、制御信号に応じてバイアス部２０を制御する。
【００２０】
バイアス部２０は、順方向バイアス又は逆方向バイアスの一方を選択し、ステップリカバリダイオード１６に印加する。本例において、駆動回路（１２ａ、１２ｂ）は、制御信号に応じてバイアス部２０に、順方向バイアス又は逆方向バイアスの一方を選択させる。バイアス部２０は、アノード側伝送線路４０と電気的に接続されたアノード側バイアス回路６２と、カソード側伝送線路３４と電気的に接続されたカソード側バイアス回路６０とを有する。
【００２１】
カソード側バイアス回路６０は、所定の正バイアスと所定の負バイアスとの間に設けられた第１トランジスタ２２、第１トランジスタ２２と所定の負バイアスとの間に、第１トランジスタ２２と直列に設けられる第２トランジスタ２４、及び第２トランジスタ２４と所定の負バイアスとの間に設けられた順方向電流源２６を有する。
【００２２】
また、アノード側バイアス回路６２は、所定の正バイアスと所定の負バイアスとの間に設けられた第３トランジスタ２８、第３トランジスタ２８と所定の負バイアスとの間に、第３トランジスタ２８と直列に設けられる第４トランジスタ３０、及び第４トランジスタ３０と所定の負バイアスとの間に設けられた逆方向電流源３２を有する。
【００２３】
順方向電流源２６は、ステップリカバリダイオード１６に順方向バイアスが印加される場合にステップリカバリダイオード１６に供給される順方向電流を規定し、逆方向電流源３２は、ステップリカバリダイオード１６に逆方向バイアスが印加される場合にステップリカバリダイオード１６に供給される逆方向電流を規定する。
【００２４】
駆動回路（１２ａ、１２ｂ）は、パルスを生成するべきタイミングに応じて、第１トランジスタ２２、第２トランジスタ２４、第３トランジスタ２８、及び第４トランジスタ３０がオン又はオフするタイミングを制御する。例えば、駆動回路（１２ａ、１２ｂ）は、第１トランジスタ２２と、第２トランジスタ２４及び第３トランジスタ２６とを、オンオフの状態が異なるように制御する。つまり、第１トランジスタ２２をオン状態とする場合に、第２トランジスタ２４及び第３トランジスタ２６をオフ状態に制御し、第１トランジスタ２２をオフ状態とする場合に、第２トランジスタ２４及び第３トランジスタ２８をオン状態に制御する。
【００２５】
また、駆動回路（１２ａ、１２ｂ）は、第１トランジスタ２２と、第４トランジスタ３０とを、オンオフの状態が同じになるように制御する。つまり、第１トランジスタをオン状態とする場合に、第４トランジスタ３０をオン状態に制御し、第１トランジスタ２２をオフ状態とする場合に、第４トランジスタ３０をオフ状態に制御する。
【００２６】
本例において、駆動回路１２ａには、通常時にＬレベルの信号が制御信号Ａとして与えられ、パルスを生成するべき場合に、振幅が正方向のパルスが制御信号Ａとして与えられる。駆動回路１２ａは、第１トランジスタ２２及び第４トランジスタ３０のベース端子に、与えられた制御信号Ａに応じた電圧を印加する。このとき、第１トランジスタ２２をオンオフするための電圧値と、第４トランジスタ３０をオンオフするための電圧値とは異なるため、駆動回路１２ａは、第１トランジスタ２２に印加する電圧をシフトした電圧を、第４トランジスタ３０に印加することが好ましい。
【００２７】
また、駆動回路１２ｂには、通常時にＨレベルの信号が制御信号Ｂとして与えられ、パルスを生成するべき場合に、振幅が負方向のパルスが制御信号Ｂとして与えられる。駆動回路１２ｂは、第２トランジスタ２４及び第３トランジスタ２８のベース端子に、与えられた制御信号Ｂに応じた電圧を印加する。このとき、第２トランジスタ２４をオンオフするための電圧値と、第３トランジスタ２８をオンオフするための電圧値とは異なるため、駆動回路１２ｂは、第２トランジスタ２４に印加する電圧をシフトした電圧を、第３トランジスタ２８に印加することが好ましい。
【００２８】
以上説明した駆動回路（１２ａ、１２ｂ）及びバイアス部２０の動作により、カソード側伝送線路３４及びアノード側伝送線路４０を介して、ステップリカバリダイオード１６に正バイアス又は負バイアスのいずれかを選択して印加することができる。また、以上説明した順方向電流源２６及び逆方向電流源３２の配置により、ステップリカバリダイオード１６に正バイアスを印加した場合に流れる順方向電流、及びステップリカバリダイオード１６に負バイアスを印加した場合に流れる逆方向電流の電流値を精度よく制御することができる。
【００２９】
また、順方向電流源２６は、第３トランジスタ２８と所定の正バイアスとの間に、第３トランジスタ２８と直列に設けられていてもよく、逆方向電流源３２は、第１トランジスタ２２と所定の正バイアスとの間に、第１トランジスタ２２と直列に設けられていてもよい。また、順方向電流源２６及び逆方向電流源３２は、流れる電流を規定するための抵抗であってもよい。
【００３０】
カソード側伝送線路３４は、第１トランジスタ２２と第２トランジスタ２４との接続点に、電気的に接続される。また、カソード側伝送線路３４は、ステップリカバリダイオード１６のカソードに電気的に接続され、カソード側バイアス部６０が選択した正バイアス又は負バイアスを、ステップリカバリダイオード１６のカソードに印加する。
【００３１】
アノード側伝送線路４０は、第３トランジスタ２８と第４トランジスタ３０との接続点に、電気的に接続される。また、アノード側伝送線路４０は、ステップリカバリダイオード１６のアノードに電気的に接続され、アノード側バイアス部６２が選択した負バイアス又は正バイアスを、ステップリカバリダイオード１６のアノードに印加する。
【００３２】
また、カソード側伝送線路３４は、直列に設けられ、誘導成分を含む第１伝送線路３６、及び第２伝送線路３８を有する。また、アノード側伝送線路４０は、直列に設けられ、誘導成分を含む第３伝送線路４４、及び第４伝送線路４２を有する。並列コンデンサ１４は、第１伝送線路３６及び第２伝送線路３８の接続点と、第３伝送線路４４及び第４伝送線路４２の接続点との間に、ステップリカバリダイオード１６と並列に設けられる。
【００３３】
ステップリカバリダイオード１６に順バイアスが印加されている場合、順方向電流は、アノード側バイアス部６２の正バイアスから、第３トランジスタ２８、アノード側伝送線路４０、ステップリカバリダイオード１６、カソード側伝送線路３６、第２トランジスタ２４、及び順方向電流源２６を介してカソード側バイアス部６０の負バイアスに流れる。次に、ステップリカバリダイオード１６に逆バイアスが印加された場合、ステップリカバリダイオード１６には逆方向電流が流れるが、所定の遅れ時間ｔｓ経過後に、ステップリカバリダイオード１６は、当該逆方向電流を急峻に零にする。このため、カソード側伝送線路３４及びアノード側伝送線路４０の誘導成分により、ステップリカバリダイオード１６のカソード及びアノードには、互いに符号の異なるステップ電圧が発生する。
【００３４】
発生したステップ電圧は、第２伝送線路３８、並列コンデンサ１４、及び第３伝送線路４４を介して、それぞれステップリカバリダイオード１６のアノード及びカソードに反射し、発生したステップ電圧と、反射した電圧とがうち消し合い、ステップリカバリダイオード１６のカソード及びアノードにパルス幅の狭いパルスが生じる。
【００３５】
このとき、所定の遅れ時間ｔｓは、下式によって定まる。
【数１】
【００３６】
上式に示したように、遅れ時間ｔｓは、順方向電流及び逆方向電流に依存するが、本例におけるパルス発生回路１０によれば、順方向電流及び逆方向電流を精度よく規定することができるため、遅れ時間ｔｓを精度よく制御することができる。このため、パルスの発生タイミングを精度よく制御し、ジッタの少ないパルス群を容易に生成することができる。
【００３７】
ステップリカバリダイオード１６のアノード及びカソードの電位は、サンプリング用のパルスとして、サンプリング部５０に出力される。また、フィルタ部４６は、パルスの直流成分を除去する。つまり、アノード及びカソードの電位のバイアス成分を除去し、パルスのみをサンプリング部５０に出力する。本例においてフィルタ部４６は、一端がステップリカバリダイオード１６のアノードに接続され、他端からパルスを出力するアノード側コンデンサ１８ｂと、一端がステップリカバリダイオード１６のカソードに接続され、他端からパルスを出力するカソード側コンデンサ１８ａとを有する。
【００３８】
サンプリング部５０は、ダイオードブリッジ５２、ダイオードブリッジ５２の所定のバイアスを印加する直流電源（５４、５８）、及びコンデンサ５６を備える。ダイオードブリッジ５２は、サンプリングするべき入力信号を外部から受け取り、サンプリングタイミングを定めるパルスをパルス発生回路１０から受け取る。ダイオードブリッジ５２は、受け取ったパルスに基づいて入力信号をサンプリングし、サンプリング結果を出力信号として出力する。また、コンデンサ５６は、出力信号をホールドする。
【００３９】
本例におけるサンプリング回路１００によれば、ジッタの少ないパルスを生成し、サンプリングを行うため、精度よく入力信号のサンプリングを行うことができる。また、第１伝送線路３６及び第４伝送線路４２は、バイアス部２０のインピーダンスと、並列コンデンサ１４より下流の回路のインピーダンスとをマッチングするようなインピーダンスを有することが好ましい。また、並列コンデンサ１４は、ステップリカバリダイオード１６のカソード及びアノードに生じるステップ電圧の立ち上がり時間に対して、十分に短絡とみなせるインピーダンスを有することが好ましい。
【００４０】
図２は、パルス発生回路１０の動作を説明するためのタイミングチャートの一例である。まず、ステップリカバリダイオード１６には、時間ｔｓだけ順方向電流ＩＦが供給される。次に、制御信号Ａ及び制御信号Ｂの値がそれぞれ切り替わり、ステップリカバリダイオード１６には、逆方向電流ＩＲが供給される。前述したように、ステップリカバリダイオード１６は、遅れ時間ｔＳ経過後に、逆方向電流を急峻に零にする。
【００４１】
このとき、ステップリカバリダイオード１６のカソード及びアノードには、伝送線路の誘導成分により互いに符号の異なるステップ電圧が生じる。これらのステップ電圧は、伝送線路及び並列コンデンサ１４を介してステップリカバリダイオード１６の逆側の端子に反射し打ち消し合う。このため、ステップリカバリダイオード１６のカソード及びアノードにおいて、所定のパルス幅のパルスを生成することができる。また、前述したようにフィルタ部４６は、発生したパルスのみを取り出して出力する。このとき、パルス幅は、第２伝送線路３８、第３伝送線路４４、及び並列コンデンサ１４における伝送時間によって定まる。つまり、第２伝送線路３８、第３伝送線路４４、及び並列コンデンサ１４の伝送時間を調整することにより、パルス幅を制御することができる。
【００４２】
また、図１において説明したバイアス部２０は、トランジスタを用いてバイアスの切替を行っていたが、他の例においては、同様のスイッチング素子を用いてバイアスの切替を行ってもよい。つまり、トランジスタに代えて、与えられる信号によって２点間のインピーダンスが変化する素子を用いてよい。
【００４３】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００４４】
【発明の効果】
上記説明から明らかなように、本発明によればジッタの少ないパルスを容易に生成することができ、入力信号のサンプリングを精度よく行うことができる。
【図面の簡単な説明】
【図１】 本発明の実施形態に係るサンプリング回路１００の構成の一例を示す図である。
【図２】 パルス発生回路１０の動作を説明するタイミングチャートの一例を示す図である。
【符号の説明】
１０・・・パルス発生回路、１２・・・駆動回路、１４・・・並列コンデンサ、１６・・・ステップリカバリダイオード、１８ａ・・・カソード側コンデンサ、１８ｂ・・・アノード側コンデンサ、２０・・・バイアス部、２２・・・第１トランジスタ、２４・・・第２トランジスタ、２６・・・順方向電流源、２８・・・第３トランジスタ、３０・・・第４トランジスタ、３２・・・逆方向電流源、３４・・・カソード側伝送線路、３６・・・第１伝送線路、３８・・・第２伝送線路、４０・・・アノード側伝送線路、４２・・・第４伝送線路、４４・・・第３伝送線路、４６・・・フィルタ部、５０・・・サンプリング部、５２・・・ダイオードブリッジ、５４・・・直流電源、５６・・・コンデンサ、５８・・・直流電源、６０・・・カソード側バイアス部、６２・・・アノード側バイアス部、１００・・・サンプリング部
Claims (16)
- 振幅の符号が異なる２つのパルスを生成するパルス発生回路であって、
アノード及びカソードの電位が前記パルスとしてそれぞれ出力されるステップリカバリダイオードと、
順方向バイアス又は逆方向バイアスの一方を、与えられる制御信号に応じて選択し、前記ステップリカバリダイオードに印加するバイアス部と、
前記ステップリカバリダイオードに前記順方向バイアスが印加される場合に前記ステップリカバリダイオードに供給される順方向電流を規定する順方向電流源と、
前記ステップリカバリダイオードに前記逆方向バイアスが印加される場合に前記ステップリカバリダイオードに供給される逆方向電流を規定する逆方向電流源と
を備えることを特徴とするパルス発生回路。 - 前記パルスの直流成分を除去するフィルタ部を更に備えることを特徴とする請求項１に記載のパルス発生回路。
- 前記フィルタ部は、
一端が前記ステップリカバリダイオードの前記アノードに接続され、他端から一の前記パルスを出力するアノード側コンデンサと、
一端が前記ステップリカバリダイオードの前記カソードに接続され、他端から他の前記パルスを出力するカソード側コンデンサと
を有することを特徴とする請求項２に記載のパルス発生回路。 - 前記バイアス部と前記ステップリカバリダイオードの前記アノードとを電気的に接続し、誘導成分を有するアノード側伝送線路と、
前記バイアス部と前記ステップリカバリダイオードの前記カソードとを電気的に接続し、誘導成分を有するカソード側伝送線路と
を更に備えることを特徴とする請求項１又は２に記載のパルス発生回路。 - 前記バイアス部と前記ステップリカバリダイオードとの間に、前記ステップリカバリダイオードと並列に設けられ、前記アノード側伝送線路と前記カソード側伝送線路とを接続する並列コンデンサを更に備えることを特徴とする請求項４に記載のパルス発生回路。
- 前記バイアス部は、前記アノード側伝送線路と電気的に接続されたアノード側バイアス回路と、前記カソード側伝送線路と電気的に接続されたカソード側バイアス回路とを有し、
前記カソード側バイアス回路は、所定の正バイアスと所定の負バイアスとの間に直列に設けられた第１トランジスタおよび第２トランジスタを有し、
前記第２トランジスタは、前記第１トランジスタと前記所定の負バイアスとの間に設けられ、前記第１トランジスタがオン状態となる場合にオフ状態となり、前記第１トランジスタがオフ状態となる場合にオン状態となり、
前記第１トランジスタと前記第２トランジスタとの接続点が、前記カソード側伝送線路と電気的に接続され、
前記アノード側バイアス回路は、所定の正バイアスと所定の負バイアスとの間に直列に設けられた第３トランジスタおよび第４トランジスタを有し、
前記第３トランジスタは、前記第１トランジスタがオン状態となる場合にオフ状態となり、前記第１トランジスタがオフ状態となる場合にオン状態となり、
前記第４トランジスタは、前記第３トランジスタと前記所定の負バイアスとの間に設けられ、前記第１トランジスタがオン状態となる場合にオン状態となり、前記第１トランジスタがオフ状態となる場合にオフ状態となり、
前記第３トランジスタと前記第４トランジスタとの接続点が、前記アノード側伝送線路と電気的に接続されることを特徴とする請求項５に記載のパルス発生回路。 - 前記順方向電流源は、前記第２トランジスタと前記負バイアスとの間、又は前記正バイアスと前記第３トランジスタとの間に、前記第２トランジスタ又は前記第３トランジスタと直列に設けられ、
前記逆方向電流源は、前記正バイアスと前記第１トランジスタとの間、又は前記第４トランジスタと前記負バイアスとの間に、前記第１トランジスタ又は前記第４トランジスタと直列に設けられることを特徴とする請求項６に記載のパルス発生回路。 - 前記パルスを生成するべきタイミングに応じて、前記第１トランジスタ、第２トランジスタ、第３トランジスタ、及び前記第４トランジスタがオン又はオフするタイミングを制御する駆動回路を更に備えることを特徴とする請求項６に記載のパルス発生回路。
- 与えられた入力信号をサンプリングするサンプリング回路であって、
前記入力信号をサンプリングするための、振幅の符号が異なる２つのパルスを生成するパルス発生回路と、
前記入力信号と前記パルスを受け取り、前記パルスに基づいて前記入力信号をサンプリングするサンプリング部と
を備え、
前記パルス発生回路は、
アノード及びカソードの電位が前記パルスとしてそれぞれ出力されるステップリカバリダイオードと、
前記ステップリカバリダイオードに、順方向バイアス又は逆方向バイアスを印加するバイアス部と、
前記ステップリカバリダイオードに前記順方向バイアスが印加される場合に前記ステップリカバリダイオードに供給される順方向電流を規定する順方向電流源と、
前記ステップリカバリダイオードに前記逆方向バイアスが印加される場合に前記ステップリカバリダイオードに供給される逆方向電流を規定する逆方向電流源と
を有することを特徴とするサンプリング回路。 - 前記パルスの直流成分を除去するフィルタ部を更に備えることを特徴とする請求項９に記載のサンプリング回路。
- 前記フィルタ部は、
一端が前記ステップリカバリダイオードの前記アノードに接続され、他端から一の前記パルスを出力するアノード側コンデンサと、
一端が前記ステップリカバリダイオードの前記カソードに接続され、他端から他の前記パルスを出力するカソード側コンデンサと
を有することを特徴とする請求項１０に記載のサンプリング回路。 - 前記バイアス部と前記ステップリカバリダイオードの前記アノードとを電気的に接続し、誘導成分を有するアノード側伝送線路と、
前記バイアス部と前記ステップリカバリダイオードの前記カソードとを電気的に接続し、誘導成分を有するカソード側伝送線路と
を更に備えることを特徴とする請求項９又は１０に記載のサンプリング回路。 - 前記バイアス部と前記ステップリカバリダイオードとの間に、前記ステップリカバリダイオードと並列に設けられ、前記アノード側伝送線路と前記カソード側伝送線路とを接続する並列コンデンサを更に備えることを特徴とする請求項１２に記載のサンプリング回路 。
- 前記バイアス部は、前記アノード側伝送線路と電気的に接続されたアノード側バイアス回路と、前記カソード側伝送線路と電気的に接続されたカソード側バイアス回路とを有し、
前記カソード側バイアス回路は、所定の正バイアスと所定の負バイアスとの間に直列に設けられた第１トランジスタおよび第２トランジスタを有し、
前記第２トランジスタは、前記第１トランジスタと前記所定の負バイアスとの間に設けられ、前記第１トランジスタがオン状態となる場合にオフ状態となり、前記第１トランジスタがオフ状態となる場合にオン状態となり、
前記第１トランジスタと前記第２トランジスタとの接続点が、前記カソード側伝送線路と電気的に接続され、
前記アノード側バイアス回路は、所定の正バイアスと所定の負バイアスとの間に直列に設けられた第３トランジスタおよび第４トランジスタを有し、
前記第３トランジスタは、前記第１トランジスタがオン状態となる場合にオフ状態となり、前記第１トランジスタがオフ状態となる場合にオン状態となり、
前記第４トランジスタは、前記第３トランジスタと前記所定の負バイアスとの間に設けられ、前記第１トランジスタがオン状態となる場合にオン状態となり、前記第１トランジスタがオフ状態となる場合にオフ状態となり、
前記第３トランジスタと前記第４トランジスタとの接続点が、前記アノード側伝送線路と電気的に接続されることを特徴とする請求項１３に記載のサンプリング回路。 - 前記順方向電流源は、前記第２トランジスタと前記負バイアスとの間、又は前記正バイアスと前記第３トランジスタとの間に、前記第２トランジスタ又は前記第３トランジスタと直列に設けられ、
前記逆方向電流源は、前記正バイアスと前記第１トランジスタとの間、又は前記第４トランジスタと前記負バイアスとの間に、前記第１トランジスタ又は前記第４トランジスタと直列に設けられることを特徴とする請求項１４に記載のサンプリング回路。 - 前記パルスを生成するべきタイミングに応じて、前記第１トランジスタ、第２トランジスタ、第３トランジスタ、及び前記第４トランジスタがオン又はオフするタイミングを制御する駆動回路を更に備えることを特徴とする請求項１４に記載のサンプリング回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002342873A JP4159862B2 (ja) | 2002-11-26 | 2002-11-26 | パルス発生回路、及びサンプリング回路 |
| DE10393795T DE10393795T5 (de) | 2002-11-26 | 2003-11-26 | Impulserzeugungsschaltung und Abtastschaltung |
| PCT/JP2003/015066 WO2004049567A1 (ja) | 2002-11-26 | 2003-11-26 | パルス発生回路、及びサンプリング回路 |
| US11/136,324 US7113013B2 (en) | 2002-11-26 | 2005-05-24 | Pulse generating circuit and sampling circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002342873A JP4159862B2 (ja) | 2002-11-26 | 2002-11-26 | パルス発生回路、及びサンプリング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004179912A JP2004179912A (ja) | 2004-06-24 |
| JP4159862B2 true JP4159862B2 (ja) | 2008-10-01 |
Family
ID=32375905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002342873A Expired - Fee Related JP4159862B2 (ja) | 2002-11-26 | 2002-11-26 | パルス発生回路、及びサンプリング回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7113013B2 (ja) |
| JP (1) | JP4159862B2 (ja) |
| DE (1) | DE10393795T5 (ja) |
| WO (1) | WO2004049567A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4445836B2 (ja) | 2004-11-11 | 2010-04-07 | 株式会社アドバンテスト | サンプリング回路及び試験装置 |
| US7265598B2 (en) * | 2005-05-25 | 2007-09-04 | Camero-Tech Ltd. | Narrow ultra wideband pulse generator |
| JP4713961B2 (ja) * | 2005-06-24 | 2011-06-29 | 株式会社アドバンテスト | パルス発生回路およびその製造方法 |
| JP2007074132A (ja) * | 2005-09-05 | 2007-03-22 | Advantest Corp | サンプリング装置および試験装置 |
| JP5089396B2 (ja) | 2005-10-12 | 2012-12-05 | 株式会社アドバンテスト | 試験装置、ピンエレクトロニクスカード、電気機器、及びスイッチ |
| US8355453B2 (en) * | 2008-12-16 | 2013-01-15 | Lawrence Livermore National Security, Llc | UWB transmitter |
| CN102769445A (zh) * | 2012-08-08 | 2012-11-07 | 中国科学院东北地理与农业生态研究所 | 超窄脉冲采样电路 |
| CN106646305A (zh) * | 2015-11-04 | 2017-05-10 | 江苏嘉钰新能源技术有限公司 | 一种简易的电流型霍尔电流传感器信号模拟器 |
| CN116073797B (zh) * | 2023-02-17 | 2023-07-04 | 无锡前诺德半导体有限公司 | 高速脉冲序列产生电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3299294A (en) * | 1964-04-28 | 1967-01-17 | Bell Telephone Labor Inc | High-speed pulse generator using charge-storage step-recovery diode |
| US3676708A (en) * | 1968-05-21 | 1972-07-11 | Iwasaki Tsushinki Alkala Iwats | Pulse generator for fast rise-time pulses |
| US3832568A (en) * | 1973-08-10 | 1974-08-27 | Sperry Rand Corp | Circuit for generating a single high voltage subnanosecond pulse from a step recovery diode |
| JPS59210721A (ja) * | 1983-05-14 | 1984-11-29 | Nec Corp | パルス発生回路 |
| JP2520928Y2 (ja) * | 1987-04-10 | 1996-12-18 | 横河・ヒユーレツト・パツカード 株式会社 | サンプリングパルス出力制御装置 |
| JPH10112636A (ja) * | 1996-10-04 | 1998-04-28 | Yokogawa Electric Corp | 高速サンプリング回路 |
-
2002
- 2002-11-26 JP JP2002342873A patent/JP4159862B2/ja not_active Expired - Fee Related
-
2003
- 2003-11-26 WO PCT/JP2003/015066 patent/WO2004049567A1/ja active Application Filing
- 2003-11-26 DE DE10393795T patent/DE10393795T5/de not_active Withdrawn
-
2005
- 2005-05-24 US US11/136,324 patent/US7113013B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004179912A (ja) | 2004-06-24 |
| US20050264105A1 (en) | 2005-12-01 |
| DE10393795T5 (de) | 2005-11-03 |
| US7113013B2 (en) | 2006-09-26 |
| WO2004049567A1 (ja) | 2004-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7113013B2 (en) | Pulse generating circuit and sampling circuit | |
| JP2003060449A (ja) | 電流検出方法、電流検出回路及び過電流保護回路 | |
| US7456668B2 (en) | Pulse width modulation circuit and switching amplifier using the same | |
| US20080048630A1 (en) | Switching power supply circuit | |
| US8570083B2 (en) | Pulse width modulation circuit and switching amplifier using the same | |
| JP2006121840A (ja) | 駆動装置 | |
| US20090115465A1 (en) | Low power, high slew rate ccd driver | |
| US4362955A (en) | Current boost circuit for a pulse generator output stage | |
| KR20050005774A (ko) | 구동 회로 및 구동 방법 | |
| US8410817B2 (en) | Driver circuit | |
| JP4034193B2 (ja) | サンプリングパルス発生装置 | |
| CN110120627B (zh) | 发光元件驱动电路 | |
| JP2005057519A (ja) | パルス幅変調回路およびこの回路を備えたスイッチングアンプ | |
| JP3851871B2 (ja) | ドライバ回路 | |
| WO2005039002A1 (ja) | 平均パワー検出回路、レーザーダイオード駆動回路及び光送信モジュール | |
| CN217085258U (zh) | 驱动脉冲生成电路及激光雷达 | |
| DE60223174D1 (de) | Verfahren zum betrieb einer stromsteuerung | |
| JPH11225049A (ja) | 電気短パルス発生装置 | |
| JPH10112636A (ja) | 高速サンプリング回路 | |
| JP2006313860A (ja) | レーザダイオード駆動回路 | |
| CN114527450A (zh) | 驱动脉冲生成电路及激光雷达 | |
| US6879199B2 (en) | PWM control signal generation method and apparatus | |
| US6870389B2 (en) | Differential circuit with current overshoot suppression | |
| CN117478111A (zh) | 一种用于氮化镓功率器件的快速驱动电路 | |
| JPH05136662A (ja) | パルス供給回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080305 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080716 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |