JPH10112636A - 高速サンプリング回路 - Google Patents
高速サンプリング回路Info
- Publication number
- JPH10112636A JPH10112636A JP26445896A JP26445896A JPH10112636A JP H10112636 A JPH10112636 A JP H10112636A JP 26445896 A JP26445896 A JP 26445896A JP 26445896 A JP26445896 A JP 26445896A JP H10112636 A JPH10112636 A JP H10112636A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- voltage
- anode
- cathode
- tunnel diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】共鳴トンネル・ダイオードを用いて極めて幅の
狭い相反のパルスを発生させ、極めて広い周波数帯域を
有する高速サンプリング回路を実現する。 【解決手段】互いに相反に変化する指令信号を第1のト
ンネル・ダイオードのアノードとカソードに印加し、こ
の第1のトンネル・ダイオードのアノードとカソードの
電圧をそれぞれコンデンサを介して第2および第3のト
ンネル・ダイオードのそれぞれアノードおよびカソード
に印加し、各トンネル・ダイオードのカソードおよびア
ノードをそれぞれ定電圧源に接続し、前記第2のトンネ
ル・ダイオードのアノードおよび第3のトンネル・ダイ
オードのカソードをそれぞれ伝送線路の一端に接続する
と共にタイオード・ブリッジの2つの駆動端子に接続
し、前記伝送線路の他端をそれぞれ定電圧源に接続す
る。
狭い相反のパルスを発生させ、極めて広い周波数帯域を
有する高速サンプリング回路を実現する。 【解決手段】互いに相反に変化する指令信号を第1のト
ンネル・ダイオードのアノードとカソードに印加し、こ
の第1のトンネル・ダイオードのアノードとカソードの
電圧をそれぞれコンデンサを介して第2および第3のト
ンネル・ダイオードのそれぞれアノードおよびカソード
に印加し、各トンネル・ダイオードのカソードおよびア
ノードをそれぞれ定電圧源に接続し、前記第2のトンネ
ル・ダイオードのアノードおよび第3のトンネル・ダイ
オードのカソードをそれぞれ伝送線路の一端に接続する
と共にタイオード・ブリッジの2つの駆動端子に接続
し、前記伝送線路の他端をそれぞれ定電圧源に接続す
る。
Description
【0001】
【発明の属する技術分野】本発明は高速サンプリング回
路に関し、詳しくは極めてパルス幅の狭い相反のパルス
を発生することによりサンプリング回路の周波数帯域を
大幅に拡げるための改善に関するものである。
路に関し、詳しくは極めてパルス幅の狭い相反のパルス
を発生することによりサンプリング回路の周波数帯域を
大幅に拡げるための改善に関するものである。
【0002】
【従来の技術】従来よりサンプリング・ブリッジ駆動用
のパルス源はよく知られている。図6に実用化された一
般的なパルス源の一例を示す。サンプリングパルスを発
生させるための制御電流IRが流されると、それまで伝
送線路L1,L2を介してステップリカバリー・ダイオー
ド(SRD)に流されていた直流電流IFと逆向きの電
流がSRDに流れる。そのためSRDはしばらくの間、
つまりSRDにとって順方向電流であるIFによって蓄
積されていた少数キャリアが消失するまでの間、SRD
はON状態を保つ。
のパルス源はよく知られている。図6に実用化された一
般的なパルス源の一例を示す。サンプリングパルスを発
生させるための制御電流IRが流されると、それまで伝
送線路L1,L2を介してステップリカバリー・ダイオー
ド(SRD)に流されていた直流電流IFと逆向きの電
流がSRDに流れる。そのためSRDはしばらくの間、
つまりSRDにとって順方向電流であるIFによって蓄
積されていた少数キャリアが消失するまでの間、SRD
はON状態を保つ。
【0003】しかし、上記キャリアが消失すると急激に
SRDはOFFとなるので、SRDのアノードおよびカ
ソードには図7の(b)において点線で示すような負お
よび正の相反のステップ電圧を発生する。そのステップ
電圧は伝送線路L1,L2を図6の左の方に進行し、コン
デンサC1に到達する。
SRDはOFFとなるので、SRDのアノードおよびカ
ソードには図7の(b)において点線で示すような負お
よび正の相反のステップ電圧を発生する。そのステップ
電圧は伝送線路L1,L2を図6の左の方に進行し、コン
デンサC1に到達する。
【0004】そのステップ電圧は急激な変化であるた
め、ステップ電圧が到達してもC1の両端電圧はほとん
ど変化しない。つまり、急激な変化電圧に対してC1は
短絡の作用をするので、上記負と正のステップ電圧の到
来に対して−1を乗じたステップ電圧をSRDの方向に
L1,L2経由で反射する。
め、ステップ電圧が到達してもC1の両端電圧はほとん
ど変化しない。つまり、急激な変化電圧に対してC1は
短絡の作用をするので、上記負と正のステップ電圧の到
来に対して−1を乗じたステップ電圧をSRDの方向に
L1,L2経由で反射する。
【0005】その反射電圧がSRDに到達すると、最初
発生した図7の(b)に示す点線のステップ電圧が伝送
線路L1,L2の往復時間の後、打ち消されるためSRD
のアノードおよびカソードの電圧は図7の(b)におい
て実線で示すようにそれぞれ−VP,+VPのようなパル
ス波形となる。
発生した図7の(b)に示す点線のステップ電圧が伝送
線路L1,L2の往復時間の後、打ち消されるためSRD
のアノードおよびカソードの電圧は図7の(b)におい
て実線で示すようにそれぞれ−VP,+VPのようなパル
ス波形となる。
【0006】このパルス電圧をダイオード・スイッチ
(ダイオード・ブリッジとも呼ぶ)DB(簡便のため図
1を代用して説明するが)の駆動端子1,2に印加する
と、入力端子Iとサンプリング・コンデンサCSに接続
されたDBの信号端子3と4がONとなり、そのときの
入力端子の電圧に対応した電圧がCSに充電される。
(ダイオード・ブリッジとも呼ぶ)DB(簡便のため図
1を代用して説明するが)の駆動端子1,2に印加する
と、入力端子Iとサンプリング・コンデンサCSに接続
されたDBの信号端子3と4がONとなり、そのときの
入力端子の電圧に対応した電圧がCSに充電される。
【0007】このサンプリング回路がいかに高い周波数
の入力電圧までサンプリングできるかの周波数上限を周
波数帯域と呼ぶが、この周波数帯域を広げるには−
VP,+VPのパルス波形のパルス幅を狭くするか、立ち
下がりの急峻度を急激にする必要がある。
の入力電圧までサンプリングできるかの周波数上限を周
波数帯域と呼ぶが、この周波数帯域を広げるには−
VP,+VPのパルス波形のパルス幅を狭くするか、立ち
下がりの急峻度を急激にする必要がある。
【0008】
【発明が解決しようとする課題】しかしながら、ステッ
プリカバリー・ダイオードには急峻度に限界があり、し
たがってパルス幅の狭さにも限界があるので、自ずと周
波数帯域には限界がある。またSRDを使ったサンプリ
ング回路はサンプリング指令信号(上記IR)を受け取
ってから実際にサンプリングするまでに上述の蓄積時間
だけ遅れる。この遅れ時間は極力小さいことが望まれる
が、SRDではある程度以上小さくすることはできない
という問題があった。
プリカバリー・ダイオードには急峻度に限界があり、し
たがってパルス幅の狭さにも限界があるので、自ずと周
波数帯域には限界がある。またSRDを使ったサンプリ
ング回路はサンプリング指令信号(上記IR)を受け取
ってから実際にサンプリングするまでに上述の蓄積時間
だけ遅れる。この遅れ時間は極力小さいことが望まれる
が、SRDではある程度以上小さくすることはできない
という問題があった。
【0009】なお、1個のトンネル・ダイオードにステ
ップ電圧を発生させ、そのトンネル・ダイオードのアノ
ード電圧とカソード電圧を微分することにより相反のパ
ルスを作成する例もあるが、この方式では大きなピーク
値のパルスが得られないという問題があった。
ップ電圧を発生させ、そのトンネル・ダイオードのアノ
ード電圧とカソード電圧を微分することにより相反のパ
ルスを作成する例もあるが、この方式では大きなピーク
値のパルスが得られないという問題があった。
【0010】本発明の目的は、このような点に鑑み、共
鳴トンネル・ダイオード(RTD)を用いて極めて幅の
狭い相反のパルスを発生させ、極めて広い周波数帯域を
有する高速サンプリング回路を実現することにある。本
発明の他の目的は、2個のトンネル・ダイオードを同時
かつ直接に相反パルス(ステップパルスではない)を発
生させることにより、大きなピーク値のパルスを得て、
大きな入力電圧をサンプリングすることのできる高速サ
ンプリング回路を実現することにある。本発明の更に他
の目的は、遅れ時間がなく、したがってほとんどジッタ
のない高速サンプリング回路を実現することにある。
鳴トンネル・ダイオード(RTD)を用いて極めて幅の
狭い相反のパルスを発生させ、極めて広い周波数帯域を
有する高速サンプリング回路を実現することにある。本
発明の他の目的は、2個のトンネル・ダイオードを同時
かつ直接に相反パルス(ステップパルスではない)を発
生させることにより、大きなピーク値のパルスを得て、
大きな入力電圧をサンプリングすることのできる高速サ
ンプリング回路を実現することにある。本発明の更に他
の目的は、遅れ時間がなく、したがってほとんどジッタ
のない高速サンプリング回路を実現することにある。
【0011】
【課題を解決するための手段】このような目的を達成す
るために本発明では、互いに相反に変化する指令信号を
第1のトンネル・ダイオードのアノードとカソードに印
加し、この第1のトンネル・ダイオードのアノードとカ
ソードの電圧をそれぞれコンデンサを介して第2のトン
ネル・ダイオードのアノードおよび第3のトンネル・ダ
イオードのカソードに印加し、前記第2のトンネル・ダ
イオードのカソードおよび第3のトンネル・ダイオード
のアノードをそれぞれ定電圧源に接続し、前記第2のト
ンネル・ダイオードのアノードおよび第3のトンネル・
ダイオードのカソードをそれぞれ伝送線路の一端に接続
すると共にダイオード・ブリッジの2つの駆動端子に接
続し、前記伝送線路の他端をそれぞれ定電圧源に接続し
てなることを特徴とする。
るために本発明では、互いに相反に変化する指令信号を
第1のトンネル・ダイオードのアノードとカソードに印
加し、この第1のトンネル・ダイオードのアノードとカ
ソードの電圧をそれぞれコンデンサを介して第2のトン
ネル・ダイオードのアノードおよび第3のトンネル・ダ
イオードのカソードに印加し、前記第2のトンネル・ダ
イオードのカソードおよび第3のトンネル・ダイオード
のアノードをそれぞれ定電圧源に接続し、前記第2のト
ンネル・ダイオードのアノードおよび第3のトンネル・
ダイオードのカソードをそれぞれ伝送線路の一端に接続
すると共にダイオード・ブリッジの2つの駆動端子に接
続し、前記伝送線路の他端をそれぞれ定電圧源に接続し
てなることを特徴とする。
【0012】
【作用】上記のような構成により各トンネル・ダイオー
ドのアノードおよびカソードから極く幅の狭い相反のパ
ルスを発生させることができる。
ドのアノードおよびカソードから極く幅の狭い相反のパ
ルスを発生させることができる。
【0013】
【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図1は本発明に係る高速サンプリング回路の
一実施例を示す構成図である。図1において、Vi1,V
i2は制御電圧源(同時にここではVi1,Vi2は制御電圧
をも表す)、D1,D2,D3,D4はダイオード、Dt1,
Dt3,Dt4はトンネル・ダイオード、R1,R2,R3,R
4は抵抗素子(同時にR1,R2,R3,R4はその抵抗値
をも表す)である。C1,C2,CSはコンデンサ、L3,
L4は伝送線路、DBはダイオード・ブリッジである。
説明する。図1は本発明に係る高速サンプリング回路の
一実施例を示す構成図である。図1において、Vi1,V
i2は制御電圧源(同時にここではVi1,Vi2は制御電圧
をも表す)、D1,D2,D3,D4はダイオード、Dt1,
Dt3,Dt4はトンネル・ダイオード、R1,R2,R3,R
4は抵抗素子(同時にR1,R2,R3,R4はその抵抗値
をも表す)である。C1,C2,CSはコンデンサ、L3,
L4は伝送線路、DBはダイオード・ブリッジである。
【0014】トンネル・ダイオードDt1(第1のトンネ
ル・ダイオードと呼ぶ)のアノードは抵抗R1を介して
定電圧源Vb1に接続され、カソードは抵抗R2を介して
定電圧源Vb2に接続されている。トンネル・ダイオード
Dt3とDt4(Dt3を第2のトンネル・ダイオード、Dt4
を第3のトンネル・ダイオードと呼ぶ)は順直列接続さ
れ、その共通接続点はコモンラインに接続されている。
同時に、トンネル・ダイオードDt3のアノードにはダイ
オードD3のカソードが接続され、そのダイオードD3の
アノードは抵抗R3を介して電圧源(プラス側)Vb3に
接続されている。また、トンネル・ダイオードDt4のカ
ソードはダイオードD4のアノードに接続され、そのダ
イオードD4のカソードは抵抗R4を介して電圧源(マイ
ナス側)Vb4に接続されている。
ル・ダイオードと呼ぶ)のアノードは抵抗R1を介して
定電圧源Vb1に接続され、カソードは抵抗R2を介して
定電圧源Vb2に接続されている。トンネル・ダイオード
Dt3とDt4(Dt3を第2のトンネル・ダイオード、Dt4
を第3のトンネル・ダイオードと呼ぶ)は順直列接続さ
れ、その共通接続点はコモンラインに接続されている。
同時に、トンネル・ダイオードDt3のアノードにはダイ
オードD3のカソードが接続され、そのダイオードD3の
アノードは抵抗R3を介して電圧源(プラス側)Vb3に
接続されている。また、トンネル・ダイオードDt4のカ
ソードはダイオードD4のアノードに接続され、そのダ
イオードD4のカソードは抵抗R4を介して電圧源(マイ
ナス側)Vb4に接続されている。
【0015】制御電圧源Vi1はダイオードD1を介して
前記トンネル・ダイオードDt1のアノードに接続され、
制御電圧源Vi2はダイオードD2を介して前記トンネル
・ダイオードDt1のカソードに接続されている。また、
トンネル・ダイオードDt1のアノードはコンデンサC1
を介してダイオードD3のアノードに、Dt1のカソード
はコンデンサC2を介してダイオードD4のカソードにそ
れぞれ接続されている。
前記トンネル・ダイオードDt1のアノードに接続され、
制御電圧源Vi2はダイオードD2を介して前記トンネル
・ダイオードDt1のカソードに接続されている。また、
トンネル・ダイオードDt1のアノードはコンデンサC1
を介してダイオードD3のアノードに、Dt1のカソード
はコンデンサC2を介してダイオードD4のカソードにそ
れぞれ接続されている。
【0016】更に、トンネル・ダイオードDt3のアノー
ドは、伝送線路L3を介して電圧源VW3に接続されると
共にダイオード・ブリッジDBの端子1に接続されてい
る。トンネル・ダイオードDt4のカソードは、伝送線路
L4を介して電圧源VW4に接続されると共にダイオード
・ブリッジDBの端子2に接続されている。ダイオード
・ブリッジDBの出力端子4とコモンラインの間にはコ
ンデンサCSが接続されている。
ドは、伝送線路L3を介して電圧源VW3に接続されると
共にダイオード・ブリッジDBの端子1に接続されてい
る。トンネル・ダイオードDt4のカソードは、伝送線路
L4を介して電圧源VW4に接続されると共にダイオード
・ブリッジDBの端子2に接続されている。ダイオード
・ブリッジDBの出力端子4とコモンラインの間にはコ
ンデンサCSが接続されている。
【0017】このような構成における動作を次に説明す
る。なお、説明を簡明にするため制御電圧Vi1,Vi2は
互いに逆極性で同じ絶対値である関係を保ちながら徐々
に大きくなって行き(例えばVi1が+0.5Vから+
1.4Vに、Vi2が−0.5Vから−1.4Vに変化す
る)、定電圧源Vb1,Vb2も互いに逆極性で絶対値が同
じであるとする。また電圧源Vb3,Vb4の関係も同じで
あり、電圧源VW3,VW4の関係も同じであり、またR1
=R2,R3=R4,C1=C2であるとする。
る。なお、説明を簡明にするため制御電圧Vi1,Vi2は
互いに逆極性で同じ絶対値である関係を保ちながら徐々
に大きくなって行き(例えばVi1が+0.5Vから+
1.4Vに、Vi2が−0.5Vから−1.4Vに変化す
る)、定電圧源Vb1,Vb2も互いに逆極性で絶対値が同
じであるとする。また電圧源Vb3,Vb4の関係も同じで
あり、電圧源VW3,VW4の関係も同じであり、またR1
=R2,R3=R4,C1=C2であるとする。
【0018】なおここでは、ダイオード・ブリッジDB
のインピーダンスは高いので、そのインピーダンスを無
視して説明する。いま、各ダイオードの端子間電圧Vf
とダイオード電流Idとの関係を図2に示す。この図2
において、Vi1,Vi2が変化する前にトンネル・ダイオ
ードDt1,Dt3,Dt4は共にW点あり、かつショットキー
・ダイオードD1,D2はOFFであるように、Vi1,V
i2,Vb1〜Vb4,R1〜R4の値を適宜設定しておく。
のインピーダンスは高いので、そのインピーダンスを無
視して説明する。いま、各ダイオードの端子間電圧Vf
とダイオード電流Idとの関係を図2に示す。この図2
において、Vi1,Vi2が変化する前にトンネル・ダイオ
ードDt1,Dt3,Dt4は共にW点あり、かつショットキー
・ダイオードD1,D2はOFFであるように、Vi1,V
i2,Vb1〜Vb4,R1〜R4の値を適宜設定しておく。
【0019】トンネル・ダイオードDt3,Dt4がW点で
安定しているためには、定電圧源VW3,VW4の電圧値は
図2に示すようにそれぞれ+VW,−VWである必要があ
る。また、Vi1,Vi2が変化し始め、変化のほぼ中程に
到ったときD1,D2に電流が流れ、その電流はDt1のI
dの増加となって図2のP点に達するようにVi1,Vi2
の変化電圧の大きさを設定しておく。
安定しているためには、定電圧源VW3,VW4の電圧値は
図2に示すようにそれぞれ+VW,−VWである必要があ
る。また、Vi1,Vi2が変化し始め、変化のほぼ中程に
到ったときD1,D2に電流が流れ、その電流はDt1のI
dの増加となって図2のP点に達するようにVi1,Vi2
の変化電圧の大きさを設定しておく。
【0020】Dt1の動作点が図2のP点に達してからV
i1,Vi2が更に極くわずかだけ変化すると、Dt1はP点
からX点に移る。すると、Dt1の端子間の電圧は急に或
る電圧(ΔVtとする)だけ変化する(大きくなる)。
それによって、D1のカソードでのトンネル・ダイオー
ドの電圧が急にΔVt/2だけ上がり、D2のアノード電
位が急にΔVt/2だけ下がるので、D1もD2も共にO
FFとなる。
i1,Vi2が更に極くわずかだけ変化すると、Dt1はP点
からX点に移る。すると、Dt1の端子間の電圧は急に或
る電圧(ΔVtとする)だけ変化する(大きくなる)。
それによって、D1のカソードでのトンネル・ダイオー
ドの電圧が急にΔVt/2だけ上がり、D2のアノード電
位が急にΔVt/2だけ下がるので、D1もD2も共にO
FFとなる。
【0021】次にC1,C2を介してD3,Dt3,D4,D
t4がどうなるかを説明する。前述のようにVi1,Vi2の
変化が中程にさしかかりD1,D2に電流が流れ始めて
も、C1,C2の容量を或る程度小さな値にしているので
Dt1のアノード電位とカソード電位のゆっくりとした変
化によりC1,C2に流れる電流は極く小さなものである
(トンネル・ダイオードがPからXに変化する速さは極
めて速いので、Vi1,Vi2による変化はゆっくりとした
変化であると表現する)。したがって、D3,D4を通っ
てDt3,Dt4に流れ込む電流はほとんど増加しない。
t4がどうなるかを説明する。前述のようにVi1,Vi2の
変化が中程にさしかかりD1,D2に電流が流れ始めて
も、C1,C2の容量を或る程度小さな値にしているので
Dt1のアノード電位とカソード電位のゆっくりとした変
化によりC1,C2に流れる電流は極く小さなものである
(トンネル・ダイオードがPからXに変化する速さは極
めて速いので、Vi1,Vi2による変化はゆっくりとした
変化であると表現する)。したがって、D3,D4を通っ
てDt3,Dt4に流れ込む電流はほとんど増加しない。
【0022】ところが、Vi1,Vi2が更に変化してDt1
の動作点がPからXに移行すると、その変化は極めて急
激であるので、Dt1のアノードおよびカソードの電位変
化(それぞれ+ΔVt/2,−ΔVt/2)はそれぞれC
1,C2を介してそのままD3のアノードおよびD4のカソ
ードの電位変化となる。すると、D3,D4を介してそれ
ぞれDt3,Dt4の電流が急に増加し、Dt3,Dt4の動作
点は図2のWからPを経由してX’点に移る。
の動作点がPからXに移行すると、その変化は極めて急
激であるので、Dt1のアノードおよびカソードの電位変
化(それぞれ+ΔVt/2,−ΔVt/2)はそれぞれC
1,C2を介してそのままD3のアノードおよびD4のカソ
ードの電位変化となる。すると、D3,D4を介してそれ
ぞれDt3,Dt4の電流が急に増加し、Dt3,Dt4の動作
点は図2のWからPを経由してX’点に移る。
【0023】Dt3,Dt4が、図2の点線に従って、Dt1
の移った点Xと異なる点X’へ移るのは、Dt1およびD
t3,Dt4の急激な変化に対する各ダイオード側から見た
負荷抵抗が異なるためであるが、原理説明には必要のな
いことなので省略する。
の移った点Xと異なる点X’へ移るのは、Dt1およびD
t3,Dt4の急激な変化に対する各ダイオード側から見た
負荷抵抗が異なるためであるが、原理説明には必要のな
いことなので省略する。
【0024】Dt3,Dt4が動作点WからX’まで急激に
移るときの変化電圧を図2のようにΔVaとする。D
t3,Dt4にはそれぞれ伝送線路L3,L4が接続されてお
り、L3にはDt3のアノードの変化電圧+ΔVa,L4に
はDt4のカソードの変化電圧−ΔVaがそれぞれ電源VW
3,VW4に向かって進行する。
移るときの変化電圧を図2のようにΔVaとする。D
t3,Dt4にはそれぞれ伝送線路L3,L4が接続されてお
り、L3にはDt3のアノードの変化電圧+ΔVa,L4に
はDt4のカソードの変化電圧−ΔVaがそれぞれ電源VW
3,VW4に向かって進行する。
【0025】定電圧源VW3,VW4はそれぞれの入射波+
ΔVa,−ΔVaに対しても定電圧特性を有しているの
で、上記入射波に対しては短絡と同じ働きをし、伝送線
路L3,L4に対してそれぞれの反射波−ΔVa,+ΔVa
をそれぞれDt3,Dt4に向けて送り返す。
ΔVa,−ΔVaに対しても定電圧特性を有しているの
で、上記入射波に対しては短絡と同じ働きをし、伝送線
路L3,L4に対してそれぞれの反射波−ΔVa,+ΔVa
をそれぞれDt3,Dt4に向けて送り返す。
【0026】その反射波が進行している途中の或る一瞬
のL3各部の電位を図3に示す。以下Dt3のアノード側
に接続された周辺回路について説明する。上記反射波が
Dt3に到達したときの様子は次の通りである。反射波が
到達する前はDt3はX’点に安定していたが、反射波が
到達するとDt3にとっては−ΔVaの進行波が反射して
きたことになるので、Dt3のアノードは特性インピーダ
ンスZ0(L3,L4の特性インピーダンスをZ0とする)
のL3に電流を供給することになる。
のL3各部の電位を図3に示す。以下Dt3のアノード側
に接続された周辺回路について説明する。上記反射波が
Dt3に到達したときの様子は次の通りである。反射波が
到達する前はDt3はX’点に安定していたが、反射波が
到達するとDt3にとっては−ΔVaの進行波が反射して
きたことになるので、Dt3のアノードは特性インピーダ
ンスZ0(L3,L4の特性インピーダンスをZ0とする)
のL3に電流を供給することになる。
【0027】これによりDt3のIdが減少し、図2に示
すようにX’からQの方に動作点が移動する。このとき
Z0がトンネル・ダイオードDt3のインピーダンス(図
2の各部の傾斜の逆数に相当する)に比べて十分に高い
場合には、上記反射波に対してDt3が供給する電流は小
さいのでDt3はX’とQ点の間で止まってしまう(その
点で最終的に落ちついてしまう訳ではない)。
すようにX’からQの方に動作点が移動する。このとき
Z0がトンネル・ダイオードDt3のインピーダンス(図
2の各部の傾斜の逆数に相当する)に比べて十分に高い
場合には、上記反射波に対してDt3が供給する電流は小
さいのでDt3はX’とQ点の間で止まってしまう(その
点で最終的に落ちついてしまう訳ではない)。
【0028】しかし、Z0がDt3のインピーダンスや動
作点X’の位置などによって決まる或る値よりも低くな
ると、Dt3の動作点はQを越えてW’側に来る。Dt3は
直流的には+VWの電圧の電源VW3に直結されているの
で、数回の反射を繰り返した後、Dt3の動作点はW’か
ら正確にWに到って安定する。Dt3のアノードの電圧を
V3としたときのコンピュータによるシミュレーション
結果の一例を示せば図4の通りである。
作点X’の位置などによって決まる或る値よりも低くな
ると、Dt3の動作点はQを越えてW’側に来る。Dt3は
直流的には+VWの電圧の電源VW3に直結されているの
で、数回の反射を繰り返した後、Dt3の動作点はW’か
ら正確にWに到って安定する。Dt3のアノードの電圧を
V3としたときのコンピュータによるシミュレーション
結果の一例を示せば図4の通りである。
【0029】前述したように図1の上半分と下半分で全
く相反の動作をさせているため、Dt4のカソードの電位
をV4とすると、V4は図4のV3の極性とは逆になる。
このV3とV4を図1のようにダイオード・ブリッジDS
の駆動端子1,2に印加すると、V3とV4のパルスが発
生している時間内の被測定波形入力端子Iに印加されて
いる電圧に対応した(例えば比例した)電圧をコンデン
サCSに充電することができる。
く相反の動作をさせているため、Dt4のカソードの電位
をV4とすると、V4は図4のV3の極性とは逆になる。
このV3とV4を図1のようにダイオード・ブリッジDS
の駆動端子1,2に印加すると、V3とV4のパルスが発
生している時間内の被測定波形入力端子Iに印加されて
いる電圧に対応した(例えば比例した)電圧をコンデン
サCSに充電することができる。
【0030】したがって、被測定波形の位相に対して、
少しずつあるいはランダムにタイミングをずらしてV
3,V4のパルスを発生させ、上記パルス幅時間内のサン
プリングを行うと、被測定波形全体を観測することがで
きる。
少しずつあるいはランダムにタイミングをずらしてV
3,V4のパルスを発生させ、上記パルス幅時間内のサン
プリングを行うと、被測定波形全体を観測することがで
きる。
【0031】以上のサンプリング回路の観測可能な入力
周波数上限つまり周波数帯域は、V3,V4のパルスによ
ってDSの入力端子3と出力端子4とがONになる時間
をtWとすると、およそ1/(2tW)である。つまり、
tWを半周期とする周波数はほぼ観測できる。
周波数上限つまり周波数帯域は、V3,V4のパルスによ
ってDSの入力端子3と出力端子4とがONになる時間
をtWとすると、およそ1/(2tW)である。つまり、
tWを半周期とする周波数はほぼ観測できる。
【0032】この周波数帯域を高くするにはtWを短く
する必要があるが、tWは変化電圧ΔVaがL3に入って
から−ΔVaの反射波が帰って来るまでの往復時間であ
るので、tWを短くするにはL3,L4の長さを短くすれ
ば良い。そのtWの限界は、Dt3,Dt4が動作点Wから
X’に到るに要する時間(立ち上がり時間)程度であ
る。
する必要があるが、tWは変化電圧ΔVaがL3に入って
から−ΔVaの反射波が帰って来るまでの往復時間であ
るので、tWを短くするにはL3,L4の長さを短くすれ
ば良い。そのtWの限界は、Dt3,Dt4が動作点Wから
X’に到るに要する時間(立ち上がり時間)程度であ
る。
【0033】一般にトンネル・ダイオードはこの立ち上
がり時間が短いのが特徴であるが、その中でも共鳴トン
ネリング・ダイオード(RTD)は特に短く、5pS以
下のtWのパルスを作ることは十分可能である。そうす
ると、100GHzの帯域のサンプリング・オシロスコ
ープも実現可能である。
がり時間が短いのが特徴であるが、その中でも共鳴トン
ネリング・ダイオード(RTD)は特に短く、5pS以
下のtWのパルスを作ることは十分可能である。そうす
ると、100GHzの帯域のサンプリング・オシロスコ
ープも実現可能である。
【0034】なお、上述の説明の中でDt1の動作説明を
一部省略したが、本発明はDt3,Dt4の動作によって細
い相反のパルスを得ることを要旨とするものであり、D
t1の動作には直接関係しないのでDt1の動作の一部の説
明は割愛してある。ジッタについては、Vi1,Vi2の立
ち上がり時間が遅い場合、Vi1,Vi2に重畳しているホ
ワイト・ノイズによって実際にサンプリングするタイミ
ングに変動(ジッタ)が生ずるが、本発明の回路自体に
はほとんどジッタがない。したがって、Vi1,Vi2の信
号源としてRTDのような立ち上がりの速い素子を使え
ばジッタはほとんどない。
一部省略したが、本発明はDt3,Dt4の動作によって細
い相反のパルスを得ることを要旨とするものであり、D
t1の動作には直接関係しないのでDt1の動作の一部の説
明は割愛してある。ジッタについては、Vi1,Vi2の立
ち上がり時間が遅い場合、Vi1,Vi2に重畳しているホ
ワイト・ノイズによって実際にサンプリングするタイミ
ングに変動(ジッタ)が生ずるが、本発明の回路自体に
はほとんどジッタがない。したがって、Vi1,Vi2の信
号源としてRTDのような立ち上がりの速い素子を使え
ばジッタはほとんどない。
【0035】なお、本発明の以上の説明は、説明および
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明はその本質から逸脱せずに多くの
変更、変形をなし得ることは当業者に明らかである。
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明はその本質から逸脱せずに多くの
変更、変形をなし得ることは当業者に明らかである。
【0036】例えば次のような構成としてもよい。 (1) 図1において、Vi1,Vi2の変化によってDt1がW
から動いてPを越えるためにD1,D2を設けているので
あるから、特にダイオードである必要もなく、D1,D2
を例えば固定抵抗に置き換えてもよい。 (2) 図1において、D3,D4も同様に固定抵抗に置き換
えることができる。D1,D2,D3,D4をすべて固定抵
抗に変えた場合でも、Dt1,Dt3,Dt4の動作は図1の
場合とほぼ同様であることがシミュレーションで確認さ
れている。
から動いてPを越えるためにD1,D2を設けているので
あるから、特にダイオードである必要もなく、D1,D2
を例えば固定抵抗に置き換えてもよい。 (2) 図1において、D3,D4も同様に固定抵抗に置き換
えることができる。D1,D2,D3,D4をすべて固定抵
抗に変えた場合でも、Dt1,Dt3,Dt4の動作は図1の
場合とほぼ同様であることがシミュレーションで確認さ
れている。
【0037】(3) トンネル・ダイオードのうちRTDは
図5のようにVfが負電圧でも対称に電流が流れる。つ
まり、アノードとカソードを入れ換えても同じ動作をす
る。 (4) 図1において、Dt3のカソードと基準電位との間、
およびDt4のアノードと基準電位との間にそれぞれ定電
圧源を挿入して、図4のV3およびV3と相反のV4の電
位を図1のダイオード・ブリッジDBにとって必要な電
圧だけシフトする(バイアスする)ことが一般には望ま
れる。 (5) 図1において安定に動作させるにはL3,L4のDt3
側およびDt4側に直列に低抵抗の固定抵抗を接続すると
良好である。
図5のようにVfが負電圧でも対称に電流が流れる。つ
まり、アノードとカソードを入れ換えても同じ動作をす
る。 (4) 図1において、Dt3のカソードと基準電位との間、
およびDt4のアノードと基準電位との間にそれぞれ定電
圧源を挿入して、図4のV3およびV3と相反のV4の電
位を図1のダイオード・ブリッジDBにとって必要な電
圧だけシフトする(バイアスする)ことが一般には望ま
れる。 (5) 図1において安定に動作させるにはL3,L4のDt3
側およびDt4側に直列に低抵抗の固定抵抗を接続すると
良好である。
【0038】
【発明の効果】以上説明したように本発明によれば次の
ような効果がある。 (1) 超広帯域サンプリングが可能であるため波形観測の
標準となる可能性がある。 (2) 比較的大きな入力電圧をサンプリングすることがで
きる。 (3) サンプリングの遅れ時間が原理的にはゼロであり、
実際にもほとんど無い。 (4) 低ジッタのサンプリングが可能である。
ような効果がある。 (1) 超広帯域サンプリングが可能であるため波形観測の
標準となる可能性がある。 (2) 比較的大きな入力電圧をサンプリングすることがで
きる。 (3) サンプリングの遅れ時間が原理的にはゼロであり、
実際にもほとんど無い。 (4) 低ジッタのサンプリングが可能である。
【図1】本発明に係る高速サンプリング回路の一実施例
を示す構成図
を示す構成図
【図2】トンネル・ダイオードの端子間電圧Vfとダイ
オード電流Idとの関係を示す図
オード電流Idとの関係を示す図
【図3】反射波進行中の伝送線路における電位を示す図
【図4】トンネル・ダイオードのアノード電圧の変化の
様子を示す図
様子を示す図
【図5】共鳴トンネル・ダイオードの電流特性を示す図
【図6】従来のパルス発生源の一例を示す構成図
【図7】図6における各部の波形を示す図である。
Vi1,Vi2 制御電圧源 D1,D2,D3,D4 ダイオード Dt1,Dt3,Dt4 トンネル・ダイオード R1,R2,R3,R4 抵抗素子 C1,C2,CS コンデンサ L3,L4 伝送線路 DB ダイオード・ブリッジ Vb1,Vb2,Vb3,Vb4 定電圧源 VW3,VW4 定電圧源
Claims (1)
- 【請求項1】互いに相反に変化する指令信号を第1のト
ンネル・ダイオードのアノードとカソードに印加し、こ
の第1のトンネル・ダイオードのアノードとカソードの
電圧をそれぞれコンデンサを介して第2のトンネル・ダ
イオードのアノードおよび第3のトンネル・ダイオード
のカソードに印加し、前記第2のトンネル・ダイオード
のカソードおよび第3のトンネル・ダイオードのアノー
ドをそれぞれ定電圧源に接続し、前記第2のトンネル・
ダイオードのアノードおよび第3のトンネル・ダイオー
ドのカソードをそれぞれ伝送線路の一端に接続すると共
にタイオード・ブリッジの2つの駆動端子に接続し、前
記伝送線路の他端をそれぞれ定電圧源に接続してなる高
速サンプリング回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26445896A JPH10112636A (ja) | 1996-10-04 | 1996-10-04 | 高速サンプリング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26445896A JPH10112636A (ja) | 1996-10-04 | 1996-10-04 | 高速サンプリング回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH10112636A true JPH10112636A (ja) | 1998-04-28 |
Family
ID=17403496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26445896A Pending JPH10112636A (ja) | 1996-10-04 | 1996-10-04 | 高速サンプリング回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH10112636A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004049567A1 (ja) * | 2002-11-26 | 2004-06-10 | Advantest Corporation | パルス発生回路、及びサンプリング回路 |
WO2006051694A1 (ja) * | 2004-11-11 | 2006-05-18 | Advantest Corporation | サンプリング回路及び試験装置 |
-
1996
- 1996-10-04 JP JP26445896A patent/JPH10112636A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004049567A1 (ja) * | 2002-11-26 | 2004-06-10 | Advantest Corporation | パルス発生回路、及びサンプリング回路 |
WO2006051694A1 (ja) * | 2004-11-11 | 2006-05-18 | Advantest Corporation | サンプリング回路及び試験装置 |
US7208982B2 (en) | 2004-11-11 | 2007-04-24 | Advantest Corporation | Sampling circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2711025B2 (ja) | パルス幅変調器 | |
JPH0666498B2 (ja) | 光源駆動装置 | |
US9059688B2 (en) | High-precision oscillator systems with feed forward compensation for CCFL driver systems and methods thereof | |
US7113013B2 (en) | Pulse generating circuit and sampling circuit | |
US4362955A (en) | Current boost circuit for a pulse generator output stage | |
JP4685060B2 (ja) | 差動発振装置 | |
JPH06196976A (ja) | 信号発生器 | |
US8169347B2 (en) | Parallel-to-serial converter and parallel data output device | |
JPH10112636A (ja) | 高速サンプリング回路 | |
US5677642A (en) | Signal generator with supply voltage tolerance | |
US6671113B2 (en) | Characteristically terminated write driver with compensation for magnetic response and method therefor | |
JP4034193B2 (ja) | サンプリングパルス発生装置 | |
US7388405B2 (en) | Signal transmission circuit | |
US5434523A (en) | Circuit and method for adjusting a pulse width of a signal | |
CN112782487B (zh) | 一种占空比检测系统 | |
US5003269A (en) | Unity gain amplifier with high slew rate and high bandwidth | |
JPH09218225A (ja) | ピーク検出回路 | |
US5852387A (en) | Voltage-controlled oscillator that operates over a wide frequency range | |
JPH11225049A (ja) | 電気短パルス発生装置 | |
JPH10190417A (ja) | スタータブル・オシレータ | |
JP2890537B2 (ja) | 位相同期発振器 | |
JP2007158513A (ja) | 電気信号出力装置および半導体レーザ変調駆動装置および画像形成装置 | |
KR100278678B1 (ko) | 광결합소자의 스위칭 시간 보상 회로 | |
JP3654103B2 (ja) | スイッチ制御回路 | |
US6906650B2 (en) | Method and apparatus for generating a pulse of very narrow width |