JPH10112636A - 高速サンプリング回路 - Google Patents
高速サンプリング回路Info
- Publication number
- JPH10112636A JPH10112636A JP26445896A JP26445896A JPH10112636A JP H10112636 A JPH10112636 A JP H10112636A JP 26445896 A JP26445896 A JP 26445896A JP 26445896 A JP26445896 A JP 26445896A JP H10112636 A JPH10112636 A JP H10112636A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- voltage
- anode
- cathode
- tunnel diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】共鳴トンネル・ダイオードを用いて極めて幅の
狭い相反のパルスを発生させ、極めて広い周波数帯域を
有する高速サンプリング回路を実現する。 【解決手段】互いに相反に変化する指令信号を第１のト
ンネル・ダイオードのアノードとカソードに印加し、こ
の第１のトンネル・ダイオードのアノードとカソードの
電圧をそれぞれコンデンサを介して第２および第３のト
ンネル・ダイオードのそれぞれアノードおよびカソード
に印加し、各トンネル・ダイオードのカソードおよびア
ノードをそれぞれ定電圧源に接続し、前記第２のトンネ
ル・ダイオードのアノードおよび第３のトンネル・ダイ
オードのカソードをそれぞれ伝送線路の一端に接続する
と共にタイオード・ブリッジの２つの駆動端子に接続
し、前記伝送線路の他端をそれぞれ定電圧源に接続す
る。
狭い相反のパルスを発生させ、極めて広い周波数帯域を
有する高速サンプリング回路を実現する。 【解決手段】互いに相反に変化する指令信号を第１のト
ンネル・ダイオードのアノードとカソードに印加し、こ
の第１のトンネル・ダイオードのアノードとカソードの
電圧をそれぞれコンデンサを介して第２および第３のト
ンネル・ダイオードのそれぞれアノードおよびカソード
に印加し、各トンネル・ダイオードのカソードおよびア
ノードをそれぞれ定電圧源に接続し、前記第２のトンネ
ル・ダイオードのアノードおよび第３のトンネル・ダイ
オードのカソードをそれぞれ伝送線路の一端に接続する
と共にタイオード・ブリッジの２つの駆動端子に接続
し、前記伝送線路の他端をそれぞれ定電圧源に接続す
る。
Description
【０００１】
【発明の属する技術分野】本発明は高速サンプリング回
路に関し、詳しくは極めてパルス幅の狭い相反のパルス
を発生することによりサンプリング回路の周波数帯域を
大幅に拡げるための改善に関するものである。
路に関し、詳しくは極めてパルス幅の狭い相反のパルス
を発生することによりサンプリング回路の周波数帯域を
大幅に拡げるための改善に関するものである。
【０００２】
【従来の技術】従来よりサンプリング・ブリッジ駆動用
のパルス源はよく知られている。図６に実用化された一
般的なパルス源の一例を示す。サンプリングパルスを発
生させるための制御電流ＩRが流されると、それまで伝
送線路Ｌ1，Ｌ2を介してステップリカバリー・ダイオー
ド（ＳＲＤ）に流されていた直流電流ＩFと逆向きの電
流がＳＲＤに流れる。そのためＳＲＤはしばらくの間、
つまりＳＲＤにとって順方向電流であるＩFによって蓄
積されていた少数キャリアが消失するまでの間、ＳＲＤ
はＯＮ状態を保つ。
のパルス源はよく知られている。図６に実用化された一
般的なパルス源の一例を示す。サンプリングパルスを発
生させるための制御電流ＩRが流されると、それまで伝
送線路Ｌ1，Ｌ2を介してステップリカバリー・ダイオー
ド（ＳＲＤ）に流されていた直流電流ＩFと逆向きの電
流がＳＲＤに流れる。そのためＳＲＤはしばらくの間、
つまりＳＲＤにとって順方向電流であるＩFによって蓄
積されていた少数キャリアが消失するまでの間、ＳＲＤ
はＯＮ状態を保つ。
【０００３】しかし、上記キャリアが消失すると急激に
ＳＲＤはＯＦＦとなるので、ＳＲＤのアノードおよびカ
ソードには図７の（ｂ）において点線で示すような負お
よび正の相反のステップ電圧を発生する。そのステップ
電圧は伝送線路Ｌ1，Ｌ2を図６の左の方に進行し、コン
デンサＣ1に到達する。
ＳＲＤはＯＦＦとなるので、ＳＲＤのアノードおよびカ
ソードには図７の（ｂ）において点線で示すような負お
よび正の相反のステップ電圧を発生する。そのステップ
電圧は伝送線路Ｌ1，Ｌ2を図６の左の方に進行し、コン
デンサＣ1に到達する。
【０００４】そのステップ電圧は急激な変化であるた
め、ステップ電圧が到達してもＣ1の両端電圧はほとん
ど変化しない。つまり、急激な変化電圧に対してＣ1は
短絡の作用をするので、上記負と正のステップ電圧の到
来に対して−１を乗じたステップ電圧をＳＲＤの方向に
Ｌ1，Ｌ2経由で反射する。
め、ステップ電圧が到達してもＣ1の両端電圧はほとん
ど変化しない。つまり、急激な変化電圧に対してＣ1は
短絡の作用をするので、上記負と正のステップ電圧の到
来に対して−１を乗じたステップ電圧をＳＲＤの方向に
Ｌ1，Ｌ2経由で反射する。
【０００５】その反射電圧がＳＲＤに到達すると、最初
発生した図７の（ｂ）に示す点線のステップ電圧が伝送
線路Ｌ1，Ｌ2の往復時間の後、打ち消されるためＳＲＤ
のアノードおよびカソードの電圧は図７の（ｂ）におい
て実線で示すようにそれぞれ−ＶP，＋ＶPのようなパル
ス波形となる。
発生した図７の（ｂ）に示す点線のステップ電圧が伝送
線路Ｌ1，Ｌ2の往復時間の後、打ち消されるためＳＲＤ
のアノードおよびカソードの電圧は図７の（ｂ）におい
て実線で示すようにそれぞれ−ＶP，＋ＶPのようなパル
ス波形となる。
【０００６】このパルス電圧をダイオード・スイッチ
（ダイオード・ブリッジとも呼ぶ）ＤＢ（簡便のため図
１を代用して説明するが）の駆動端子１，２に印加する
と、入力端子Ｉとサンプリング・コンデンサＣSに接続
されたＤＢの信号端子３と４がＯＮとなり、そのときの
入力端子の電圧に対応した電圧がＣSに充電される。
（ダイオード・ブリッジとも呼ぶ）ＤＢ（簡便のため図
１を代用して説明するが）の駆動端子１，２に印加する
と、入力端子Ｉとサンプリング・コンデンサＣSに接続
されたＤＢの信号端子３と４がＯＮとなり、そのときの
入力端子の電圧に対応した電圧がＣSに充電される。
【０００７】このサンプリング回路がいかに高い周波数
の入力電圧までサンプリングできるかの周波数上限を周
波数帯域と呼ぶが、この周波数帯域を広げるには−
ＶP，＋ＶPのパルス波形のパルス幅を狭くするか、立ち
下がりの急峻度を急激にする必要がある。
の入力電圧までサンプリングできるかの周波数上限を周
波数帯域と呼ぶが、この周波数帯域を広げるには−
ＶP，＋ＶPのパルス波形のパルス幅を狭くするか、立ち
下がりの急峻度を急激にする必要がある。
【０００８】
【発明が解決しようとする課題】しかしながら、ステッ
プリカバリー・ダイオードには急峻度に限界があり、し
たがってパルス幅の狭さにも限界があるので、自ずと周
波数帯域には限界がある。またＳＲＤを使ったサンプリ
ング回路はサンプリング指令信号（上記ＩR）を受け取
ってから実際にサンプリングするまでに上述の蓄積時間
だけ遅れる。この遅れ時間は極力小さいことが望まれる
が、ＳＲＤではある程度以上小さくすることはできない
という問題があった。
プリカバリー・ダイオードには急峻度に限界があり、し
たがってパルス幅の狭さにも限界があるので、自ずと周
波数帯域には限界がある。またＳＲＤを使ったサンプリ
ング回路はサンプリング指令信号（上記ＩR）を受け取
ってから実際にサンプリングするまでに上述の蓄積時間
だけ遅れる。この遅れ時間は極力小さいことが望まれる
が、ＳＲＤではある程度以上小さくすることはできない
という問題があった。
【０００９】なお、１個のトンネル・ダイオードにステ
ップ電圧を発生させ、そのトンネル・ダイオードのアノ
ード電圧とカソード電圧を微分することにより相反のパ
ルスを作成する例もあるが、この方式では大きなピーク
値のパルスが得られないという問題があった。
ップ電圧を発生させ、そのトンネル・ダイオードのアノ
ード電圧とカソード電圧を微分することにより相反のパ
ルスを作成する例もあるが、この方式では大きなピーク
値のパルスが得られないという問題があった。
【００１０】本発明の目的は、このような点に鑑み、共
鳴トンネル・ダイオード（ＲＴＤ）を用いて極めて幅の
狭い相反のパルスを発生させ、極めて広い周波数帯域を
有する高速サンプリング回路を実現することにある。本
発明の他の目的は、２個のトンネル・ダイオードを同時
かつ直接に相反パルス（ステップパルスではない）を発
生させることにより、大きなピーク値のパルスを得て、
大きな入力電圧をサンプリングすることのできる高速サ
ンプリング回路を実現することにある。本発明の更に他
の目的は、遅れ時間がなく、したがってほとんどジッタ
のない高速サンプリング回路を実現することにある。
鳴トンネル・ダイオード（ＲＴＤ）を用いて極めて幅の
狭い相反のパルスを発生させ、極めて広い周波数帯域を
有する高速サンプリング回路を実現することにある。本
発明の他の目的は、２個のトンネル・ダイオードを同時
かつ直接に相反パルス（ステップパルスではない）を発
生させることにより、大きなピーク値のパルスを得て、
大きな入力電圧をサンプリングすることのできる高速サ
ンプリング回路を実現することにある。本発明の更に他
の目的は、遅れ時間がなく、したがってほとんどジッタ
のない高速サンプリング回路を実現することにある。
【００１１】
【課題を解決するための手段】このような目的を達成す
るために本発明では、互いに相反に変化する指令信号を
第１のトンネル・ダイオードのアノードとカソードに印
加し、この第１のトンネル・ダイオードのアノードとカ
ソードの電圧をそれぞれコンデンサを介して第２のトン
ネル・ダイオードのアノードおよび第３のトンネル・ダ
イオードのカソードに印加し、前記第２のトンネル・ダ
イオードのカソードおよび第３のトンネル・ダイオード
のアノードをそれぞれ定電圧源に接続し、前記第２のト
ンネル・ダイオードのアノードおよび第３のトンネル・
ダイオードのカソードをそれぞれ伝送線路の一端に接続
すると共にダイオード・ブリッジの２つの駆動端子に接
続し、前記伝送線路の他端をそれぞれ定電圧源に接続し
てなることを特徴とする。
るために本発明では、互いに相反に変化する指令信号を
第１のトンネル・ダイオードのアノードとカソードに印
加し、この第１のトンネル・ダイオードのアノードとカ
ソードの電圧をそれぞれコンデンサを介して第２のトン
ネル・ダイオードのアノードおよび第３のトンネル・ダ
イオードのカソードに印加し、前記第２のトンネル・ダ
イオードのカソードおよび第３のトンネル・ダイオード
のアノードをそれぞれ定電圧源に接続し、前記第２のト
ンネル・ダイオードのアノードおよび第３のトンネル・
ダイオードのカソードをそれぞれ伝送線路の一端に接続
すると共にダイオード・ブリッジの２つの駆動端子に接
続し、前記伝送線路の他端をそれぞれ定電圧源に接続し
てなることを特徴とする。
【００１２】
【作用】上記のような構成により各トンネル・ダイオー
ドのアノードおよびカソードから極く幅の狭い相反のパ
ルスを発生させることができる。
ドのアノードおよびカソードから極く幅の狭い相反のパ
ルスを発生させることができる。
【００１３】
【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図１は本発明に係る高速サンプリング回路の
一実施例を示す構成図である。図１において、Ｖi1，Ｖ
i2は制御電圧源（同時にここではＶi1，Ｖi2は制御電圧
をも表す）、Ｄ1，Ｄ2，Ｄ3，Ｄ4はダイオード、Ｄt1,
Ｄt3,Ｄt4はトンネル・ダイオード、Ｒ1，Ｒ2，Ｒ3，Ｒ
4は抵抗素子（同時にＲ1，Ｒ2，Ｒ3，Ｒ4はその抵抗値
をも表す）である。Ｃ1，Ｃ2，ＣSはコンデンサ、Ｌ3，
Ｌ4は伝送線路、ＤＢはダイオード・ブリッジである。
説明する。図１は本発明に係る高速サンプリング回路の
一実施例を示す構成図である。図１において、Ｖi1，Ｖ
i2は制御電圧源（同時にここではＶi1，Ｖi2は制御電圧
をも表す）、Ｄ1，Ｄ2，Ｄ3，Ｄ4はダイオード、Ｄt1,
Ｄt3,Ｄt4はトンネル・ダイオード、Ｒ1，Ｒ2，Ｒ3，Ｒ
4は抵抗素子（同時にＲ1，Ｒ2，Ｒ3，Ｒ4はその抵抗値
をも表す）である。Ｃ1，Ｃ2，ＣSはコンデンサ、Ｌ3，
Ｌ4は伝送線路、ＤＢはダイオード・ブリッジである。
【００１４】トンネル・ダイオードＤt1（第１のトンネ
ル・ダイオードと呼ぶ）のアノードは抵抗Ｒ1を介して
定電圧源Ｖb1に接続され、カソードは抵抗Ｒ2を介して
定電圧源Ｖb2に接続されている。トンネル・ダイオード
Ｄt3とＤt4（Ｄt3を第２のトンネル・ダイオード、Ｄt4
を第３のトンネル・ダイオードと呼ぶ）は順直列接続さ
れ、その共通接続点はコモンラインに接続されている。
同時に、トンネル・ダイオードＤt3のアノードにはダイ
オードＤ3のカソードが接続され、そのダイオードＤ3の
アノードは抵抗Ｒ3を介して電圧源（プラス側）Ｖb3に
接続されている。また、トンネル・ダイオードＤt4のカ
ソードはダイオードＤ4のアノードに接続され、そのダ
イオードＤ4のカソードは抵抗Ｒ4を介して電圧源（マイ
ナス側）Ｖb4に接続されている。
ル・ダイオードと呼ぶ）のアノードは抵抗Ｒ1を介して
定電圧源Ｖb1に接続され、カソードは抵抗Ｒ2を介して
定電圧源Ｖb2に接続されている。トンネル・ダイオード
Ｄt3とＤt4（Ｄt3を第２のトンネル・ダイオード、Ｄt4
を第３のトンネル・ダイオードと呼ぶ）は順直列接続さ
れ、その共通接続点はコモンラインに接続されている。
同時に、トンネル・ダイオードＤt3のアノードにはダイ
オードＤ3のカソードが接続され、そのダイオードＤ3の
アノードは抵抗Ｒ3を介して電圧源（プラス側）Ｖb3に
接続されている。また、トンネル・ダイオードＤt4のカ
ソードはダイオードＤ4のアノードに接続され、そのダ
イオードＤ4のカソードは抵抗Ｒ4を介して電圧源（マイ
ナス側）Ｖb4に接続されている。
【００１５】制御電圧源Ｖi1はダイオードＤ1を介して
前記トンネル・ダイオードＤt1のアノードに接続され、
制御電圧源Ｖi2はダイオードＤ2を介して前記トンネル
・ダイオードＤt1のカソードに接続されている。また、
トンネル・ダイオードＤt1のアノードはコンデンサＣ1
を介してダイオードＤ3のアノードに、Ｄt1のカソード
はコンデンサＣ2を介してダイオードＤ4のカソードにそ
れぞれ接続されている。
前記トンネル・ダイオードＤt1のアノードに接続され、
制御電圧源Ｖi2はダイオードＤ2を介して前記トンネル
・ダイオードＤt1のカソードに接続されている。また、
トンネル・ダイオードＤt1のアノードはコンデンサＣ1
を介してダイオードＤ3のアノードに、Ｄt1のカソード
はコンデンサＣ2を介してダイオードＤ4のカソードにそ
れぞれ接続されている。
【００１６】更に、トンネル・ダイオードＤt3のアノー
ドは、伝送線路Ｌ3を介して電圧源ＶW3に接続されると
共にダイオード・ブリッジＤＢの端子１に接続されてい
る。トンネル・ダイオードＤt4のカソードは、伝送線路
Ｌ4を介して電圧源ＶW4に接続されると共にダイオード
・ブリッジＤＢの端子２に接続されている。ダイオード
・ブリッジＤＢの出力端子４とコモンラインの間にはコ
ンデンサＣSが接続されている。
ドは、伝送線路Ｌ3を介して電圧源ＶW3に接続されると
共にダイオード・ブリッジＤＢの端子１に接続されてい
る。トンネル・ダイオードＤt4のカソードは、伝送線路
Ｌ4を介して電圧源ＶW4に接続されると共にダイオード
・ブリッジＤＢの端子２に接続されている。ダイオード
・ブリッジＤＢの出力端子４とコモンラインの間にはコ
ンデンサＣSが接続されている。
【００１７】このような構成における動作を次に説明す
る。なお、説明を簡明にするため制御電圧Ｖi1，Ｖi2は
互いに逆極性で同じ絶対値である関係を保ちながら徐々
に大きくなって行き（例えばＶi1が＋０．５Ｖから＋
１．４Ｖに、Ｖi2が−０．５Ｖから−１．４Ｖに変化す
る）、定電圧源Ｖb1，Ｖb2も互いに逆極性で絶対値が同
じであるとする。また電圧源Ｖb3，Ｖb4の関係も同じで
あり、電圧源ＶW3，ＶW4の関係も同じであり、またＲ1
＝Ｒ2，Ｒ3＝Ｒ4，Ｃ1＝Ｃ2であるとする。
る。なお、説明を簡明にするため制御電圧Ｖi1，Ｖi2は
互いに逆極性で同じ絶対値である関係を保ちながら徐々
に大きくなって行き（例えばＶi1が＋０．５Ｖから＋
１．４Ｖに、Ｖi2が−０．５Ｖから−１．４Ｖに変化す
る）、定電圧源Ｖb1，Ｖb2も互いに逆極性で絶対値が同
じであるとする。また電圧源Ｖb3，Ｖb4の関係も同じで
あり、電圧源ＶW3，ＶW4の関係も同じであり、またＲ1
＝Ｒ2，Ｒ3＝Ｒ4，Ｃ1＝Ｃ2であるとする。
【００１８】なおここでは、ダイオード・ブリッジＤＢ
のインピーダンスは高いので、そのインピーダンスを無
視して説明する。いま、各ダイオードの端子間電圧Ｖf
とダイオード電流Ｉdとの関係を図２に示す。この図２
において、Ｖi1，Ｖi2が変化する前にトンネル・ダイオ
ードＤt1,Ｄt3,Ｄt4は共にＷ点あり、かつショットキー
・ダイオードＤ1，Ｄ2はＯＦＦであるように、Ｖi1，Ｖ
i2，Ｖb1〜Ｖb4，Ｒ1〜Ｒ4の値を適宜設定しておく。
のインピーダンスは高いので、そのインピーダンスを無
視して説明する。いま、各ダイオードの端子間電圧Ｖf
とダイオード電流Ｉdとの関係を図２に示す。この図２
において、Ｖi1，Ｖi2が変化する前にトンネル・ダイオ
ードＤt1,Ｄt3,Ｄt4は共にＷ点あり、かつショットキー
・ダイオードＤ1，Ｄ2はＯＦＦであるように、Ｖi1，Ｖ
i2，Ｖb1〜Ｖb4，Ｒ1〜Ｒ4の値を適宜設定しておく。
【００１９】トンネル・ダイオードＤt3,Ｄt4がＷ点で
安定しているためには、定電圧源ＶW3，ＶW4の電圧値は
図２に示すようにそれぞれ＋ＶW，−ＶWである必要があ
る。また、Ｖi1，Ｖi2が変化し始め、変化のほぼ中程に
到ったときＤ1，Ｄ2に電流が流れ、その電流はＤt1のＩ
dの増加となって図２のＰ点に達するようにＶi1，Ｖi2
の変化電圧の大きさを設定しておく。
安定しているためには、定電圧源ＶW3，ＶW4の電圧値は
図２に示すようにそれぞれ＋ＶW，−ＶWである必要があ
る。また、Ｖi1，Ｖi2が変化し始め、変化のほぼ中程に
到ったときＤ1，Ｄ2に電流が流れ、その電流はＤt1のＩ
dの増加となって図２のＰ点に達するようにＶi1，Ｖi2
の変化電圧の大きさを設定しておく。
【００２０】Ｄt1の動作点が図２のＰ点に達してからＶ
i1，Ｖi2が更に極くわずかだけ変化すると、Ｄt1はＰ点
からＸ点に移る。すると、Ｄt1の端子間の電圧は急に或
る電圧（ΔＶtとする）だけ変化する（大きくなる）。
それによって、Ｄ1のカソードでのトンネル・ダイオー
ドの電圧が急にΔＶt／２だけ上がり、Ｄ2のアノード電
位が急にΔＶt／２だけ下がるので、Ｄ1もＤ2も共にＯ
ＦＦとなる。
i1，Ｖi2が更に極くわずかだけ変化すると、Ｄt1はＰ点
からＸ点に移る。すると、Ｄt1の端子間の電圧は急に或
る電圧（ΔＶtとする）だけ変化する（大きくなる）。
それによって、Ｄ1のカソードでのトンネル・ダイオー
ドの電圧が急にΔＶt／２だけ上がり、Ｄ2のアノード電
位が急にΔＶt／２だけ下がるので、Ｄ1もＤ2も共にＯ
ＦＦとなる。
【００２１】次にＣ1，Ｃ2を介してＤ3，Ｄt3，Ｄ4，Ｄ
t4がどうなるかを説明する。前述のようにＶi1，Ｖi2の
変化が中程にさしかかりＤ1，Ｄ2に電流が流れ始めて
も、Ｃ1，Ｃ2の容量を或る程度小さな値にしているので
Ｄt1のアノード電位とカソード電位のゆっくりとした変
化によりＣ1，Ｃ2に流れる電流は極く小さなものである
（トンネル・ダイオードがＰからＸに変化する速さは極
めて速いので、Ｖi1，Ｖi2による変化はゆっくりとした
変化であると表現する）。したがって、Ｄ3，Ｄ4を通っ
てＤt3，Ｄt4に流れ込む電流はほとんど増加しない。
t4がどうなるかを説明する。前述のようにＶi1，Ｖi2の
変化が中程にさしかかりＤ1，Ｄ2に電流が流れ始めて
も、Ｃ1，Ｃ2の容量を或る程度小さな値にしているので
Ｄt1のアノード電位とカソード電位のゆっくりとした変
化によりＣ1，Ｃ2に流れる電流は極く小さなものである
（トンネル・ダイオードがＰからＸに変化する速さは極
めて速いので、Ｖi1，Ｖi2による変化はゆっくりとした
変化であると表現する）。したがって、Ｄ3，Ｄ4を通っ
てＤt3，Ｄt4に流れ込む電流はほとんど増加しない。
【００２２】ところが、Ｖi1，Ｖi2が更に変化してＤt1
の動作点がＰからＸに移行すると、その変化は極めて急
激であるので、Ｄt1のアノードおよびカソードの電位変
化（それぞれ＋ΔＶt／２，−ΔＶt／２）はそれぞれＣ
1，Ｃ2を介してそのままＤ3のアノードおよびＤ4のカソ
ードの電位変化となる。すると、Ｄ3，Ｄ4を介してそれ
ぞれＤt3，Ｄt4の電流が急に増加し、Ｄt3，Ｄt4の動作
点は図２のＷからＰを経由してＸ’点に移る。
の動作点がＰからＸに移行すると、その変化は極めて急
激であるので、Ｄt1のアノードおよびカソードの電位変
化（それぞれ＋ΔＶt／２，−ΔＶt／２）はそれぞれＣ
1，Ｃ2を介してそのままＤ3のアノードおよびＤ4のカソ
ードの電位変化となる。すると、Ｄ3，Ｄ4を介してそれ
ぞれＤt3，Ｄt4の電流が急に増加し、Ｄt3，Ｄt4の動作
点は図２のＷからＰを経由してＸ’点に移る。
【００２３】Ｄt3，Ｄt4が、図２の点線に従って、Ｄt1
の移った点Ｘと異なる点Ｘ’へ移るのは、Ｄt1およびＤ
t3，Ｄt4の急激な変化に対する各ダイオード側から見た
負荷抵抗が異なるためであるが、原理説明には必要のな
いことなので省略する。
の移った点Ｘと異なる点Ｘ’へ移るのは、Ｄt1およびＤ
t3，Ｄt4の急激な変化に対する各ダイオード側から見た
負荷抵抗が異なるためであるが、原理説明には必要のな
いことなので省略する。
【００２４】Ｄt3，Ｄt4が動作点ＷからＸ’まで急激に
移るときの変化電圧を図２のようにΔＶaとする。Ｄ
t3，Ｄt4にはそれぞれ伝送線路Ｌ3，Ｌ4が接続されてお
り、Ｌ3にはＤt3のアノードの変化電圧＋ΔＶa，Ｌ4に
はＤt4のカソードの変化電圧−ΔＶaがそれぞれ電源ＶW
3，ＶW4に向かって進行する。
移るときの変化電圧を図２のようにΔＶaとする。Ｄ
t3，Ｄt4にはそれぞれ伝送線路Ｌ3，Ｌ4が接続されてお
り、Ｌ3にはＤt3のアノードの変化電圧＋ΔＶa，Ｌ4に
はＤt4のカソードの変化電圧−ΔＶaがそれぞれ電源ＶW
3，ＶW4に向かって進行する。
【００２５】定電圧源ＶW3，ＶW4はそれぞれの入射波＋
ΔＶa，−ΔＶaに対しても定電圧特性を有しているの
で、上記入射波に対しては短絡と同じ働きをし、伝送線
路Ｌ3，Ｌ4に対してそれぞれの反射波−ΔＶa，＋ΔＶa
をそれぞれＤt3，Ｄt4に向けて送り返す。
ΔＶa，−ΔＶaに対しても定電圧特性を有しているの
で、上記入射波に対しては短絡と同じ働きをし、伝送線
路Ｌ3，Ｌ4に対してそれぞれの反射波−ΔＶa，＋ΔＶa
をそれぞれＤt3，Ｄt4に向けて送り返す。
【００２６】その反射波が進行している途中の或る一瞬
のＬ3各部の電位を図３に示す。以下Ｄt3のアノード側
に接続された周辺回路について説明する。上記反射波が
Ｄt3に到達したときの様子は次の通りである。反射波が
到達する前はＤt3はＸ’点に安定していたが、反射波が
到達するとＤt3にとっては−ΔＶaの進行波が反射して
きたことになるので、Ｄt3のアノードは特性インピーダ
ンスＺ0（Ｌ3，Ｌ4の特性インピーダンスをＺ0とする）
のＬ3に電流を供給することになる。
のＬ3各部の電位を図３に示す。以下Ｄt3のアノード側
に接続された周辺回路について説明する。上記反射波が
Ｄt3に到達したときの様子は次の通りである。反射波が
到達する前はＤt3はＸ’点に安定していたが、反射波が
到達するとＤt3にとっては−ΔＶaの進行波が反射して
きたことになるので、Ｄt3のアノードは特性インピーダ
ンスＺ0（Ｌ3，Ｌ4の特性インピーダンスをＺ0とする）
のＬ3に電流を供給することになる。
【００２７】これによりＤt3のＩdが減少し、図２に示
すようにＸ’からＱの方に動作点が移動する。このとき
Ｚ0がトンネル・ダイオードＤt3のインピーダンス（図
２の各部の傾斜の逆数に相当する）に比べて十分に高い
場合には、上記反射波に対してＤt3が供給する電流は小
さいのでＤt3はＸ’とＱ点の間で止まってしまう（その
点で最終的に落ちついてしまう訳ではない）。
すようにＸ’からＱの方に動作点が移動する。このとき
Ｚ0がトンネル・ダイオードＤt3のインピーダンス（図
２の各部の傾斜の逆数に相当する）に比べて十分に高い
場合には、上記反射波に対してＤt3が供給する電流は小
さいのでＤt3はＸ’とＱ点の間で止まってしまう（その
点で最終的に落ちついてしまう訳ではない）。
【００２８】しかし、Ｚ0がＤt3のインピーダンスや動
作点Ｘ’の位置などによって決まる或る値よりも低くな
ると、Ｄt3の動作点はＱを越えてＷ’側に来る。Ｄt3は
直流的には＋ＶWの電圧の電源ＶW3に直結されているの
で、数回の反射を繰り返した後、Ｄt3の動作点はＷ’か
ら正確にＷに到って安定する。Ｄt3のアノードの電圧を
Ｖ3としたときのコンピュータによるシミュレーション
結果の一例を示せば図４の通りである。
作点Ｘ’の位置などによって決まる或る値よりも低くな
ると、Ｄt3の動作点はＱを越えてＷ’側に来る。Ｄt3は
直流的には＋ＶWの電圧の電源ＶW3に直結されているの
で、数回の反射を繰り返した後、Ｄt3の動作点はＷ’か
ら正確にＷに到って安定する。Ｄt3のアノードの電圧を
Ｖ3としたときのコンピュータによるシミュレーション
結果の一例を示せば図４の通りである。
【００２９】前述したように図１の上半分と下半分で全
く相反の動作をさせているため、Ｄt4のカソードの電位
をＶ4とすると、Ｖ4は図４のＶ3の極性とは逆になる。
このＶ3とＶ4を図１のようにダイオード・ブリッジＤＳ
の駆動端子１，２に印加すると、Ｖ3とＶ4のパルスが発
生している時間内の被測定波形入力端子Ｉに印加されて
いる電圧に対応した（例えば比例した）電圧をコンデン
サＣSに充電することができる。
く相反の動作をさせているため、Ｄt4のカソードの電位
をＶ4とすると、Ｖ4は図４のＶ3の極性とは逆になる。
このＶ3とＶ4を図１のようにダイオード・ブリッジＤＳ
の駆動端子１，２に印加すると、Ｖ3とＶ4のパルスが発
生している時間内の被測定波形入力端子Ｉに印加されて
いる電圧に対応した（例えば比例した）電圧をコンデン
サＣSに充電することができる。
【００３０】したがって、被測定波形の位相に対して、
少しずつあるいはランダムにタイミングをずらしてＶ
3，Ｖ4のパルスを発生させ、上記パルス幅時間内のサン
プリングを行うと、被測定波形全体を観測することがで
きる。
少しずつあるいはランダムにタイミングをずらしてＶ
3，Ｖ4のパルスを発生させ、上記パルス幅時間内のサン
プリングを行うと、被測定波形全体を観測することがで
きる。
【００３１】以上のサンプリング回路の観測可能な入力
周波数上限つまり周波数帯域は、Ｖ3，Ｖ4のパルスによ
ってＤＳの入力端子３と出力端子４とがＯＮになる時間
をｔWとすると、およそ１／（２ｔW）である。つまり、
ｔWを半周期とする周波数はほぼ観測できる。
周波数上限つまり周波数帯域は、Ｖ3，Ｖ4のパルスによ
ってＤＳの入力端子３と出力端子４とがＯＮになる時間
をｔWとすると、およそ１／（２ｔW）である。つまり、
ｔWを半周期とする周波数はほぼ観測できる。
【００３２】この周波数帯域を高くするにはｔWを短く
する必要があるが、ｔWは変化電圧ΔＶaがＬ3に入って
から−ΔＶaの反射波が帰って来るまでの往復時間であ
るので、ｔWを短くするにはＬ3，Ｌ4の長さを短くすれ
ば良い。そのｔWの限界は、Ｄt3，Ｄt4が動作点Ｗから
Ｘ’に到るに要する時間（立ち上がり時間）程度であ
る。
する必要があるが、ｔWは変化電圧ΔＶaがＬ3に入って
から−ΔＶaの反射波が帰って来るまでの往復時間であ
るので、ｔWを短くするにはＬ3，Ｌ4の長さを短くすれ
ば良い。そのｔWの限界は、Ｄt3，Ｄt4が動作点Ｗから
Ｘ’に到るに要する時間（立ち上がり時間）程度であ
る。
【００３３】一般にトンネル・ダイオードはこの立ち上
がり時間が短いのが特徴であるが、その中でも共鳴トン
ネリング・ダイオード（ＲＴＤ）は特に短く、５ｐＳ以
下のｔWのパルスを作ることは十分可能である。そうす
ると、１００ＧＨｚの帯域のサンプリング・オシロスコ
ープも実現可能である。
がり時間が短いのが特徴であるが、その中でも共鳴トン
ネリング・ダイオード（ＲＴＤ）は特に短く、５ｐＳ以
下のｔWのパルスを作ることは十分可能である。そうす
ると、１００ＧＨｚの帯域のサンプリング・オシロスコ
ープも実現可能である。
【００３４】なお、上述の説明の中でＤt1の動作説明を
一部省略したが、本発明はＤt3，Ｄt4の動作によって細
い相反のパルスを得ることを要旨とするものであり、Ｄ
t1の動作には直接関係しないのでＤt1の動作の一部の説
明は割愛してある。ジッタについては、Ｖi1，Ｖi2の立
ち上がり時間が遅い場合、Ｖi1，Ｖi2に重畳しているホ
ワイト・ノイズによって実際にサンプリングするタイミ
ングに変動（ジッタ）が生ずるが、本発明の回路自体に
はほとんどジッタがない。したがって、Ｖi1，Ｖi2の信
号源としてＲＴＤのような立ち上がりの速い素子を使え
ばジッタはほとんどない。
一部省略したが、本発明はＤt3，Ｄt4の動作によって細
い相反のパルスを得ることを要旨とするものであり、Ｄ
t1の動作には直接関係しないのでＤt1の動作の一部の説
明は割愛してある。ジッタについては、Ｖi1，Ｖi2の立
ち上がり時間が遅い場合、Ｖi1，Ｖi2に重畳しているホ
ワイト・ノイズによって実際にサンプリングするタイミ
ングに変動（ジッタ）が生ずるが、本発明の回路自体に
はほとんどジッタがない。したがって、Ｖi1，Ｖi2の信
号源としてＲＴＤのような立ち上がりの速い素子を使え
ばジッタはほとんどない。
【００３５】なお、本発明の以上の説明は、説明および
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明はその本質から逸脱せずに多くの
変更、変形をなし得ることは当業者に明らかである。
例示を目的として特定の好適な実施例を示したに過ぎな
い。したがって本発明はその本質から逸脱せずに多くの
変更、変形をなし得ることは当業者に明らかである。
【００３６】例えば次のような構成としてもよい。 (1) 図１において、Ｖi1，Ｖi2の変化によってＤt1がＷ
から動いてＰを越えるためにＤ1，Ｄ2を設けているので
あるから、特にダイオードである必要もなく、Ｄ1，Ｄ2
を例えば固定抵抗に置き換えてもよい。 (2) 図１において、Ｄ3，Ｄ4も同様に固定抵抗に置き換
えることができる。Ｄ1，Ｄ2，Ｄ3，Ｄ4をすべて固定抵
抗に変えた場合でも、Ｄt1，Ｄt3，Ｄt4の動作は図１の
場合とほぼ同様であることがシミュレーションで確認さ
れている。
から動いてＰを越えるためにＤ1，Ｄ2を設けているので
あるから、特にダイオードである必要もなく、Ｄ1，Ｄ2
を例えば固定抵抗に置き換えてもよい。 (2) 図１において、Ｄ3，Ｄ4も同様に固定抵抗に置き換
えることができる。Ｄ1，Ｄ2，Ｄ3，Ｄ4をすべて固定抵
抗に変えた場合でも、Ｄt1，Ｄt3，Ｄt4の動作は図１の
場合とほぼ同様であることがシミュレーションで確認さ
れている。
【００３７】(3) トンネル・ダイオードのうちＲＴＤは
図５のようにＶfが負電圧でも対称に電流が流れる。つ
まり、アノードとカソードを入れ換えても同じ動作をす
る。 (4) 図１において、Ｄt3のカソードと基準電位との間、
およびＤt4のアノードと基準電位との間にそれぞれ定電
圧源を挿入して、図４のＶ3およびＶ3と相反のＶ4の電
位を図１のダイオード・ブリッジＤＢにとって必要な電
圧だけシフトする（バイアスする）ことが一般には望ま
れる。 (5) 図１において安定に動作させるにはＬ3，Ｌ4のＤt3
側およびＤt4側に直列に低抵抗の固定抵抗を接続すると
良好である。
図５のようにＶfが負電圧でも対称に電流が流れる。つ
まり、アノードとカソードを入れ換えても同じ動作をす
る。 (4) 図１において、Ｄt3のカソードと基準電位との間、
およびＤt4のアノードと基準電位との間にそれぞれ定電
圧源を挿入して、図４のＶ3およびＶ3と相反のＶ4の電
位を図１のダイオード・ブリッジＤＢにとって必要な電
圧だけシフトする（バイアスする）ことが一般には望ま
れる。 (5) 図１において安定に動作させるにはＬ3，Ｌ4のＤt3
側およびＤt4側に直列に低抵抗の固定抵抗を接続すると
良好である。
【００３８】
【発明の効果】以上説明したように本発明によれば次の
ような効果がある。 (1) 超広帯域サンプリングが可能であるため波形観測の
標準となる可能性がある。 (2) 比較的大きな入力電圧をサンプリングすることがで
きる。 (3) サンプリングの遅れ時間が原理的にはゼロであり、
実際にもほとんど無い。 (4) 低ジッタのサンプリングが可能である。
ような効果がある。 (1) 超広帯域サンプリングが可能であるため波形観測の
標準となる可能性がある。 (2) 比較的大きな入力電圧をサンプリングすることがで
きる。 (3) サンプリングの遅れ時間が原理的にはゼロであり、
実際にもほとんど無い。 (4) 低ジッタのサンプリングが可能である。
【図１】本発明に係る高速サンプリング回路の一実施例
を示す構成図
を示す構成図
【図２】トンネル・ダイオードの端子間電圧Ｖfとダイ
オード電流Ｉdとの関係を示す図
オード電流Ｉdとの関係を示す図
【図３】反射波進行中の伝送線路における電位を示す図
【図４】トンネル・ダイオードのアノード電圧の変化の
様子を示す図
様子を示す図
【図５】共鳴トンネル・ダイオードの電流特性を示す図
【図６】従来のパルス発生源の一例を示す構成図
【図７】図６における各部の波形を示す図である。
Ｖi1，Ｖi2 制御電圧源 Ｄ1，Ｄ2，Ｄ3，Ｄ4 ダイオード Ｄt1,Ｄt3,Ｄt4 トンネル・ダイオード Ｒ1，Ｒ2，Ｒ3，Ｒ4 抵抗素子 Ｃ1，Ｃ2，ＣS コンデンサ Ｌ3，Ｌ4 伝送線路 ＤＢ ダイオード・ブリッジ Ｖb1，Ｖb2，Ｖb3，Ｖb4 定電圧源 ＶW3，ＶW4 定電圧源
Claims (1)
- 【請求項１】互いに相反に変化する指令信号を第１のト
ンネル・ダイオードのアノードとカソードに印加し、こ
の第１のトンネル・ダイオードのアノードとカソードの
電圧をそれぞれコンデンサを介して第２のトンネル・ダ
イオードのアノードおよび第３のトンネル・ダイオード
のカソードに印加し、前記第２のトンネル・ダイオード
のカソードおよび第３のトンネル・ダイオードのアノー
ドをそれぞれ定電圧源に接続し、前記第２のトンネル・
ダイオードのアノードおよび第３のトンネル・ダイオー
ドのカソードをそれぞれ伝送線路の一端に接続すると共
にタイオード・ブリッジの２つの駆動端子に接続し、前
記伝送線路の他端をそれぞれ定電圧源に接続してなる高
速サンプリング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26445896A JPH10112636A (ja) | 1996-10-04 | 1996-10-04 | 高速サンプリング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26445896A JPH10112636A (ja) | 1996-10-04 | 1996-10-04 | 高速サンプリング回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10112636A true JPH10112636A (ja) | 1998-04-28 |
Family
ID=17403496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26445896A Pending JPH10112636A (ja) | 1996-10-04 | 1996-10-04 | 高速サンプリング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10112636A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004049567A1 (ja) * | 2002-11-26 | 2004-06-10 | Advantest Corporation | パルス発生回路、及びサンプリング回路 |
| WO2006051694A1 (ja) * | 2004-11-11 | 2006-05-18 | Advantest Corporation | サンプリング回路及び試験装置 |
-
1996
- 1996-10-04 JP JP26445896A patent/JPH10112636A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004049567A1 (ja) * | 2002-11-26 | 2004-06-10 | Advantest Corporation | パルス発生回路、及びサンプリング回路 |
| WO2006051694A1 (ja) * | 2004-11-11 | 2006-05-18 | Advantest Corporation | サンプリング回路及び試験装置 |
| US7208982B2 (en) | 2004-11-11 | 2007-04-24 | Advantest Corporation | Sampling circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2711025B2 (ja) | パルス幅変調器 | |
| JPH0666498B2 (ja) | 光源駆動装置 | |
| US9059688B2 (en) | High-precision oscillator systems with feed forward compensation for CCFL driver systems and methods thereof | |
| US7113013B2 (en) | Pulse generating circuit and sampling circuit | |
| US4362955A (en) | Current boost circuit for a pulse generator output stage | |
| JP4685060B2 (ja) | 差動発振装置 | |
| JPH06196976A (ja) | 信号発生器 | |
| US8169347B2 (en) | Parallel-to-serial converter and parallel data output device | |
| JPH10112636A (ja) | 高速サンプリング回路 | |
| US5677642A (en) | Signal generator with supply voltage tolerance | |
| US6671113B2 (en) | Characteristically terminated write driver with compensation for magnetic response and method therefor | |
| JP4034193B2 (ja) | サンプリングパルス発生装置 | |
| US7388405B2 (en) | Signal transmission circuit | |
| US5434523A (en) | Circuit and method for adjusting a pulse width of a signal | |
| CN112782487B (zh) | 一种占空比检测系统 | |
| US5003269A (en) | Unity gain amplifier with high slew rate and high bandwidth | |
| JPH09218225A (ja) | ピーク検出回路 | |
| US5852387A (en) | Voltage-controlled oscillator that operates over a wide frequency range | |
| JPH11225049A (ja) | 電気短パルス発生装置 | |
| JPH10190417A (ja) | スタータブル・オシレータ | |
| JP2890537B2 (ja) | 位相同期発振器 | |
| JP2007158513A (ja) | 電気信号出力装置および半導体レーザ変調駆動装置および画像形成装置 | |
| KR100278678B1 (ko) | 광결합소자의 스위칭 시간 보상 회로 | |
| JP3654103B2 (ja) | スイッチ制御回路 | |
| US6906650B2 (en) | Method and apparatus for generating a pulse of very narrow width |