WO2004049567A1 - パルス発生回路、及びサンプリング回路 - Google Patents

パルス発生回路、及びサンプリング回路 Download PDF

Info

Publication number
WO2004049567A1
WO2004049567A1 PCT/JP2003/015066 JP0315066W WO2004049567A1 WO 2004049567 A1 WO2004049567 A1 WO 2004049567A1 JP 0315066 W JP0315066 W JP 0315066W WO 2004049567 A1 WO2004049567 A1 WO 2004049567A1
Authority
WO
WIPO (PCT)
Prior art keywords
transistor
bias
turned
pulse
recovery diode
Prior art date
Application number
PCT/JP2003/015066
Other languages
English (en)
French (fr)
Inventor
Akihiro Kawata
Original Assignee
Advantest Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corporation filed Critical Advantest Corporation
Priority to DE10393795T priority Critical patent/DE10393795T5/de
Publication of WO2004049567A1 publication Critical patent/WO2004049567A1/ja
Priority to US11/136,324 priority patent/US7113013B2/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/33Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of semiconductor devices exhibiting hole storage or enhancement effect
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes

Definitions

  • the present invention relates to a pulse generation circuit that generates a pulse, and a sampling circuit that samples a signal.
  • This application is related to the following Japanese patent application. Literature
  • Patent application 2 0 2 2 3 4 2 8 7 3 Filing date 2 0 0 2 years 1 January 26
  • a sampling circuit that samples a signal includes a pulse generation circuit that generates a pulse, and a sampling unit that samples a signal based on the pulse.
  • the sampling unit has a diode bridge, receives two pulses having different signs of amplitude, and a signal to be sampled, and samples the signal based on the received pulse.
  • the pulse generation circuit generates two pulses by a circuit using a step recovery diode (for example, see Patent Document 1).
  • the step recovery diode is a diode that, when a reverse bias is applied, sharply sets the reverse current to zero after a predetermined delay time has elapsed.
  • a conventional pulse generating circuit has a means for applying a forward bias or a reverse bias to a step recovery diode, and a current source for defining a forward current flowing through a step recovery diode.
  • Patent Document 1
  • a pulse is generated after a predetermined delay time has elapsed from the application of the reverse bias, and the delay time depends on the forward current and the reverse current flowing through the step recovery diode.
  • the conventional pulse generation circuit has only a current source that specifies the forward current, and no means for specifying the reverse current.
  • the reverse current depends on the amplitude of the reverse bias, the amplitude of the reverse bias had to be controlled accurately in order to accurately define the reverse current. For this reason, it was difficult to accurately control the timing of pulse generation.
  • an object of the present invention is to provide a pulse generation circuit and a sampling circuit that can solve the above-mentioned problems. This object is achieved by a combination of features described in the independent claims.
  • the dependent claims define further advantageous specific examples of the present invention. Disclosure of the invention
  • a pulse generating circuit for generating two pulses having different signs of amplitude, wherein a potential of an anode and a potential of a cathode are output as pulses.
  • a forward current source that defines the forward current supplied to the step recovery diode when a bias is applied, and a reverse current supplied to the step recovery diode when a reverse bias is applied to the step recovery diode
  • a reverse current source defining the following.
  • the pulse generation circuit may further include a filter unit for removing a DC component of the pulse.
  • One end of the filter section is connected to the anode of the step recovery diode, the other end is connected to the anode side capacitor that outputs one pulse from the other end, and one end is connected to the cathode of the step recovery diode, and the other end outputs another pulse from the other end.
  • a cathode-side capacitor is included in the filter section.
  • the pulse generation circuit electrically connects the bias section to the anode of the step recovery diode, and electrically connects the anode side transmission line having an inductive component to the bias section and the cathode of the step recovery diode. And a power source side transmission line having an inductive component. Further, a parallel capacitor provided between the bias unit and the step recovery diode in parallel with the step recovery diode and connecting the anode side transmission line and the cathode side transmission line may be further provided.
  • the bias unit has an anode-side bias circuit electrically connected to the anode-side transmission line, and a cathode-side bias circuit electrically connected to the cathode-side transmission line.
  • a first transistor provided between a positive bias and a predetermined negative bias, and a first transistor provided in series with the first transistor between the first transistor and a predetermined negative bias, wherein the first transistor is turned on.
  • a second transistor that is turned off when the first transistor is turned off and is turned on when the first transistor is turned off. The connection point between the first transistor and the second transistor is electrically connected to the cathode-side transmission line.
  • the anode-side bias circuit is provided between a predetermined positive bias and a predetermined negative bias, and is used when the first transistor is turned on.
  • a third transistor that is turned off when the first transistor is turned off and is turned on when the first transistor is turned off, and is provided in series with the third transistor between the third transistor and a predetermined negative bias.
  • the transistor is turned on when the transistor is turned on, and the first transistor is turned on.
  • a fourth transistor that is turned off when the transistor is turned off, and a connection point between the third transistor and the fourth transistor is electrically connected to the anode-side transmission line.
  • a forward current source is provided between the second transistor and the negative bias, or between the positive bias and the third transistor, in series with the second transistor or the third transistor.
  • the transistor may be provided in series with the first transistor or the fourth transistor between the first transistor or the fourth transistor and the negative bias.
  • the pulse generation circuit further includes a drive circuit that controls a timing at which the first transistor, the second transistor, the third transistor, and the fourth transistor are turned on or off according to a timing at which a pulse is to be generated. Good.
  • a sampling circuit for sampling a given input signal, wherein the pulse generation circuit generates two pulses having different amplitude signs for sampling the input signal;
  • a pulse receiving circuit that receives the input signal and the pulse and samples the input signal based on the pulse;
  • the pulse generation circuit includes a step recovery diode that outputs a potential of an anode and a power source as a pulse;
  • a bias unit for applying a forward bias or a reverse bias to a step recovery diode, and a forward current supplied to the step recovery diode when a forward bias is applied to the step recovery diode. Where the forward bias is applied to the forward current source and the step recovery diode. That provides sampling circuit; and a reverse current source to a reverse current to be supplied to step Guatemala Paris die O over de in.
  • FIG. 1 is a diagram illustrating an example of a configuration of a sampling circuit 100 according to an embodiment of the present invention.
  • FIG. 2 is a diagram showing an example of a timing chart for explaining the operation of the pulse generation circuit 10.
  • FIG. 1 shows an example of a configuration of a sampling circuit 100 according to the present invention.
  • the sampling circuit 100 samples the input signal provided at a predetermined timing.
  • the sampling circuit 100 includes a pulse generation circuit 10 and a sampling unit 50.
  • the pulse generation circuit 10 generates a pulse that determines the timing for sampling an input signal.
  • the pulse generation circuit 10 includes a drive circuit (12a, 12b), a bias section 20, a step recovery diode 16, a cathode side transmission line 34, an anode side transmission line 40, a parallel capacitor 14, and A filter section 46 is provided.
  • the drive circuit (12a, 12b) receives a control signal for generating a pulse from the outside.
  • the drive circuits (12a, 12b) control the bias unit 20 according to the control signal.
  • the bias section 20 selects one of a forward bias and a reverse bias, and applies it to the step recovery diode 16.
  • the drive circuits (12a, 12b) cause the bias unit 20 to select either the forward bias or the reverse bias according to the control signal.
  • the pier section 20 includes an anode-side pier circuit 62 electrically connected to the anode-side transmission line 40, and a power source-side bias circuit 60 electrically connected to the cathode-side transmission line 34. .
  • the power source side bias circuit 60 includes a first transistor 22 provided between a predetermined positive bias and a predetermined negative bias, and a first transistor 22 connected to a predetermined negative bias. In between, there are a second transistor 24 provided in series with the i-th transistor 22 and a forward current source 26 provided between the second transistor 24 and a predetermined negative bias.
  • the anode-side bias circuit 62 includes a third transistor 28 provided between a predetermined positive bias and a predetermined negative bias, and a third transistor 28 provided between the third transistor 28 and the predetermined negative bias.
  • a fourth transistor 30 provided in series with the transistor 28; and a reverse current source 32 provided between the fourth transistor 30 and a predetermined negative bias.
  • the forward current source 26 defines the forward current supplied to the step recovery diode 16 when a forward bias is applied to the step recovery diode 16, and the reverse current source 32 Specifies the reverse current supplied to the step recovery diode 16 when a reverse bias is applied to the Paris diode 16.
  • the drive circuit (12a, 12b) determines whether the first transistor 22, the second transistor 24, the third transistor 28, and the fourth transistor 30 are in accordance with the timing at which the pulse is to be generated. The timing of turning on or off is controlled. For example, the drive circuits (12a, 12b) control the first transistor 22 and the second transistor 24 and the third transistor 26 so that the on / off states are different. That is, when the first transistor 22 is turned on, the second transistor 24 and the third transistor 26 are controlled to be turned off, and when the first transistor 22 is turned off, the second transistor 24 is turned off. Controls the transistor 24 and the third transistor 28 to the ON state.
  • the drive circuits (12a, 12b) control the first transistor 22 and the fourth transistor 30 so that the on / off state is the same. That is, when the first transistor is turned on, the fourth transistor 30 is controlled to be turned on, and when the first transistor 22 is turned off, the fourth transistor 30 is controlled to be turned off. I do.
  • an L-level signal is normally given to the drive circuit 12a as the control signal A, and when a pulse is to be generated, a pulse having a positive amplitude and the control signal A Given.
  • the drive circuit 12a applies a voltage according to the given control signal A to the base terminals of the first transistor 22 and the fourth transistor 30. At this time, since the voltage value for turning on and off the first transistor 22 and the voltage value for turning on and off the fourth transistor 30 are different, the drive circuit 12 a applies the voltage to the first transistor 22. It is preferable to apply the shifted voltage to the fourth transistor 30.
  • an H-level signal is normally supplied to the drive circuit 12b as the control signal B, and a pulse having a negative amplitude is supplied as the control signal B when a pulse is to be generated.
  • the drive circuit 12b applies a voltage corresponding to the given control signal B to the base terminals of the second transistor 24 and the third transistor 28. At this time, since the voltage value for turning on and off the second transistor 24 and the voltage value for turning on and off the third transistor 28 are different, the drive circuit 12 b is applied to the second transistor 24. It is preferable to apply a voltage obtained by shifting the applied voltage to the third transistor 28.
  • the step recovery diode 16 is connected to the step recovery diode 16 via the power source side transmission line 34 and the node side transmission line 40. Either a positive bias or a negative bias can be selected and applied.
  • a forward current flowing when a positive bias is applied to the step recovery diode 16 and a negative current to the step recovery diode 16 are obtained. The value of the reverse current flowing when a bias is applied can be accurately controlled.
  • the forward current source 26 may be provided in series with the third transistor 28 between the third transistor 28 and a predetermined positive bias.
  • the element 32 may be provided in series with the first transistor 22 between the first transistor 22 and a predetermined positive bias. Further, the forward current source 26 and the reverse current source 32 may be resistors for defining a flowing current.
  • the cathode-side transmission line 34 is electrically connected to a connection point between the first transistor 22 and the second transistor 24.
  • the transmission line 34 on the force sword side is a step recovery
  • the positive or negative bias selected by the power source side bias unit 60 is electrically connected to the power source of the vari diode 16, and applies the positive or negative bias to the cathode of the step recovery diode 16.
  • the node-side transmission line 40 is electrically connected to a connection point between the third transistor 28 and the fourth transistor 30.
  • the anode-side transmission line 40 is electrically connected to the anode of the step recovery diode 16, and applies the negative bias or the positive bias selected by the anode-side bias unit 62 to the anode of the step recovery diode 16. Is applied.
  • the force-sword side transmission line 34 has a first transmission line 36 and a second transmission line 38 which are provided in series and include an inductive component.
  • the anode side transmission line 40 includes a third transmission line 44 and a fourth transmission line 42 which are provided in series and include an inductive component.
  • the parallel capacitor 14 is connected between the connection point of the first transmission line 36 and the second transmission line 38 and the connection point of the third transmission line 44 and the fourth transmission line 42 by a step recovery capacitor. It is provided in parallel with mode 16.
  • the forward current flows from the positive bias of the anode-side bias unit 62 to the third transistor 28, the anode-side transmission line 40, The current flows through the recovery diode 16, the cathode side transmission line 36, the second transistor 24, and the forward current source 26 to the negative bias of the force side bias unit 60.
  • a reverse bias is applied to the step recovery diode 16
  • a reverse current flows through the step recovery diode 16 but after a predetermined delay time t s elapses, the step recovery diode 16
  • the reverse current is sharply reduced to zero. For this reason, step voltages having different signs are generated at the cathode and the anode of the step recovery diode 16 due to the inductive components of the force side transmission line 34 and the node side transmission line 40, respectively.
  • the generated step voltage is reflected by the second transmission line 38, the parallel capacitor 14, and the third transmission line 44 to the anode and the force source of the step-up diode 16, respectively.
  • the voltage and the reflected voltage cancel each other, Pulses with a narrow pulse width are generated on the cathode and anode of the precaparidiode 16.
  • the predetermined delay time t s is determined by the following equation.
  • I F denotes a forward current
  • I R is the reverse current
  • tau is small wire carrier rear lifetime in step Rika Paris diode 1 6
  • t f is the time that a forward current flows.
  • the delay time t s depends on the forward current and the reverse current, but according to the pulse generation circuit 10 in this example, the forward current and the reverse current are precisely defined. Therefore, the delay time t s can be controlled accurately. For this reason, the pulse generation timing can be controlled accurately, and a pulse group with low jitter can be easily generated.
  • the potentials of the anode and the cathode of the step recovery diode 16 are output to the sampling section 50 as sampling pulses.
  • the filter unit 46 removes the DC component of the pulse. That is, the bias component of the potential of the anode and the cathode is removed, and only the pulse is output to the sampling unit 50.
  • the filter unit 46 has one end connected to the anode of the step recovery diode 16 and an anode-side capacitor 18 b for outputting a pulse from the other end, and one end connected to the power source of the step recovery diode 16. And a force source-side capacitor 18a that outputs a pulse from the other end.
  • the sampling unit 50 includes a diode bridge 52, a DC power supply (54, 58) for applying a predetermined bias of the diode bridge 52, and a capacitor 56.
  • the diode bridge 52 receives an input signal to be sampled from the outside, and receives a pulse for determining a sampling timing from the pulse generation circuit 10.
  • the diode bridge 52 samples the input signal based on the received pulse and outputs a sampling result as an output signal.
  • Capacitors 56 provide output signals Hold.
  • the sampling circuit 100 since a pulse with little jitter is generated and sampling is performed, the input signal can be sampled with high accuracy.
  • the first transmission line 36 and the fourth transmission line 42 have an impedance that matches the impedance of the bias unit 20 with the impedance of a circuit downstream of the parallel capacitor 14.
  • the parallel capacitor 14 has an impedance that can be regarded as sufficiently short-circuited with respect to the rise time of the step voltage generated at the cathode and the anode of the step recovery diode 16.
  • FIG. 2 is an example of a timing chart for explaining the operation of the pulse generation circuit 10.
  • the step recovery diode 1 6 only the forward current I F time t f is supplied.
  • the values of the control signal A and the control signal B are switched respectively, and the reverse current I R is supplied to the step recovery diode 16.
  • the step recovery diode 16 sharply sets the reverse current to zero after the delay time t s elapses.
  • step voltages having different signs are generated at the cathode and the anode of the step recovery diode 16 due to the inductive component of the transmission line. These step voltages are reflected and canceled by the terminal on the opposite side of the step recovery diode 16 via the transmission line and the parallel capacitor 14. Therefore, a pulse having a predetermined pulse width can be generated at the power source and the anode of the step recovery diode 16. Further, as described above, the filter unit 46 extracts and outputs only the generated pulse. At this time, the pulse width is determined by the transmission time in the second transmission line 38, the third transmission line 44, and the parallel capacitor 14. That is, the pulse width can be controlled by adjusting the transmission time of the second transmission line 38, the third transmission line 44, and the parallel capacitor 14.
  • the bias unit 20 described in FIG. 1 switches the bias using a transistor, but in another example, the bias unit 20 uses the same switching element to switch the bias.
  • the switching of the password may be performed. That is, instead of the transistor, an element whose impedance between two points changes according to a given signal may be used.
  • a pulse with little jitter can be easily generated, and sampling of an input signal can be performed with high accuracy.

Landscapes

  • Electronic Switches (AREA)

Abstract

 振幅の符号が異なる2つのパルスを生成するパルス発生回路であって、アノード及びカソードの電位がパルスとしてそれぞれ出力されるステップリカバリダイオードと、順方向バイアス又は逆方向バイアスの一方を、与えられる制御信号に応じて選択し、ステップリカバリダイオードに印加するバイアス部と、ステップリカバリダイオードに順方向バイアスが印加される場合にステップリカバリダイオードに供給される順方向電流を規定する順方向電流源と、ステップリカバリダイオードに逆方向バイアスが印加される場合にステップリカバリダイオードに供給される逆方向電流を規定する逆方向電流源とを備えることを特徴とするパルス発生回路を提供する。

Description

パルス発生回路、 及びサンプリング回路
技術分野
本発明は、パルスを発生するパルス発生回路、及び信号をサンプリングするサ ンプリング回路に関する。 また本出願は、 下記の日本特許出願に関連する。 文献 明
の参照による組み込みが認められる指定国については、下記の出願に記載された 内容を参照により本出願に組み込み、 本出願の記載の一部とする。
特願 2 0 0 2— 3 4 2 8 7 3 出願日 2 0 0 2年 1 1月 2 6日
書 背景技術
従来、 信号をサンプリングするサンプリング回路は、 パルスを発生するパルス発 生回路と、 当該パルスに基づいて信号をサンプリングするサンプリング部とを備え ている。 例えば、 サンプリング部は、 ダイオードブリッジを有し、 振幅の符号が異 なる 2つのパルスと、 サンプリングするべき信号とを受け取り、 受け取ったパルス に基づいて信号をサンプリングしている。 この場合、 パルス発生回路は、 2つのパ ルスを、ステップリカバリダイオードを用いた回路によって生成している(例えば、 特許文献 1参照)。ステップリカパリダイォードは、逆バイァスが印加された場合に、 所定の遅れ時間経過後に逆方向電流を急峻に零にするダイォードである。
従来のパルス発生回路は、 ステップリカパリダイォードに順バイアス又は逆バイ ァスを印加する手段と、 ステップリカバリダイオードに流れる順方向電流を規定す る電流源を有している。ステップリカパリダイオードに逆バイアスを印加した場合、 所定の遅れ時間経過後に逆方向電流が急峻に零となり、 伝送線路の誘導成分によつ て、 ステップリカバリダイオードの力ソード及ぴアノードにパルスが生じる。
特許文献 1
特開平 1 0— 1 1 2 6 3 6号公報 (第 1一 2頁、 第 6— 7図) 上述したパルス発生回路にぉレ、て、 パルスは逆バイアスの印加から所定の遅れ時 間経過後に発生するが、 当該遅れ時間は、 ステップリカバリダイォードに流れる順 方向電流及び逆方向電流に依存する。 し力 し、 従来のパルス発生回路は、 順方向電 流を規定する電流源があるのみで、逆方向電流を規定する手段が無かった。つまり、 逆方向電流は、 逆バイアスの振幅値に依存するため、 逆方向電流を精度よく規定す るためには、 逆バイアスの振幅値を精度よく制御する必要があった。 このため、 パ ルスの発生タイミングを精度よく制御することが困難であった。
例えば、 順バイァス又は逆パイァスを選択してステップリカパリダイォードに印 加するために、 トランジスタを用いている場合、 トランジスタのベースェミッタ間 電圧の温度特性によって、 周囲温度の変化に応じて逆バイアスの振幅値が変化して しまう。 このため、 ステップリカバリダイオードの逆方向電流が変動し、 パルスの 発生タイミングを精度よく制御することが困難であった。
このため、 従来のサンプリング回路は、 パルスの発生タイミング、 即ちサンプリ ングタイミングにジッタが生じてしまい、 信号を精度よくサンプリングすることが 困難であった。 特に、 周波数の高い信号を精度よくサン リングすることが困難で あるため、 測定できる信号の周波数上限が低くなってしまう。
そこで本発明は、上記の課題を解決することのできるパルス発生回路、及ぴサ ンプリング回路を提供することを目的とする。 この目的は、請求の範囲における 独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更な る有利な具体例を規定する。 発明の開示
上記課題を解決するために、 本発明の第 1の形態においては、 振幅の符号が異な る 2つのパルスを生成するパルス発生回路であって、 アノード及びカソードの電位 がパルスとしてそれぞれ出力されるステップリカパリダイオードと、 順方向バイァ ス又は逆方向バイアスの一方を、 与えられる入力信号に応じて選択し、 ステップリ カバリダィォードに印加するバイアス部と、 ステップリカパリダイォードに順方向 バイァスが印加される場合にステップリカバリダイオードに供給される順方向電流 を規定する順方向電流源と、 ステップリカバリダイォードに逆方向バイアスが印加 される場合にステップリカバリダイオードに供給される逆方向電流を規定する逆方 向電流源とを備えることを特徴とするパルス発生回路を提供する。
パルス発生回路は、 パルスの直流成分を除去するフィルタ部を更に備えてよい。 また、 フィルタ部は、 一端がステップリカバリダイオードのアノードに接続され、 他端から一のパルスを出力するァノード側コンデンサと、 一端がステツプリカバリ ダイォードのカソードに接続され、 他端から他のパルスを出力するカソード側コン デンサとを有してよい。
パルス発生回路は、 バイアス部とステップリカバリダイオードのアノードとを電 気的に接続し、 誘導成分を有するァノ一ド側伝送線路と、 バイアス部とステップリ カバリダイォードのカソードとを電気的に接続し、 誘導成分を有する力ソード側伝 送線路とを更に備えてよい。 また、 バイアス部とステップリカバリダイオードとの 間に、 ステップリカパリダイォードと並列に設けられ、 ァノード側伝送線路とカソ 一ド側伝送線路とを接続する並列コンデンサを更に備えてよい。
バイァス部は、 ァノード側伝送線路と電気的に接続されたァノード側バイアス回 路と、カソード側伝送線路と電気的に接続されたカソード側バイアス回路とを有し、 カソード側バイァス回路は、 所定の正バイアスと所定の負バイァスとの間に設けら れた第 1 トランジスタと、 第 1 トランジスタと所定の負バイアスとの間に、 第 1 ト ランジスタと直列に設けられ、 第 1 トランジスタがオン状態となる場合にオフ状態 となり、 第 1 トランジスタがオフ状態となる場合にオン状態となる第 2 トランジス タとを有し、 第 1 トランジスタと第 2 トランジスタとの接続点が、 カソード側伝送 線路と電気的に接続され、 アノード側バイアス回路は、 所定の正バイアスと所定の 負バイアスとの間に設けられ、 第 1 トランジスタがオン状態となる場合にオフ状態 となり、 第 1 トランジスタがオフ状態となる場合にオン状態となる第 3 トランジス タと、 第 3 トランジスタと所定の負バイアスとの間に、 第 3 トランジスタと直列に 設けられ、 第 1 トランジスタがオン状態となる場合にオン状態となり、 第 1 トラン ジスタがオフ状態となる場合にオフ状態となる第 4トランジスタとを有し、 第 3ト ランジスタと第 4トランジスタとの接続点が、 ァノード側伝送線路と電気的に接続 されてよレ、。
順方向電流源は、 第 2トランジスタと負バイアスとの間、 又は正バイアスと第 3 トランジスタとの間に、第 2 トランジスタ又は第 3 トランジスタと直列に設けられ、 逆方向電流 は、 正バイアスと第 1 トランジスタとの間、 又は第 4トランジスタと 負バイアスとの間に、 第 1 トランジスタ又は第 4トランジスタと直列に設けられて よい。
また、 パルス発生回路は、 パルスを生成するべきタイミングに応じて、 第 1 トラ ンジスタ、 第 2 トランジスタ、 第 3 トランジスタ、 及び第 4 トランジスタがオン又 はオフするタイミングを制御する駆動回路を更に備えてよい。
本発明の第 2の形態においては、与えられた入力信号をサンプリングするサン プリング回路であって、入力信号をサンプリングするための、振幅の符号が異な る 2つのパルスを生成するパルス発生回路と、入力信号とパルスを受け取り、パ ルスに基づいて入力信号をサンプリングするサンプリング部とを備え、パルス発 生回路は、ァノード及ぴ力ソードの電位がパルスとしてそれぞれ出力されるステ ップリカバリダイォードと、 ステップリカパリダイォードに、順方向バイアス又 は逆方向バイアスを印加するバイアス部と、ステップリカバリダイォードに順方 向バイアスが印加される場合にステップリカバリダイォードに供給される順方 向電流を規定する順方向電流源と、ステップリカバリダイォードに逆方向バイァ スが印加される場合にステップリカパリダイォードに供給される逆方向電流を 規定する逆方向電流源とを有することを特徴とするサンプリング回路を提供す る。
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、 これらの特徴群のサブコンビネーションも又、 発明となりうる。 図面の簡単な説明 図 1は、本発明の実施形態に係るサンプリング回路 1 0 0の構成の一例を示 す図である。
図 2は、パルス発生回路 1 0の動作を説明するタイミングチャートの一例を 示す図である。 発明を実施するための最良の形態
以下、 発明の実施の形態を通じて本発明を説明するが、 以下の実施形態は請求の 範囲にかかる発明を限定するものではなく、 又実施形態の中で説明されている特徴 の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図 1は、 本発明に係るサンプリング回路 1 0 0の構成の一例を示す。 サンプリン グ回路 1 0 0は、 与えられる入力信号を所定のタイミングでサンプリングする。 サ ンプリング回路 1 0 0は、 パルス発生回路 1 0とサンプリング部 5 0とを備える。 パルス発生回路 1 0は、 入力信号をサンプリングするタイミングを定めるパルス を発生する。パルス発生回路 1 0は、駆動回路( 1 2 a、 1 2 b )、バイアス部 2 0、 ステップリカバリダイオード 1 6、 カソード側伝送線路 3 4、 ァノード側伝送線路 4 0、 並列コンデンサ 1 4、 及びフィルタ部 4 6を備える。
駆動回路 (1 2 a、 1 2 b ) は、 パルスを生成するための制御信号を外部から受 け取る。 駆動回路 (1 2 a、 1 2 b ) は、 制御信号に応じてバイアス部 2 0を制御 する。
バイアス部 2 0は、 順方向バイアス又は逆方向バイアスの一方を選択し、 ステツ プリカバリダイオード 1 6に印加する。 本例において、駆動回路 (1 2 a、 1 2 b ) は、 制御信号に応じてバイアス部 2 0に、 順方向バイアス又は逆方向バイアスの一 方を選択させる。 パイァス部 2 0は、 ァノード側伝送線路 4 0と電気的に接続され たァノード側パイァス回路 6 2と、 カソード側伝送線路 3 4と電気的に接続された 力ソード側バイアス回路 6 0とを有する。
力ソード側バイアス回路 6 0は、 所定の正バイアスと所定の負バイアスとの間に 設けられた第 1 トランジスタ 2 2、 第 1 トランジスタ 2 2と所定の負バイアスとの 間に、 第 i トランジスタ 2 2と直列に設けられる第 2 トランジスタ 2 4、 及ぴ第 2 トランジスタ 2 4と所定の負バイアスとの間に設けられた順方向電流源 2 6を有す る。
また、 アノード側バイアス回路 6 2は、 所定の正バイアスと所定の負バイアスと の間に設けられた第 3 トランジスタ 2 8、 第 3 トランジスタ 2 8と所定の負パイァ スとの間に、 第 3 トランジスタ 2 8と直列に設けられる第 4 トランジスタ 3 0、 及 ぴ第 4 トランジスタ 3 0と所定の負バイアスとの間に設けられた逆方向電流源 3 2 を有する。
順方向電流源 2 6は、 ステップリカパリダイオード 1 6に順方向バイァスが印加 される場合にステップリカバリダイオード 1 6に供給される順方向電流を規定し、 逆方向電流原 3 2は、 ステップリカパリダイオード 1 6に逆方向バイアスが印加さ れる場合にステップリカバリダイォード 1 6に供給される逆方向電流を規定する。 駆動回路 (1 2 a、 1 2 b ) は、 パルスを生成するべきタイミングに応じて、 第 1トランジスタ 2 2、 第 2トランジスタ 2 4、 第 3トランジスタ 2 8、 及ぴ第 4ト ランジスタ 3 0がオン又はオフするタイミングを制御する。 例えば、 駆動回路 (1 2 a、 1 2 b ) は、 第 1 トランジスタ 2 2と、 第 2トランジスタ 2 4及ぴ第 3トラ ンジスタ 2 6とを、 オンオフの状態が異なるように制御する。 つまり、 第 1 トラン ジスタ 2 2をオン状態とする場合に、 第 2トランジスタ 2 4及ぴ第 3トランジスタ 2 6をオフ状態に制御し、 第 1 トランジスタ 2 2をオフ状態とする場合に、 第 2ト ランジスタ 2 4及ぴ第 3 トランジスタ 2 8をオン状態に制御する。
また、 駆動回路 (1 2 a、 1 2 b ) は、 第 1 トランジスタ 2 2と、 第 4トランジ スタ 3 0とを、 オンオフの状態が同じになるように制御する。 つまり、 第 1 トラン ジスタをオン状態とする場合に、 第 4トランジスタ 3 0をオン状態に制御し、 第 1 トランジスタ 2 2をオフ状態とする場合に、 第 4 トランジスタ 3 0をオフ状態に制 御する。
本例において、 駆動回路 1 2 aには、 通常時に Lレベルの信号が制御信号 Aとし て与えられ、 パルスを生成するべき場合に、 振幅が正方向のパルスが制御信号 Aと して与えられる。 駆動回路 1 2 aは、 第 1 トランジスタ 2 2及び第 4 トランジスタ 3 0のベース端子に、 与えられた制御信号 Aに応じた電圧を印加する。 このとき、 第 1 トランジスタ 2 2をオンオフするための電圧値と、 第 4トランジスタ 3 0をォ ンオフするための電圧値とは異なるため、 駆動回路 1 2 aは、 第 1 トランジスタ 2 2に印加する電圧をシフトした電圧を、 第 4 トランジスタ 3 0に印加することが好 ましい。
また、 駆動回路 1 2 bには、 通常時に Hレベルの信号が制御信号 Bとして与えら れ、 パルスを生成するべき場合に、 振幅が負方向のパルスが制御信号 Bとして与え られる。 駆動回路 1 2 bは、 第 2トランジスタ 2 4及び第 3トランジスタ 2 8のべ ース端子に、 与えられた制御信号 Bに応じた電圧を印加する。 このとき、 第 2トラ ンジスタ 2 4をオンオフするための電圧値と、 第 3トランジスタ 2 8をオンオフす るための電圧値とは異なるため、 駆動回路 1 2 bは、 第 2トランジスタ 2 4に印加 する電圧をシフトした電圧を、 第 3トランジスタ 2 8に印加することが好ましい。 以上説明した駆動回路 (1 2 a、 1 2 b ) 及ぴパイァス部 2 0の動作により、 力 ソード側伝送線路 3 4及ぴァノード側伝送線路 4 0を介して、 ステップリカパリダ ィオード 1 6に正バイアス又は負バイアスのいずれかを選択して印加することがで きる。 また、 以上説明した順方向電流源 2 6及ぴ逆方向電流源 3 2の配置により、 ステップリカバリダイオード 1 6に正バイアスを印加した場合に流れる順方向電流、 及びステップリカバリダイォード 1 6に負バイアスを印加した場合に流れる逆方向 電流の電流値を精度よく制御することができる。
また、順方向電流源 2 6は、第 3 トランジスタ 2 8と所定の正バイアスとの間に、 第 3 トランジスタ 2 8と直列に設けられていてもよく、 逆方向電流?原 3 2は、 第 1 トランジスタ 2 2と所定の正バイアスとの間に、 第 1 トランジスタ 2 2と直列に設 けられていてもよい。 また、 順方向電流源 2 6及ぴ逆方向電流源 3 2は、 流れる電 流を規定するための抵抗であってもよい。
カソード側伝送線路 3 4は、 第 1 トランジスタ 2 2と第 2 トランジスタ 2 4との 接続点に、 電気的に接続される。 また、 力ソード側伝送線路 3 4は、 ステップリカ バリダイオード 1 6の力ソードに電気的に接続され、 力ソード側バイアス部 6 0が 選択した正バイアス又は負バイアスを、 ステップリカバリダイオード 1 6のカソー ドに印加する。
ァノード側伝送線路 4 0は、 第 3 トランジスタ 2 8と第 4 トランジスタ 3 0との 接続点に、 電気的に接続される。 また、 アノード側伝送線路 4 0は、 ステップリカ バリダイオード 1 6のアノードに電気的に接続され、 アノード側バイアス部 6 2が 選択した負バイアス又は正バイアスを、 ステップリカパリダイオード 1 6のァノー ドに印加する。
また、 力ソード側伝送線路 3 4は、 直列に設けられ、 誘導成分を含む第 1伝送線 路 3 6、 及び第 2伝送線路 3 8を有する。 また、 ァノード側伝送線路 4 0は、 直列 に設けられ、 誘導成分を含む第 3伝送線路 4 4、 及び第 4伝送線路 4 2を有する。 並列コンデンサ 1 4は、 第 1伝送線路 3 6及び第 2伝送線路 3 8の接続点と、 第 3 伝送線路 4 4及び第 4伝送線路 4 2の接続点との間に、 ステップリカパリダイォー ド 1 6と並列に設けられる。
ステップリカパリダイオード 1 6に順バイアスが印加されている場合、 順方向電 流は、 アノード側バイアス部 6 2の正バイアスから、 第 3 トランジスタ 2 8、 ァノ 一ド側伝送線路 4 0、ステップリカバリダイオード 1 6、カソード側伝送線路 3 6、 第 2トランジスタ 2 4、 及ぴ順方向電流源 2 6を介して力ソード側バイアス部 6 0 の負バイアスに流れる。 次に、 ステップリカバリダイオード 1 6に逆バイアスが印 加された場合、 ステップリカパリダイオード 1 6には逆方向電流が流れるが、 所定 の遅れ時間 t s経過後に、ステップリカパリダイオード 1 6は、当該逆方向電流を急 峻に零にする。 このため、 力ソード側伝送線路 3 4及ぴァノード側伝送線路 4 0の 誘導成分により、 ステップリカパリダイォード 1 6のカソード及びアノードには、 互いに符号の異なるステップ電圧が発生する。
発生したステツプ電圧は、 第 2伝送線路 3 8、 並列コンデンサ 1 4、 及ぴ第 3伝 送線路 4 4を介して、 それぞれステツプリカパリダイオード 1 6のァノード及び力 ソードに反射し、 発生したステップ電圧と、 反射した電圧とがうち消し合い、 ステ ップリカパリダイォード 1 6のカソード及ぴァノ一ドにパルス幅の狭いパルスが生 じる。
このとき、 所定の遅れ時間 t sは、 下式によって定まる。
I F (1- exp (— tf/て))
Figure imgf000011_0001
伹し、 I Fは順方向電流、 I Rは逆方向電流、 τはステップリカパリダイオード 1 6における少数キヤリアライフタイム、 t fは順方向電流が流れた時間を示す。 上式に示したように、 遅れ時間 t sは、 順方向電流及び逆方向電流に依存するが、 本例におけるパルス発生回路 1 0によれば、 順方向電流及ぴ逆方向電流を精度よく 規定することができるため、遅れ時間 t sを精度よく制御することができる。このた め、 パルスの発生タイミングを精度よく制御し、 ジッタの少ないパルス群を容易に 生成することができる。
ステップリカバリダイオード 1 6のアノード及ぴカソードの電位は、 サンプリン グ用のパルスとして、サンプリング部 5 0に出力される。また、フィルタ部 4 6は、 パルスの直流成分を除去する。 つまり、 アノード及ぴカソードの電位のバイアス成 分を除去し、 パルスのみをサンプリング部 5 0に出力する。 本例においてフィルタ 部 4 6は、 一端がステップリカバリダイオード 1 6のアノードに接続され、 他端か らパルスを出力するアノード側コンデンサ 1 8 bと、 一端がステップリカパリダイ オード 1 6の力ソードに接続され、 他端からパルスを出力する力ソード側コンデン サ 1 8 aとを有する。
サンプリング部 5 0は、 ダイォードプリッジ 5 2、 ダイォードブリッジ 5 2の所 定のバイアスを印加する直流電源 (5 4、 5 8 )、及びコンデンサ 5 6を備える。 ダ ィオードブリッジ 5 2は、 サンプリングするべき入力信号を外部から受け取り、 サ ンプリングタイミングを定めるパルスをパルス発生回路 1 0から受け取る。 ダイォ ードブリッジ 5 2は、 受け取ったパルスに基づいて入力信号をサンプリングし、 サ ンプリング結果を出力信号として出力する。 また、 コンデンサ 5 6は、 出力信号を ホールドする。
本例におけるサンプリング回路 1 0 0によれば、ジッタの少ないパルスを生成し、 サンプリングを行うため、 精度よく入力信号のサンプリングを行うことができる。 また、 第 1伝送線路 3 6及び第 4伝送線路 4 2は、 バイアス部 2 0のインピーダン スと、 並列コンデンサ 1 4より下流の回路のインピーダンスとをマッチングするよ うなインピーダンスを有することが好ましい。 また、 並列コンデンサ 1 4は、 ステ ップリカバリダイオード 1 6のカソード及びァノードに生じるステツプ電圧の立ち 上がり時間に対して、 十分に短絡とみなせるインピーダンスを有することが好まし い。
図 2は、 パルス発生回路 1 0の動作を説明するためのタイミングチャートの一例 である。 まず、 ステップリカバリダイオード 1 6には、 時間 t fだけ順方向電流 I F が供給される。 次に、 制御信号 A及び制御信号 Bの値がそれぞれ切り替わり、 ステ ップリカバリダイオード 1 6には、 逆方向電流 I Rが供給される。 前述したように、 ステップリカパリダイオード 1 6は、遅れ時間 t s経過後に、逆方向電流を急峻に零 にする。
このとき、 ステップリカバリダイオード 1 6のカソード及びァノ一ドには、 伝送 線路の誘導成分により互いに符号の異なるステツプ電圧が生じる。 これらのステツ プ電圧は、 伝送線路及び並列コンデンサ 1 4を介してステップリカバリダイオード 1 6の逆側の端子に反射し打ち消し合う。 このため、 ステップリカバリダイオード 1 6の力ソード及ぴアノードにおいて、 所定のパルス幅のパルスを生成することが できる。 また、 前述したようにフィルタ部 4 6は、 発生したパルスのみを取り出し て出力する。 このとき、 パルス幅は、 第 2伝送線路 3 8、 第 3伝送線路 4 4、 及び 並列コンデンサ 1 4における伝送時間によって定まる。つまり、第 2伝送線路 3 8、 第 3伝送線路 4 4、 及び並列コンデンサ 1 4の伝送時間を調整することにより、 パ ルス幅を制御することができる。
また、 図 1において説明したバイアス部 2 0は、 トランジスタを用いてバイアス の切替を行っていたが、 他の例においては、 同様のスイッチング素子を用いてバイ ァスの切替を行ってもよい。 つまり、 トランジスタに代えて、 与えられる信号によ つて 2点間のインピーダンスが変化する素子を用いてよい。
以上、 本発明を実施の形態を用いて説明したが、 本発明の技術的範囲は上記実施 の形態に記載の範囲には限定されない。 上記実施の形態に、 多様な変更又は改良を 加えることが可能であることが当業者に明らかである。 その様な変更又は改良を加 えた形態も本発明の技術的範囲に含まれ得ることが、 請求の範囲の記載から明らか である。
以上、 本発明を実施の形態を用いて説明したが、 本発明の技術的範囲は上記実施 の形態に記載の範囲には限定されない。 上記実施の形態に、 多様な変更又は改良を 加えることが可能であることが当業者に明らかである。 その様な変更又は改良を加 えた形態も本発明の技術的範囲に含まれ得ること力 請求の範囲の記載から明らか である。 産業上の利用可能性
上記説明から明らかなように、本発明によればジッタの少ないパルスを容易に 生成することができ、 入力信号のサンプリングを精度よく行うことができる'。

Claims

請 求 の 範 囲
1 . 振幅の符号が異なる 2つのパルスを生成するパルス発生回路であって、 アノード及びカソードの電位が前記パルスとしてそれぞれ出力されるステップリ 力バリダイオードと、
順方向バイアス又は逆方向バイアスの一方を、 与えられる制御信号に応じて選択 し、 前記ステップリカバリダイォードに印加するバイアス部と、
前記ステップリカバリダイォードに前記順方向バイァスが印加される場合に前記 ステップリカバリダイォードに供給される順方向電流を規定する順方向電流源と、 前記ステップリカバリダイオードに前記逆方向バイアスが印加される場合に前記 ステップリカバリダイォードに供給される逆方向電流を規定する逆方向電流源と を備えることを特徴とするパルス発生回路。
2 . 前記パルスの直流成分を除去するフィルタ部を更に備えることを特徴とする 請求項 1に記載のパルス発生回路。
3 . 前記フィルタ部は、
'一端が前記ステップリカバリダイォードの前記ァノ一ドに接続され、 他端から一 の前記パルスを出力するァノード側コンデンサと、
一端が前記ステップリカバリダイォードの前記力ソードに接続され、 他端から他 の前記パルスを出力するカソード側コンデンサと
を有することを特徴とする請求項 2に記載のパルス発生回路。
4 . 前記バイアス部と前記ステツプリカパリダイォードの前記ァノードとを電気 的に接続し、 誘導成分を有するァノ一ド側伝送線路と、
前記バイアス部と前記ステップリカパリダイォードの前記力ソードとを電気的に 接続し、 誘導成分を有する力ソード側伝送線路と
を更に備えることを特徴とする請求項 1又は 2に記載のパルス発生回路。
5 . 前記バイアス部と前記ステップリカバリダイオードとの間に、 前記ステップ リ力パリダイォードと並列に設けられ、 前記アノード側伝送線路と前記カソード側 伝送線路とを接続する並列コンデンサを更に備えることを特徴とする請求項 4に記 載のパルス発生回路。
6 . 前記バイアス部は、 前記アノード側伝送線路と電気的に接続されたアノード 側バイアス回路と、 前記力ソード側伝送線路と電気的に接続された力ソード側バイ ァス回路とを有し、
前記力ソード側バイアス回路は、
所定の正バイアスと所定の負パイァスとの間に設けられた第 1 トランジスタと、 前記第 1 トランジスタと前記所定の負バイアスとの間に、 前記第 1 トランジスタ と直列に設けられ、前記第 1 トランジスタがオン状態となる場合にオフ状態となり、 前記第 1 トランジスタがオフ状態となる場合にオン状態となる第 2 トランジスタと を有し、 前記第 1 トランジスタと前記第 2 トランジスタとの接続点が、 前記カソー ド側伝送線路と電気的に接続され、
前記アノード側バイアス回路は、
所定の正バイアスと所定の負バイアスとの間に設けられ、 前記第 1 トランジスタ がオン状態となる場合にオフ状態となり、 前記第 1 トランジスタがオフ状態となる 場合にオン状態となる第 3トランジスタと、
前記第 3 トランジスタと前記所定の負バイアスとの間に、 前記第 3 トランジスタ と直列に設けられ、前記第 1 トランジスタがオン状態となる場合にオン状態となり、 前記第 1 トランジスタがオフ状態となる場合にオフ状態となる第 4 トランジスタと を有し、 前記第 3 トランジスタと前記第 4トランジスタとの接続点が、 前記ァノ一 ド側伝送線路と電気的に接続されることを特徴とする請求項 5に記載のパルス発生 回路。
7 . 前記順方向電流 ¾、は、 前記第 2 トランジスタと前記負バイァスとの間、 又は 前記正バイアスと前記第 3トランジスタとの間に、 前記第 2トランジスタ又は前記 第 3 トランジスタと直列に設けられ、
前記逆方向電流源は、 前記正バイアスと前記第 1 トランジスタとの間、又は前 記第 4 トランジスタと前記負バイアスとの間に、前記第 1 トランジスタ又は前記 第 4 トランジスタと直列に設けられることを特徴とする請求項 6に記載のパル ス発生回路。
8 . 前記パルスを生成するべきタイミングに応じて、 前記第 1 トランジスタ、 第 2 トランジスタ、第 3 トランジスタ、及ぴ前記第 4 トランジスタがオン又はォ フするタイミングを制御する駆動回路を更に備えることを特徴とする請求項 6 に記載のパルス発生回路。
9 . 与えられた入力信号をサンプリングするサンプリング回路であって、 前記入力信号をサンプリングするための、振幅の符号が異なる 2つのパルスを 生成するパルス発生回路と、
前記入力信号と前記パルスを受け取り、前記パルスに基づいて前記入力信号を サンプリングするサンプリング部と
を備え、
前記パルス発生回路は、
アノード及び力ソードの電位が前記パルスとしてそれぞれ出力されるステップリ 力バリダイオードと、
前記ステップリカバリダイォードに、 順方向バイアス又は逆方向バイアスを印加 するバイアス部と、
前記ステップリカパリダイォードに前記順方向バイアスが印加される場合に前記 ステップリカノ リダイォードに供給される順方向電流を規定する順方向電流源と、 前記ステップリカパリダイォードに前記逆方向バイアスが印加される場合に 前記ステップリカバリダイォードに供給される逆方向電流を規定する逆方向電 流源と
を有することを特徴とするサンプリング回路。
PCT/JP2003/015066 2002-11-26 2003-11-26 パルス発生回路、及びサンプリング回路 WO2004049567A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10393795T DE10393795T5 (de) 2002-11-26 2003-11-26 Impulserzeugungsschaltung und Abtastschaltung
US11/136,324 US7113013B2 (en) 2002-11-26 2005-05-24 Pulse generating circuit and sampling circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-342873 2002-11-26
JP2002342873A JP4159862B2 (ja) 2002-11-26 2002-11-26 パルス発生回路、及びサンプリング回路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/136,324 Continuation US7113013B2 (en) 2002-11-26 2005-05-24 Pulse generating circuit and sampling circuit

Publications (1)

Publication Number Publication Date
WO2004049567A1 true WO2004049567A1 (ja) 2004-06-10

Family

ID=32375905

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/015066 WO2004049567A1 (ja) 2002-11-26 2003-11-26 パルス発生回路、及びサンプリング回路

Country Status (4)

Country Link
US (1) US7113013B2 (ja)
JP (1) JP4159862B2 (ja)
DE (1) DE10393795T5 (ja)
WO (1) WO2004049567A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006126187A1 (en) * 2005-05-25 2006-11-30 Camero-Tech Ltd. Narrow ultra wideband pulse generator

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4445836B2 (ja) 2004-11-11 2010-04-07 株式会社アドバンテスト サンプリング回路及び試験装置
JP4713961B2 (ja) * 2005-06-24 2011-06-29 株式会社アドバンテスト パルス発生回路およびその製造方法
JP2007074132A (ja) * 2005-09-05 2007-03-22 Advantest Corp サンプリング装置および試験装置
WO2007043482A1 (ja) * 2005-10-12 2007-04-19 Advantest Corporation 試験装置、ピンエレクトロニクスカード、電気機器、及びスイッチ
US8355453B2 (en) * 2008-12-16 2013-01-15 Lawrence Livermore National Security, Llc UWB transmitter
CN102769445A (zh) * 2012-08-08 2012-11-07 中国科学院东北地理与农业生态研究所 超窄脉冲采样电路
CN106646305A (zh) * 2015-11-04 2017-05-10 江苏嘉钰新能源技术有限公司 一种简易的电流型霍尔电流传感器信号模拟器
CN116073797B (zh) * 2023-02-17 2023-07-04 无锡前诺德半导体有限公司 高速脉冲序列产生电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59210721A (ja) * 1983-05-14 1984-11-29 Nec Corp パルス発生回路
JPS63163032U (ja) * 1987-04-10 1988-10-25
JPH10112636A (ja) * 1996-10-04 1998-04-28 Yokogawa Electric Corp 高速サンプリング回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3299294A (en) * 1964-04-28 1967-01-17 Bell Telephone Labor Inc High-speed pulse generator using charge-storage step-recovery diode
US3676708A (en) * 1968-05-21 1972-07-11 Iwasaki Tsushinki Alkala Iwats Pulse generator for fast rise-time pulses
US3832568A (en) * 1973-08-10 1974-08-27 Sperry Rand Corp Circuit for generating a single high voltage subnanosecond pulse from a step recovery diode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59210721A (ja) * 1983-05-14 1984-11-29 Nec Corp パルス発生回路
JPS63163032U (ja) * 1987-04-10 1988-10-25
JPH10112636A (ja) * 1996-10-04 1998-04-28 Yokogawa Electric Corp 高速サンプリング回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006126187A1 (en) * 2005-05-25 2006-11-30 Camero-Tech Ltd. Narrow ultra wideband pulse generator
US7265598B2 (en) 2005-05-25 2007-09-04 Camero-Tech Ltd. Narrow ultra wideband pulse generator

Also Published As

Publication number Publication date
JP2004179912A (ja) 2004-06-24
DE10393795T5 (de) 2005-11-03
US20050264105A1 (en) 2005-12-01
US7113013B2 (en) 2006-09-26
JP4159862B2 (ja) 2008-10-01

Similar Documents

Publication Publication Date Title
US8766616B2 (en) Comparator, control circuit of switching regulator using the same, switching regulator, and electronic equipment
US7113013B2 (en) Pulse generating circuit and sampling circuit
US20080048630A1 (en) Switching power supply circuit
US7088084B2 (en) Power supply circuit capable of rapidly changing output voltages
TW200935976A (en) Control circuit of LED driver and offline control circuit thereof
US7456668B2 (en) Pulse width modulation circuit and switching amplifier using the same
KR100891610B1 (ko) 스위칭 레귤레이터 제어 회로 및 스위칭 레귤레이터
US8570083B2 (en) Pulse width modulation circuit and switching amplifier using the same
JP3870916B2 (ja) 鋸波発生回路
TWI226756B (en) Data slice capable of calibrating current mismatch
EP1109317A1 (en) A controller oscillator system and method
US20030184395A1 (en) CR oscillation circuit
US8433040B2 (en) Telephone switchboard and electronic device for providing power to load having different resistance values at different operation modes
CN113726337A (zh) 电流补偿电路及补偿电流的操作方法
CN110120627B (zh) 发光元件驱动电路
JP2005057519A (ja) パルス幅変調回路およびこの回路を備えたスイッチングアンプ
FI109734B (fi) Ohjainpiiri
TW201117541A (en) Dc-dc converter
JP2006333104A (ja) スイッチング回路
US8018218B2 (en) Controller of DC-DC converter with input voltage and output voltage sensing from the phase node
JP5499431B2 (ja) 三角波発生回路
JP2021040257A (ja) 電圧比較回路
JP3851871B2 (ja) ドライバ回路
WO2005039002A1 (ja) 平均パワー検出回路、レーザーダイオード駆動回路及び光送信モジュール
CN217883391U (zh) 高电压开关电路

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): DE US

WWE Wipo information: entry into national phase

Ref document number: 11136324

Country of ref document: US