CN116073797B - 高速脉冲序列产生电路 - Google Patents

Abstract

本发明提供一种高速脉冲序列产生电路，包括：电流供应模块、电平转换缓冲模块、射极跟随模块、互补差分模块和主切换模块，本申请通过将外部输入的差分逻辑控制信号作为切换逻辑，并利用互补差分模块产生的差分逻辑电流在系统中形成两种稳定的可高速切换的电流平衡态，使得主切换模块在电平转换缓冲模块和射极跟随模块的配合下，可以根据切换逻辑对应输出第一模拟输入信号或所述第二模拟输入信号，从而形成高速的脉冲码流(脉冲序列)；进一步的，第一模拟输入信号或所述第二模拟输入信号的共模电位可在两个象限自由选择，所以脉冲序列的摆幅由高低电平的差值决定，使得输出的脉冲序列的摆幅灵活、连续可调。

Description

高速脉冲序列产生电路

技术领域

本申请涉及脉冲序列产生集成电路技术领域，具体涉及一种高速脉冲序列产生电路。

背景技术

当今数字技术的高速发展，根据摩尔定律，CMOS器件正在往更高速、低功耗方向发展，数字信号的码率的提升似乎已经不成问题，然而与之相反的是其幅度受到工艺影响变低。而在一些领域特别是测试测量、仪器仪表领域，除了对信号码率的要求，尤其还对信号的可调性及其调节细粒度提出要求，包括：码率范围、摆幅范围、高低电平的共模电位、压摆率等。

发明内容

本申请提供了一种高速脉冲序列产生电路，可以解决传统的脉冲序列产生电路虽然提升了数字信号的码率，但数字信号的幅度却越来越低的问题。

一方面，本申请实施例提供了一种高速脉冲序列产生电路，包括：电流供应模块、电平转换缓冲模块、射极跟随模块、互补差分模块和主切换模块，其中，

所述电流供应模块用于给所述主切换模块和所述互补差分模块提供工作电流；

所述电平转换缓冲模块用于接收外部输入的第一模拟输入信号和第二模拟输入信号，并改变所述第一模拟输入信号的电位和所述第二模拟输入信号的电位，以及向所述射极跟随模块输出电位改变后的所述第一模拟输入信号和第二模拟输入信号；

所述射极跟随模块用于分别将所述第一模拟输入信号的电位和所述第二模拟输入信号的电位复原，以及用于给所述主切换模块提供第一电流通路和第二电流通路；

所述互补差分模块用于接收外部输入的差分逻辑控制信号，并根据所述差分逻辑控制信号产生逻辑差分电流；

所述主切换模块用于根据逻辑差分电流切换所述第一电流通路和所述第二电流通路，并根据切换得到的不同的电流通路，向后级电路输出电位复原后的所述第一模拟输入信号或所述第二模拟输入信号；

其中，当切换至所述第一电流通路时，所述主切换模块向后级电路输出电位复原后的所述第一模拟输入信号；当切换至所述第二电流通路时，所述主切换模块向后级电路输出所述第二模拟输入信号。

可选的，在所述高速脉冲序列产生电路中，所述射极跟随模块包括：第一三极管和第二三极管，其中，所述第一三极管的基极与所述电平转换缓冲模块的第一输出端相连，所述第一三极管的发射极与所述主切换模块相连，所述第一三极管的集电极连接外部的低电位；所述第二三极管的基极与所述电平转换缓冲模块的第二输出端相连，所述第二三极管的发射极与所述主切换模块相连，所述第二三极管的集电极连接外部的高电位。

可选的，在所述高速脉冲序列产生电路中，所述主切换模块包括：构成电桥结构的第一二极管、第二二极管、第三二极管和第四二极管，所述第一二极管的正极与所述第二三极管的发射极相连，所述第一二极管的负极与所述第二二极管的负极相连，所述第二二极管的正极与第四二极管的负极相连，所述第四二极管的正极与所述第三二极管的正极相连，所述第三二极管的负极与所述第一三极管的发射极相连。

可选的，在所述高速脉冲序列产生电路中，电流供应模块包括：第一电流源、第二电流源、第三电流源、第四电流源、第五电流源和第六电流源，所述第一电流源与所述主切换模块的上端相连，所述第二电流源与所述主切换模块的下端相连，所述第三电流源和所述第四电流源分别与所述互补差分模块相连，所述第五电流源和所述第六电流源分别与所述主切换模块的输出端相连。

可选的，在所述高速脉冲序列产生电路中，所述互补差分模块包括：第一互补差分单元和第二互补差分单元，

所述第一互补差分单元包括：第三三极管和第四三极管，所述第三三极管的基极和所述第四三极管的基极连接外部输入的差分逻辑控制信号，所述第三三极管的发射极和所述第四三极管的发射极相连，所述第三三极管的集电极与所述主切换模块的输出端相连，所述第四三极管的集电极与所述主切换模块的下端相连，所述第三电流源与所述第三三极管的发射极和所述第四三极管的发射极之间的连接节点相连；

所述第二互补差分单元包括：第五三极管和第六三极管，所述第五三极管和所述第六三极管的基极连接外部输入的差分逻辑控制信号，所述第五三极管的发射极和所述第六三极管的发射极相连，所述第五三极管的集电极与所述主切换模块的输出端相连，所述第六三极管的集电极与所述主切换模块的上端相连，所述第四电流源与所述第五三极管的发射极和所述第六三极管的发射极之间的连接节点相连。

可选的，在所述高速脉冲序列产生电路中，所述主切换模块的上端为所述第三二极管和所述第四二极管之间的连接节点；所述主切换模块的下端为所述第一二极管和所述第二二极管之间的连接节点。

可选的，在所述高速脉冲序列产生电路中，所述第一电流源、所述第二电流源提供的工作电流均相同；所述第三电流源、所述第四电流源、所述第五电流源和所述第六电流源提供的工作电流均相同。

可选的，在所述高速脉冲序列产生电路中，所述第三电流源提供的工作电流大于所述第一电流源提供的工作电流。

可选的，在所述高速脉冲序列产生电路中，所述电平转换缓冲模块包括：第一电平转换缓冲器和第二电平转换缓冲器，所述第一电平转换缓冲器的输入端连接外部输入的所述第一模拟输入信号，所述第一电平转换缓冲器的输出端与所述射极跟随模块相连；所述第二电平转换缓冲器的输入端连接外部输入的所述第二模拟输入信号，所述第二电平转换缓冲器的输出端与所述射极跟随模块相连。

可选的，在所述高速脉冲序列产生电路中，所述第一三极管、所述第三三极管和所述第四三极管为PNP型三极管；所述第二三极管、第五三极管和第六三极管为NPN型三极管。

本申请技术方案，至少包括如下优点：

本申请通过将外部输入的差分逻辑控制信号作为切换逻辑，并利用互补差分模块产生的差分逻辑电流在系统中形成两种稳定的、可高速切换的电流平衡态，使得主切换模块在利用电平转换缓冲模块和射极跟随模块对第一/第二模拟输入信号的电位进行改变又再次复原的配合下，可以根据切换逻辑对应输出第一模拟输入信号或所述第二模拟输入信号，从而形成高速的脉冲码流(脉冲序列)；

进一步的，第一模拟输入信号和/或所述第二模拟输入信号的高低电平的共模电位可在两个象限自由选择，所以脉冲序列的摆幅由高低电平的差值决定，使得输出的脉冲序列的摆幅灵活、连续可调；

此外，本申请的脉冲序列产生电路的电路结构简洁明了，弹性强，互补差分模块产生的差分逻辑电流可以在系统中形成两种稳定的、可高速切换的电流平衡态，无需精确控制电流供应模块中的各电流源以及互补差分模块中的各晶体管的电流值。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例的高速脉冲序列产生电路的结构示意图；

图2是本发明实施例的高速脉冲序列产生电路中的第一种电流平衡态的示意图；

图3是本发明实施例的高速脉冲序列产生电路中的第二种电流平衡态的示意图；

其中，附图标记说明如下：

10-电平转换缓冲模块，20-射极跟随模块，31-第一互补差分单元，32-第二互补差分单元，40-主切换模块。

具体实施方式

下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

本申请实施例提供了一种高速脉冲序列产生电路，参考图1，图1是本发明实施例的高速脉冲序列产生电路的结构示意图，所述高速脉冲序列产生电路包括：电流供应模块、电平转换缓冲模块10、射极跟随模块20、互补差分模块和主切换模块40。

进一步的，如图1所示，电流供应模块包括：第一电流源I1、第二电流源I2、第三电流源I3、第四电流源I4、第五电流源I5和第六电流源I6，所述第一电流源I1与所述主切换模块40的上端相连，所述第二电流源I2与所述主切换模块40的下端相连，所述第三电流源I3和所述第四电流源I4分别与所述互补差分模块相连，所述第五电流源I5和所述第六电流源I6分别与所述主切换模块40的输出端相连。

优选的，如图1所示，所述电平转换缓冲模块10包括：第一电平转换缓冲器LS1和第二电平转换缓冲器LS2，所述第一电平转换缓冲器LS1的输入端连接外部输入的所述第一模拟输入信号VL，所述第一电平转换缓冲器LS1的输出端与所述射极跟随模块20相连；所述第二电平转换缓冲器LS2的输入端连接外部输入的所述第二模拟输入信号VH，所述第二电平转换缓冲器LS2的输出端与所述射极跟随模块20相连。

较佳的，如图1所示，所述射极跟随模块20包括：第一三极管Q1和第二三极管Q2，其中，所述第一三极管Q1的基极与所述第一电平转换缓冲器LS1的输出端相连，所述第一三极管Q1的发射极与所述主切换模块40相连，所述第一三极管Q1的集电极连接外部的低电位VEE；所述第二三极管Q2的基极与所述第二电平转换缓冲器LS2的输出端相连，所述第二三极管Q2的发射极与所述主切换模块40相连，所述第二三极管Q2的集电极连接外部的高电位VCC。

在本实施例中，所述第一三极管Q1为PNP型三极管；所述第二三极管Q2为NPN型三极管。

进一步的，如图1所示，所述主切换模块40包括：构成电桥结构的第一二极管D1、第二二极管D2、第三二极管D3和第四二极管D4，所述第一二极管D1的正极与所述第二三极管Q2的发射极相连，所述第一二极管D1的负极与所述第二二极管D2的负极相连所述第四二极管D4的正极与所述第三二极管D3的正极相连，所述第三二极管D3的负极与所述第一三极管Q1的发射极相连，所述第二二极管D2的正极与第四二极管D4的负极相连并以此连接节点作为高速脉冲序列产生电路的输出端。

在本实施例中，电桥结构的所述主切换模块40的上端为所述第三二极管D3和所述第四二极管D4之间的连接节点；所述主切换模块40的下端为所述第一二极管D1和所述第二二极管D2之间的连接节点。所以，所述第一电流源I1与所述第三二极管D3和所述第四二极管D4之间的连接节点相连，所述第二电流源I2与所述第一二极管D1和所述第二二极管D2之间的连接节点相连。

优选的，如图1所示，所述互补差分模块包括：第一互补差分单元31和第二互补差分单元32。

具体的，所述第一互补差分单元31包括：第三三极管Q3和第四三极管Q4，所述第三三极管Q3的基极和所述第四三极管Q4的基极连接外部输入的差分逻辑控制信号DATA+、DATA-，所述第三三极管Q3的发射极和所述第四三极管Q4的发射极相连，所述第三三极管Q3的集电极与所述主切换模块40的输出端相连，所述第四三极管Q4的集电极与所述主切换模块40的下端(所述第一二极管D1和所述第二二极管D2之间的连接节点)相连，所述第三电流源I3与所述第三三极管Q3的发射极和所述第四三极管Q4的发射极之间的连接节点相连；

进一步的，所述第二互补差分单元32包括：第五三极管Q5和第六三极管Q6，所述第五三极管Q5和所述第六三极管Q6的基极连接外部输入的差分逻辑控制信号DATA+、DATA-，所述第五三极管Q5的发射极和所述第六三极管Q6的发射极相连，所述第五三极管Q5的集电极与所述主切换模块40的输出端相连，所述第六三极管Q6的集电极与所述主切换模块40的上端(所述第三二极管D3和所述第四二极管D4之间的连接节点)相连，所述第四电流源I4与所述第五三极管Q5的发射极和所述第六三极管Q6的发射极之间的连接节点相连。

优选的，第一三极管、第二三极管、所述第三三极管Q3、所述第四三极管Q4、第五三极管Q5和第六三极管Q6可以是Bipolar(双极性)晶体管。

在本实施例中，所述第三三极管Q3和所述第四三极管Q4为PNP型三极管；第五三极管Q5和第六三极管Q6为NPN型三极管。

具体的，所述电流供应模块中的第一电流源I1、第二电流源I2、第三电流源I3、第四电流源I4、第五电流源I5和第六电流源I6，用于给所述主切换模块40和所述互补差分模块提供工作电流；

所述电平转换缓冲模块10中的第一电平转换缓冲器LS1用于接收外部输入的第一模拟输入信号VL并改变所述第一模拟输入信号VL的电位，以及向所述射极跟随模块20的第一三极管Q1的基极输出电位改变后的所述第一模拟输入信号VL，其中，第一电平转换缓冲器LS1将第一模拟输入信号VL的电位下降一个VBE(VBE为第一三极管Q1的基级与发射级间电压)；

所述电平转换缓冲模块10中的第二电平转换缓冲器LS2用于接收外部输入的第二模拟输入信号VH，并改变所述第二模拟输入信号VH的电位，以及向所述射极跟随模块20的第二三极管Q2输出第二模拟输入信号VH，其中，第二电平转换缓冲器LS2将第二模拟输入信号VH上升一个VBE(VBE为第二三极管Q2的基级与发射级间电压)；

所述射极跟随模块20的第一三极管Q1用于恢复所述第一模拟输入信号VL的电位以及给所述主切换模块40提供第一电流通路，所述射极跟随模块20的第二三极管Q2用于恢复所述第二模拟输入信号VH的电位以及给所述主切换模块40提供第二电流通路；进一步的，所述射极跟随模块20(第一三极管Q1、第二三极管Q2)还用于提供较高的输入阻抗；

所述互补差分模块用于接收外部输入的差分逻辑控制信号DATA+、DATA-，并根据所述差分逻辑控制信号DATA+、DATA-产生逻辑差分电流；

所述主切换模块40中的所述第一二极管D1、所述第二二极管D2、所述第三二极管D3和所述第四二极管D4均为肖特基二极管，具有超快的开关速度，所述主切换模块用于根据逻辑差分电流切换所述第一电流通路和所述第二电流通路，并根据切换得到的不同的电流通路，向后级电路输出电位复原后的所述第一模拟输入信号VL或所述第二模拟输入信号VH；

其中，当DATA＝0(DATA+＝0、DATA-＝1)时，所述主切换模块40切换至第一电流通路，所述主切换模块40向后级电路输出电位复原后的所述第一模拟输入信号VL；当DATA＝1(DATA+＝1、DATA-＝0)时，所述主切换模块40切换至所述第二电流通路，所述主切换模块40向后级电路输出所述第二模拟输入信号VH。

在本申请的高速脉冲序列产生电路工作时，需要保证所述第一电流源I1、所述第二电流源I2提供的工作电流相同；同时需要保证所述第三电流源I3、所述第四电流源I4、所述第五电流源I5和所述第六电流源I6提供的工作电流相同。进一步的，还需要保证所述第三电流源I3提供的工作电流大于所述第一电流源I1提供的工作电流。

参考图2和图3，图2是本发明实施例的高速脉冲序列产生电路中的第一种电流平衡态的示意图，图3是本发明实施例的高速脉冲序列产生电路中的第二种电流平衡态的示意图，本实施例以所述第一电流源I1提供的工作电流为1.5i，所述第三电流源I3提供的工作电流为i为例，如图2所示，当DATA＝1(即DATA+>DATA-)，所述第二模拟输入信号VH被切换出来，所以电路最终输出的电平为VH，其工作原理为：DATA+>DATA-，第四三极管Q4截止，电流i通过第三三极管Q3对第六电流源I6所需的电流进行补给(虚线1)；第五三极管Q5截止，第六三极管Q6从第一电流源I1获取电流i对第四电流源I4所需电流进行补给(虚线2)，余下电流0.5i流入第三二极管D3，经第一三极管Q1到外部的低电位VEE；第二电流源I2从第五电流源I5获取电流i，其余电流0.5i从外部的高电位VCC流经第二三极管Q2和第一二极管D1获取；各二极管的正向导通压降约为550mV，在此结构中，施加在第四二极管D4上的正向压降为：(VL+550mV-VH)，由于VH>VL，第四二极管D4始终处于未完全导通状态，电流近似于0，在大多数场合下(VH-VL>200mV)，第四二极管D4处于截止状态，第四二极管D4成为4个二极管中唯一截止的二极管。如此，电路系统中的电流达到平衡，同时第二模拟输入信号VH被切换出来。反之，如图3所示，当DATA＝0(即DATA+<DATA-)，第一模拟输入信号VL被切换出来，所以电路最终输出的电平为VL，其原理与DATA＝1的情况对偶及相同，不再赘述。

值得注意的是，各电流源提供的工作电流的设定，并不需要严格按照上述情况，理论上仅需满足所述第一电流源I1提供的工作电流、所述第二电流源I2提供的工作电流近似相等，所述第三电流源I3提供的工作电流、所述第四电流源I4提供的工作电流、所述第五电流源I5提供的工作电流和所述第六电流源I6提供的工作电流近似相等，前者(I1-I2提供的工作电流)是后者(I3-I6提供的工作电流)的1.5～3倍都是合理的，电路都可以很好的工作。

在另一个实施例中，以所述第一电流源I1提供的工作电流为2i，所述第三电流源I3提供的工作电流为i，DATA＝1(DATA+＝1、DATA-＝0)为例，流经二极管的电流的变化导致其压降的变化并不显著。更重要的是，即便第一二极管D1和第二二极管D2(或第三二极管D3和第四二极管D4)的压降有所偏差，但由于电流恒定，该偏差也会相对固定，导致输出与输入(VH或VL)也有一个相对固定的偏差，只需在后期进行简单的校准即可解决。在本实施例中，VH和VL都可以采用DAC的输出来设定，一个16位的DAC可以提供65535(2¹⁶-1)个阶梯电位，用以校准这样的偏差是足够的。另一方面，也可以认为VL和VH是近似于连续可调的。

本申请中，主切换模块40可以根据切换逻辑对应输出第一模拟输入信号或所述第二模拟输入信号，从而形成高速的脉冲码流(脉冲序列)，脉冲序列的pattern和码率由外部输入的LVDS(差分逻辑控制信号DATA+、DATA-)高速码流自由决定；脉冲序列的码率接近双极性晶体管的实际Ft(最高截止频率)，例如：2G BPS。进一步的，脉冲序列的摆幅连续可调，从200mV到双极性晶体管器件承压极限，介于BVCEO和BVCBO之间，一般可轻松达到8-10V。

综上所述，本申请实施例提供一种高速脉冲序列产生电路，包括：电流供应模块、电平转换缓冲模块、射极跟随模块、互补差分模块和主切换模块，本申请通过将外部输入的差分逻辑控制信号DATA+、DATA-作为切换逻辑，并利用互补差分模块产生的差分逻辑电流在系统中形成两种稳定的、可高速切换的电流平衡态，使得主切换模块在利用电平转换缓冲模块和射极跟随模块对第一/第二模拟输入信号的电位进行改变又再次复原的配合下，可以根据切换逻辑对应输出第一模拟输入信号或所述第二模拟输入信号，从而形成高速的脉冲码流(脉冲序列)；进一步的，第一模拟输入信号和/或所述第二模拟输入信号的高低电平的共模电位可在两个象限自由选择，所以脉冲序列的摆幅由高低电平的差值决定，使得输出的脉冲序列的摆幅灵活、连续可调；此外，本申请的脉冲序列产生电路的电路结构简洁明了，弹性强，互补差分模块产生的差分逻辑电流可以在系统中形成两种稳定的、可高速切换的电流平衡态，无需精确控制电流供应模块中的各电流源以及互补差分模块中的各晶体管的电流值。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (10)

1.一种高速脉冲序列产生电路，其特征在于，包括：电流供应模块、电平转换缓冲模块、射极跟随模块、互补差分模块和主切换模块，其中，

所述电流供应模块用于给所述主切换模块和所述互补差分模块提供工作电流；

所述电平转换缓冲模块用于接收外部输入的第一模拟输入信号和第二模拟输入信号，并改变所述第一模拟输入信号的电位和所述第二模拟输入信号的电位，以及向所述射极跟随模块输出电位改变后的所述第一模拟输入信号和第二模拟输入信号；

所述射极跟随模块用于分别将所述第一模拟输入信号的电位和所述第二模拟输入信号的电位复原，以及用于给所述主切换模块提供第一电流通路和第二电流通路；

所述互补差分模块用于接收外部输入的差分逻辑控制信号，并根据所述差分逻辑控制信号产生逻辑差分电流；

所述主切换模块用于根据逻辑差分电流切换所述第一电流通路和所述第二电流通路，并根据切换得到的不同的电流通路，向后级电路输出电位复原后的所述第一模拟输入信号或所述第二模拟输入信号；

其中，当切换至所述第一电流通路时，所述主切换模块向后级电路输出电位复原后的所述第一模拟输入信号；当切换至所述第二电流通路时，所述主切换模块向后级电路输出所述第二模拟输入信号。

2.根据权利要求1所述的高速脉冲序列产生电路，其特征在于，所述射极跟随模块包括：第一三极管和第二三极管，其中，所述第一三极管的基极与所述电平转换缓冲模块的第一输出端相连，所述第一三极管的发射极与所述主切换模块相连，所述第一三极管的集电极连接外部的低电位；所述第二三极管的基极与所述电平转换缓冲模块的第二输出端相连，所述第二三极管的发射极与所述主切换模块相连，所述第二三极管的集电极连接外部的高电位。

3.根据权利要求2所述的高速脉冲序列产生电路，其特征在于，所述主切换模块包括：构成电桥结构的第一二极管、第二二极管、第三二极管和第四二极管，所述第一二极管的正极与所述第二三极管的发射极相连，所述第一二极管的负极与所述第二二极管的负极相连，所述第二二极管的正极与第四二极管的负极相连，所述第四二极管的正极与所述第三二极管的正极相连，所述第三二极管的负极与所述第一三极管的发射极相连。

4.根据权利要求3所述的高速脉冲序列产生电路，其特征在于，电流供应模块包括：第一电流源、第二电流源、第三电流源、第四电流源、第五电流源和第六电流源，所述第一电流源与所述主切换模块的上端相连，所述第二电流源与所述主切换模块的下端相连，所述第三电流源和所述第四电流源分别与所述互补差分模块相连，所述第五电流源和所述第六电流源分别与所述主切换模块的输出端相连。

5.根据权利要求4所述的高速脉冲序列产生电路，其特征在于，所述互补差分模块包括：第一互补差分单元和第二互补差分单元，

所述第一互补差分单元包括：第三三极管和第四三极管，所述第三三极管的基极和所述第四三极管的基极连接外部输入的差分逻辑控制信号，所述第三三极管的发射极和所述第四三极管的发射极相连，所述第三三极管的集电极与所述主切换模块的输出端相连，所述第四三极管的集电极与所述主切换模块的下端相连，所述第三电流源与所述第三三极管的发射极和所述第四三极管的发射极之间的连接节点相连；

所述第二互补差分单元包括：第五三极管和第六三极管，所述第五三极管和所述第六三极管的基极连接外部输入的差分逻辑控制信号，所述第五三极管的发射极和所述第六三极管的发射极相连，所述第五三极管的集电极与所述主切换模块的输出端相连，所述第六三极管的集电极与所述主切换模块的上端相连，所述第四电流源与所述第五三极管的发射极和所述第六三极管的发射极之间的连接节点相连。

6.根据权利要求4或5所述的高速脉冲序列产生电路，其特征在于，所述主切换模块的上端为所述第三二极管和所述第四二极管之间的连接节点；所述主切换模块的下端为所述第一二极管和所述第二二极管之间的连接节点。

7.根据权利要求4所述的高速脉冲序列产生电路，其特征在于，所述第一电流源、所述第二电流源提供的工作电流均相同；所述第三电流源、所述第四电流源、所述第五电流源和所述第六电流源提供的工作电流均相同。

8.根据权利要求7所述的高速脉冲序列产生电路，其特征在于，所述第三电流源提供的工作电流大于所述第一电流源提供的工作电流。

9.根据权利要求1所述的高速脉冲序列产生电路，其特征在于，所述电平转换缓冲模块包括：第一电平转换缓冲器和第二电平转换缓冲器，所述第一电平转换缓冲器的输入端连接外部输入的所述第一模拟输入信号，所述第一电平转换缓冲器的输出端与所述射极跟随模块相连；所述第二电平转换缓冲器的输入端连接外部输入的所述第二模拟输入信号，所述第二电平转换缓冲器的输出端与所述射极跟随模块相连。

10.根据权利要求5所述的高速脉冲序列产生电路，其特征在于，所述第一三极管、所述第三三极管和所述第四三极管为PNP型三极管；所述第二三极管、第五三极管和第六三极管为NPN型三极管。

Images