CN114337644A - 缓冲电路和延时电路 - Google Patents

Abstract

本发明公开了一种缓冲电路和延时电路。所述缓冲电路包括：输入端子、输出端子和供电电源端子，所述输入端子用于接入输入差分信号，所述输出端子用于连接功能电路，所述供电电源端子用于接入供电电源；驱动单元，用于响应所述输入端子处的输入差分信号并生成输出差分信号至所述输出端子；负载单元，耦合于所述输出端子与供电电源端子之间；负电容单元，耦合于所述供电电源端子与所述输出端子之间，用于降低所述功能电路的电容。本发明能够提高缓冲电路的工作频率。

Description

缓冲电路和延时电路

技术领域

本发明实施例涉及电路技术领域，尤其涉及一种缓冲电路和延时电路。

背景技术

缓冲电路能够将输入信号进行缓冲后输出，具有增大电路驱动能力和优化波形等优点，在各种电路中有着广泛的应用。

然而，现有的缓冲电路速度存在限制，工作频率较低，在更高频的场合应用效果不佳。

发明内容

本发明提供一种缓冲电路和延时电路，以提高缓冲电路的工作频率。

第一方面，本发明实施例提供了一种缓冲电路，所述缓冲电路包括：

输入端子、输出端子和供电电源端子，所述输入端子用于接入输入差分信号，所述输出端子用于连接功能电路，所述供电电源端子用于接入供电电源；

驱动单元，用于响应所述输入端子处的输入差分信号并生成输出差分信号至所述输出端子；

负载单元，耦合于所述输出端子与供电电源端子之间；

负电容单元，耦合于所述供电电源端子与所述输出端子之间，用于降低所述功能电路的电容。

可选地，所述输出端子包括第一输出端子和第二输出端子；所述负载单元包括第一负载和第二负载；所述负电容单元包括第一三极管、第二三极管、第一二极管结构和第二二极管结构；

所述第一负载、所述第一三极管和所述第一二极管结构串接于所述供电电源端子与所述第一输出端子之间；所述第二负载、所述第二三极管及所述第二二极管结构串接于所述供电电源端子与所述第二输出端子之间；

其中，所述第一三极管的基极与所述第二三极管的集电极电连接，所述第二三极管的基极与所述第一三极管的集电极电连接。

可选地，所述第一负载的第一端与所述供电电源端子电连接，所述第一负载的第二端与所述第一三极管的集电极电连接；所述第一三极管的发射极与所述第一二极管结构的第一极电连接，所述第一二极管结构的第二极与所述第一输出端子电连接；

所述第二负载的第一端与所述供电电源端子电连接，所述第二负载的第二端与所述第二三极管的集电极电连接；所述第二三极管的发射极与所述第二二极管结构的第一极电连接，所述第二二极管结构的第二极与所述第二输出端子电连接。

可选地，所述第一二极管结构的第一极与所述供电电源端子电连接，所述第一二极管结构的第二极与所述第一三极管的集电极电连接；所述第一三极管的发射极与所述第一负载的第一端电连接，所述第一负载的第二端与所述第一输出端子电连接；

所述第二二极管结构的第一极与所述供电电源端子电连接，所述第二二极管结构的第二极与所述第二三极管的集电极电连接；所述第二三极管的发射极与所述第二负载的第一端电连接，所述第二负载的第二端与所述第二输出端子电连接。

可选地，所述第一二极管结构包括第三三极管，所述第三三极管的基极与所述第三三极管的集电极电连接后作为所述第一二极管结构的第一极，所述第三三极管的发射极作为所述第一二极管结构的第二极；

所述第二二极管结构包括第四三极管，所述第四三极管的基极与所述第四三极管的集电极电连接后作为所述第二二极管结构的第一极，所述第四三极管的发射极作为所述第二二极管结构的第二极。

可选地，所述驱动单元包括第五三极管和第六三极管；所述输入端子包括第一输入端子和第二输入端子；所述输出端子包括第一输出端子和第二输出端子；

所述第五三极管的集电极与所述第一输出端子电连接，所述第五三极管的发射极与所述第六三极管的发射极电连接，所述第五三极管的基极与所述第一输入端子电连接；

所述第六三极管的集电极与所述第二输出端子电连接，所述第六三极管的基极与所述第二输入端子电连接。

可选地，所述缓冲电路还包括第一电流源，所述第一电流源的第一端与所述第五三极管的发射极以及所述第六三极管的发射极电连接，所述第一电流源的第二极接地。

可选地，所述缓冲电路还包括：

第一射极跟随器和第二射极跟随器；

所述第一输出端子与所述第一射极跟随器的输入端电连接，所述第一射极跟随器的输出端作为所述缓冲电路的第一跟随输出端；

所述第二输出端子与所述第二射极跟随器的输入端电连接，所述第二射极跟随器的输出端作为所述缓冲电路的第二跟随输出端。

可选地，所述第一射极跟随器包括第七三极管和第二电流源；所述第七三极管的基极与所述第一输出端子电连接，所述第七三极管的集电极与所述供电电源端子电连接，所述第七三极管的发射极与所述第二电流源的第一端以及所述第一跟随输出端电连接，所述第二电流源的第二端接地；

所述第二射极跟随器包括第八三极管和第三电流源；所述第八三极管的基极与所述第二输出端子电连接，所述第八三极管的集电极与所述供电电源端子电连接，所述第八三极管的发射极与所述第三电流源的第一端以及所述第二跟随输出端电连接，所述第三电流源的第二端接地。

第二方面，本发明实施例还提供了一种延时电路，所述延时电路包括第一方面所述的缓冲电路和功能电路，其中，所述缓冲电路的输出端子用于连接所述功能电路；所述功能电路为压控延时单元，所述压控延时单元用于将输入信号延时后输出。

本发明实施例的技术方案，采用的缓冲电路包括：输入端子、输出端子和供电电源端子，输入端子用于接入输入差分信号，输出端子用于连接功能电路，供电电源端子用于接入供电电源；驱动单元，用于响应输入端子处的输入差分信号并生成输出差分信号至输出端子；负载单元，耦合于输出端子与供电电源端子之间；负电容单元，耦合于供电电源端子与输出端子之间，用于降低功能电路的电容。通过在缓冲电路的供电电源端子与输出端子之间耦合负电容单元，能够极大地降低功能电路的电容，从而提高信号传输的速度，进而提高缓冲电路的工作频率。

附图说明

图1为本发明实施例提供的一种缓冲电路的电路结构示意图；

图2为本发明实施例提供的又一种缓冲电路的电路结构示意图；

图3为本发明实施例提供的又一种缓冲电路的电路结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

图1为本发明实施例提供的一种缓冲电路的电路结构示意图，参考图1，缓冲电路包括：输入端子、输出端子和供电电源端子VCC，输入端子用于输入差分信号，输出端子用于连接功能电路，供电电源端子VCC用于接入供电电源；驱动单元11，用于响应输入端子处的输入差分信号并生成输出差分信号至输出端子；负载单元13，耦合于输出端子与供电电源端子之间；负电容单元12，耦合于供电电源端子与输出端子之间，用于降低功能电路的电容。

具体地，缓冲电路的输入端子包括第一输入端子VIN和第二输入端子VIP，输入端子用于接入输入差分信号；输出端子包括第一输出端子VON和第二输出端子VOP，输出端子用于向功能电路提供输出差分信号，从而使得功能电路正常工作；驱动单元11能够根据输入差分信号生成输出差分信号，例如当第一输入端子VIN输入高电平，第二输入端子VIP输入低电平时，驱动单元11能够控制第一输出端子VOP输出低电平，第二输出端子VON输出高电平；而当第一输入端子VIN输入低电平，第二输入端子VIP输入高电平时，驱动单元11能够控制第一输出端子VOP输出高电平，第二输出端子VON输出低电平；负载单元13用于产生一个压降，从而使得对应的输出端子能够输出高电平和低电平；在高频时，功能电路相对于缓冲电路将会存在较大的等效电容，影响信号传输的速度，从而使得缓冲电路的工作频率也较低，本实施例通过在缓冲电路的供电电源端子VCC与输出端子之间耦合负电容单元12，能够极大地降低功能电路的电容，从而提高信号传输的速度，进而提高带负载能力，提高缓冲电路的工作频率。

本实施例的技术方案，采用的缓冲电路包括：输入端子、输出端子和供电电源端子，输入端子用于接入输入差分信号，输出端子用于连接功能电路，供电电源端子用于接入供电电源；驱动单元，用于响应输入端子处的输入差分信号并生成输出差分信号至输出端子；负载单元，耦合于输出端子与供电电源端子之间；负电容单元，耦合于供电电源端子与输出端子之间，用于降低功能电路的电容。通过在缓冲电路的供电电源端子与输出端子之间耦合负电容单元，能够极大地降低功能电路的电容，从而提高信号传输的速度，进而提高带负载能力，提高缓冲电路的工作频率。

可选地，继续参考图1，输出端子包括第一输出端子VOP和第二输出端子VON；负载单元13包括第一负载R1和第二负载R2；负电容单元12包括第一三极管Q5、第二三极管Q6、第一二极管结构Q3和第二二极管结构Q4；第一负载R1、第一三极管Q5和第一二极管结构Q3串接于供电电源端子VCC与第一输出端子VOP之间；第二负载R2、第二三极管Q6级第二二极管结构Q4串接于供电电源端子VCC与第二输出端VON之间；其中，第一三极管Q5的基极与第二三极管Q6的集电极电连接，第二三极管Q6的基极与第一三极管Q5的集电极电连接。

具体地，第一三极管Q5和第二三极管Q6形成交叉对管结构，且第一二极管结构Q3和第二二极管结构Q4耦合形成负反馈电容，负反馈电容和交叉对管结构形成负电容效应，进而使得负电容单元12能够降低功能电路的电容，提高缓冲电路的工作频率。另外，本实施例中利用二极管结构耦合形成负反馈电容，二极管结构还能为所处的输出支路提供一个压降，进而可以降低缓冲电路的功耗。

示例性地，如图1中所示，第一负载R1的第一端与供电电源端子VCC电连接，第一负载R1的第二端与第一三极管Q5的集电极电连接；第一三极管Q5的发射极与第一二极管结构Q3的第一极电连接，第一二极管结构Q3的第二极与第一输出端子VOP电连接；第二负载R2的第一端与供电电源端子VCC电连接，第二负载R2的第二端与第二三极管Q6的集电极电连接；第二三极管Q6的发射极与第二二极管结构Q4的第一极电连接，第二二极管结构Q4的第二极与第二输出端子VON电连接。

具体地，在本实施例中，第一负载R1、第一三极管Q5和第一二极管结构Q3依次串接于供电电源端子VCC与第一输出端子VOP之间，而第二负载R2、第二三极管Q6和第二二极管结构Q4依次串接于供电电源端子VCC与第二输出端子VON之间；第一负载R1和第二负载R2的阻值均可以是50欧姆；第一三极管Q5和第二三极管Q6均可以是NPN型三极管，且两者型号可相同。

或者，在其它一些实施方式中，如图2所示，图2为本发明实施例提供的又一种缓冲电路的电路结构示意图，本实施例中，第一二节管结构Q3的第一极与供电电源端子VCC电连接，第一二极管结构Q3的第二极与第一三极管Q5的集电极电连接；第一三极管Q5的发射极与第一负载R1的第一端电连接，第一负载R1的第二端与第一输出端子VOP电连接；第二二极管结构Q4的第一极与供电电源端子VCC电连接，第二二极管结构Q4的第二极与第二三极管Q6的集电极电连接；第二三极管Q6的发射极与第二负载R2的第一端电连接，第二负载R2的第二端与第二输出端子VON电连接。在本实施例中，第一二极管结构Q3、第一三极管Q5和第一负载R1依次串接在供电电源端子VCC与第一输出端子VOP之间，第二二极管结构Q4、第二三极管Q6和第二负载R2依次串接在供电电源端子VCC和第二输出端子VON之间；当然，在其它一些实施方式中，还可以是其它的接法，只要能够利用负电容单元降低功能电路的电容，以及利用第一二极管结构、第二二极管结构构成负反馈电容并降低功耗即可。

可选地，继续参考图1和图2，第一二极管结构Q3包括第三三极管，第三三极管的基极与第三三极管的集电极电连接后作为第一二极管结构Q3的第一极，第三三极管的发射极作为第一二极管结构Q3的第二极；第二二极管结构Q4包括第四三极管，第四三极管的基极与第四三极管的集电极电连接后作为第二二极管结构Q4的第一极，第四三极管的发射极作为第二二极管结构Q4的第二极。利用第三三极管和第四三极管分别形成第一二极管结构和第二二极管结构，除了能够作为二极管使用外，由于与第一三极管Q5、第二三极管Q6的温度系数接近，还能够起到温度补偿的作用。

可选地，继续参考图1和图2，驱动单元11包括第五三极管Q1和第六三极管Q2；输入端子包括第一输入端子VIN和第二输入端子VIP；第五三极管Q1的集电极与第一输出端子VOP电连接，第五三极管Q1的发射极与第六三极管Q2的发射极电连接，第五三极管Q1的基极与第一输入端子VIN电连接；第六三极管Q2的集电极与第二输出端子VON电连接，第六三极管的基极与第二输入端子VIP电连接。

具体地，第五三极管Q1和第六三极管Q2均为电流驱动的方式，当第一输入端子VIN为高电平，第二输入端子VIP为低电平时，第五三极管Q1导通，第六三极管Q2关断，第一负载R1上流过电流，使得第一负载R1上产生压降，也即第一输出端子VOP输出的电压小于供电电源端子VCC处的电压，而由于第六三级管Q2关断，第二负载R2上无电流，第二输出端子VON输出的电压等于供电电源端子VCC处的电压，也即第一输出端子VOP输出低电平，第二输出端子VON输出高电平；当第一输入端子VIN为低电平，第二输入端子VIP为高电平时，第五三极管Q1关断，第六三极管Q2导通，第二负载R2上流过电流，使得第二负载R2上产生压降，也即第二输出端子VON输出的电压小于供电电源端子VCC处的电压，而由于第五三级管Q1关断，第一负载R1上无电流，第一输出端子VOP输出的电压等于供电电源端子VCC处的电压，也即第一输出端子VOP输出高电平，第二输出端子VON输出低电平。

可选地，继续参考图1和图2，缓冲电路还包括第一电流源I1，第一电流源I1的第一端与第五三极管Q1的发射极以及第六三级管Q2的发射极电连接，第一电流源I1的第二极接地。

具体地，第一电流源I1用于为第五三极管Q1和第六三级管Q2提供骗纸，可以提供稳定的静态工作点；第一电流源I1电流的大小影响输出端子的输出电压的摆幅，而摆幅的大小会影响传输的速率、距离以及电路的功耗等，第一电流源I1输出电流可以是16毫安。

可选地，图3为本发明实施例提供的又一种缓冲电路的电路结构示意图，缓冲电路还包括第一射极跟随器14和第二射极跟随器15；第一输出端子VOP与第一射极跟随器14的输入端电连接，第一射级跟随器14的输出端作为缓冲电路的第一跟随输出端VOP1；第二输出端子VON与第二射极跟随器15的输入端电连接，第二射极跟随器15的输出端作为缓冲电路的第二跟随输出端VON2。

具体地，本实施例中可设置输出差分信号分别经过第一射极跟随器14和第二射极跟随器15后由缓冲电路的跟随输出端输出，通过增加射极跟随器，可以极大地提高缓冲电路的带负载能力，进一步扩大缓冲电路的应用范围。需要说明的是，当缓冲电路添加射极跟随器后，功能电路可连接在缓冲电路的跟随输出端。

示例性地，如图3所示，第一射极跟随器14包括第七三极管Q7和第二电流源I2；第七晶体管Q7的基极与第一输出端子电连接，第七三极管Q7的集电极与供电电源端子VCC电连接，第七三极管Q7的发射极与第二电流源I2的第一端以及第一跟随输出端VOP1电连接，第二电流源I2的第二端接地；第二射极跟随器15包括第八三极管Q8和第三电流源I3；第八三极管Q8的基极与第二输出端子VON电连接，第八三极管Q8的集电极与供电电源端子VCC电连接，第八三极管Q8的发射极与第三电流源I3的第一端以及第二跟随输出端VON1电连接，第三电流源I3的第二端接地。

具体地，本实施例中利用三极管和电流源即可实现射极跟随器的功能，电路结构简单，易于实现，可以极大地降低缓冲电路的成本。本实施例的缓冲电路可以应用在时钟链路中，提高时钟链路的驱动能力，还可以进行波形整形。

本发明实施例还提供了一种延时电路，延时电路包括本发明任意实施例提供的缓冲电路和功能电路，其中，缓冲电路的输出端子用于连接功能电路；功能电路为压控延时单元，压控延时单元用于将输入信号延时后输出。因其包括本发明任意实施例提供的延时电路，因而也具有相同的有益效果，在此不再赘述。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种缓冲电路，其特征在于，所述缓冲电路包括：

输入端子、输出端子和供电电源端子，所述输入端子用于接入输入差分信号，所述输出端子用于连接功能电路，所述供电电源端子用于接入供电电源；

驱动单元，用于响应所述输入端子处的输入差分信号并生成输出差分信号至所述输出端子；

负载单元，耦合于所述输出端子与供电电源端子之间；

负电容单元，耦合于所述供电电源端子与所述输出端子之间，用于降低所述功能电路的电容。

2.根据权利要求1所述的缓冲电路，其特征在于，所述输出端子包括第一输出端子和第二输出端子；所述负载单元包括第一负载和第二负载；所述负电容单元包括第一三极管、第二三极管、第一二极管结构和第二二极管结构；

所述第一负载、所述第一三极管和所述第一二极管结构串接于所述供电电源端子与所述第一输出端子之间；所述第二负载、所述第二三极管及所述第二二极管结构串接于所述供电电源端子与所述第二输出端子之间；

其中，所述第一三极管的基极与所述第二三极管的集电极电连接，所述第二三极管的基极与所述第一三极管的集电极电连接。

3.根据权利要求2所述的缓冲电路，其特征在于，所述第一负载的第一端与所述供电电源端子电连接，所述第一负载的第二端与所述第一三极管的集电极电连接；所述第一三极管的发射极与所述第一二极管结构的第一极电连接，所述第一二极管结构的第二极与所述第一输出端子电连接；

所述第二负载的第一端与所述供电电源端子电连接，所述第二负载的第二端与所述第二三极管的集电极电连接；所述第二三极管的发射极与所述第二二极管结构的第一极电连接，所述第二二极管结构的第二极与所述第二输出端子电连接。

4.根据权利要求2所述的缓冲电路，其特征在于，所述第一二极管结构的第一极与所述供电电源端子电连接，所述第一二极管结构的第二极与所述第一三极管的集电极电连接；所述第一三极管的发射极与所述第一负载的第一端电连接，所述第一负载的第二端与所述第一输出端子电连接；

所述第二二极管结构的第一极与所述供电电源端子电连接，所述第二二极管结构的第二极与所述第二三极管的集电极电连接；所述第二三极管的发射极与所述第二负载的第一端电连接，所述第二负载的第二端与所述第二输出端子电连接。

5.根据权利要求3或4所述的缓冲电路，其特征在于，所述第一二极管结构包括第三三极管，所述第三三极管的基极与所述第三三极管的集电极电连接后作为所述第一二极管结构的第一极，所述第三三极管的发射极作为所述第一二极管结构的第二极；

所述第二二极管结构包括第四三极管，所述第四三极管的基极与所述第四三极管的集电极电连接后作为所述第二二极管结构的第一极，所述第四三极管的发射极作为所述第二二极管结构的第二极。

6.根据权利要求1所述的缓冲电路，其特征在于，所述驱动单元包括第五三极管和第六三极管；所述输入端子包括第一输入端子和第二输入端子；所述输出端子包括第一输出端子和第二输出端子；

所述第五三极管的集电极与所述第一输出端子电连接，所述第五三极管的发射极与所述第六三极管的发射极电连接，所述第五三极管的基极与所述第一输入端子电连接；

所述第六三极管的集电极与所述第二输出端子电连接，所述第六三极管的基极与所述第二输入端子电连接。

7.根据权利要求6所述的缓冲电路，其特征在于，所述缓冲电路还包括第一电流源，所述第一电流源的第一端与所述第五三极管的发射极以及所述第六三极管的发射极电连接，所述第一电流源的第二极接地。

8.根据权利要求2所述的缓冲电路，其特征在于，所述缓冲电路还包括：

第一射极跟随器和第二射极跟随器；

所述第一输出端子与所述第一射极跟随器的输入端电连接，所述第一射极跟随器的输出端作为所述缓冲电路的第一跟随输出端；

所述第二输出端子与所述第二射极跟随器的输入端电连接，所述第二射极跟随器的输出端作为所述缓冲电路的第二跟随输出端。

9.根据权利要求8所述的缓冲电路，其特征在于，所述第一射极跟随器包括第七三极管和第二电流源；所述第七三极管的基极与所述第一输出端子电连接，所述第七三极管的集电极与所述供电电源端子电连接，所述第七三极管的发射极与所述第二电流源的第一端以及所述第一跟随输出端电连接，所述第二电流源的第二端接地；

所述第二射极跟随器包括第八三极管和第三电流源；所述第八三极管的基极与所述第二输出端子电连接，所述第八三极管的集电极与所述供电电源端子电连接，所述第八三极管的发射极与所述第三电流源的第一端以及所述第二跟随输出端电连接，所述第三电流源的第二端接地。

10.一种延时电路，其特征在于，所述延时电路包括权利要求1-9任一项所述的缓冲电路和功能电路，其中，所述缓冲电路的输出端子用于连接所述功能电路；所述功能电路为压控延时单元，所述压控延时单元用于将输入信号延时后输出。

Images