CN113359943A - 一种基准电流调节电路及基准电流生成电路 - Google Patents

Abstract

本申请提供一种基准电流调节电路及基准电流生成电路，该基准电流调节电路包括第一晶体管，其用于接收基准电流；多个支路，每一支路包括第二晶体管和可控开关，每一支路的第二晶体管与第一晶体管组成电流镜结构，每一支路的第二晶体管通过对应支路的可控开关连接调节输出端，每一支路的可控开关的控制端连接一控制信号线，用于根据控制信号线传输的控制信号控制开关状态，以控制对应支路形成的电流镜结构的导通状态，根据导通的每一电流镜结构转换的镜像电流生成调节后的基准电流并通过调节输出端进行输出。

Description

一种基准电流调节电路及基准电流生成电路

技术领域

本申请涉及基准电流调节技术领域，具体而言，涉及一种基准电流调节电路及基准电流生成电路。

背景技术

LED显示屏驱动芯片中电流镜输入通路的MOS管宽长比没有固定，即MOS管并联个数没有固定，需要利用芯片内部的电流选择模块基于基准电流来选择并联个数来控制电流镜的宽长比，使得电流镜工作在合适的状态，进而提高电流镜的精度。

目前LED显示屏恒流源驱动芯片中基准电流产生模块输出的基准电流精度不够高，使得电流选择模块选择并联个数时不够准确进而使得电流镜的宽长比不准确，最终导致电流镜的精度低。

发明内容

本申请实施例的目的在于提供一种基准电流调节电路及基准电流生成电路，用以解决上述问题。

第一方面，本申请提供一种基准电流调节电路，包括：第一晶体管，其用于接收基准电流；多个支路，每一支路包括一第二晶体管和一可控开关，每一支路的第二晶体管与所述第一晶体管组成电流镜结构，每一支路的第二晶体管通过对应支路的可控开关连接调节输出端，每一支路的可控开关的控制端连接一控制信号线，以用于根据控制信号线传输的控制信号控制开关状态，以控制对应支路形成的电流镜结构的导通状态，并根据导通的每一电流镜结构转换的镜像电流生成调节后的基准电流并通过所述调节输出端进行输出，其中，每一支路形成的电流镜结构对应有一电流比例，每一支路生成的镜像电流的值为所述基准电流的值与对应支路的电流比例的乘积。

在上述设计的基准电流调节电路中，本方案设计多条支路，通过每条支路的第二晶体管与第一晶体管均形成电流镜结构，然后通过每条支路中的可控开关基于接收的控制信号来控制对应支路的导通状态，进而通过处于导通的每一支路根据其对应的电流比例和第一晶体管接收的待调节的基准电流来生成镜像电流，进而每条导通的支路的镜像电流汇总生成调节后的基准电流，最终实现基准电流的调节，由于本方案可通过调整控制信号进而调整导通的支路即调整导通的电流镜，因此，可通过调整输入的控制信号来调整对基准电流的调节大小，进而改变调节后的基准电流的电流值大小，使得基准电流的大小可控，进而满足精度要求。

在第一方面的可选实施方式中，所述第一晶体管和每一第二晶体管均为MOS管或均为双极结型晶体管。

在第一方面的可选实施方式中，所述第一晶体管和每一第二晶体管均为PMOS管，所述第一晶体管的漏极用于接收基准电流，所述第一晶体管的栅极与其漏极连接，所述第一晶体管的栅极与每一第二晶体管的栅极连接，所述第一晶体管的源极与每一第二晶体管的源极均连接一电平信号以使所述第一晶体管与每一支路的第二晶体管组成电流镜结构，每一第二晶体管的漏极通过对应支路的可控开关连接所述调节输出端。

在第一方面的可选实施方式中，所述第一晶体管和每一第二晶体管均为NMOS管，所述第一晶体管的漏极用于接收基准电流，所述第一晶体管的栅极与其漏极连接，所述第一晶体管的栅极与每一第二晶体管的栅极连接，所述第一晶体管的源极与每一第二晶体管的源极均接地，以使所述第一晶体管与每一支路的第二晶体管组成电流镜结构，每一第二晶体管的漏极通过对应支路的可控开关连接所述调节输出端。

第二方面，本申请提供一种基准电流生成电路，包括第一方面中任一实施方式描述的基准电流调节电路和基准电流产生单元，所述基准电流产生单元与所述第一晶体管连接，用于产生所述基准电流，并将所述基准电流传输给所述基准电流调节电路；所述基准电流调节电路，用于根据控制信号对所述基准电流的电流值进行调节，并输出调节后的基准电流。

在上述设计的基准电流生成电路中，由于本方案可通过调整控制信号进而调整基准电流调节电路中导通的支路即调整导通的电流镜，因此，可通过调整输入的控制信号来调整对基准电流的调节大小，进而改变调节后的基准电流的电流值大小，使得基准电流的大小可控，进而满足精度要求。

在第二方面的可选实施方式中，所述基准电流产生单元包括：参考电压产生子单元和偏置产生电路，所述参考电压产生子单元与所述偏置产生电路电连接；所述参考电压产生子单元用于产生参考电压并将所述参考电压传输给所述偏置产生电路；所述偏置产生电路，用于根据所述参考电压生成所述基准电流。

在第二方面的可选实施方式中，所述偏置产生电路包括运放子单元、第一NMOS管、电阻以及第一电流镜单元，所述运放子单元的正相输入端与所述参考电压产生子单元连接，所述运放子单元的输出端与所述第一NMOS管的栅极连接，所述第一NMOS管的源极通过所述电阻接地，所述第一NMOS管的源极还与所述运放子单元的反向输入端连接，所述第一NMOS管的漏极通过所述第一电流镜单元与所述第一晶体管的漏极连接，所述第一电流镜单元用于根据其对应的第一电流比例对所述基准电流进行转化以形成转化后的第一基准电流并将所述第一基准电流传输给所述第一晶体管。

在第二方面的可选实施方式中，所述第一电流镜单元包括第一PMOS管和第二PMOS管，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接，所述第一PMOS管的栅极与其漏极连接，所述第一PMOS管的栅极与所述第二PMOS管的栅极连接，所述第一PMOS管和第二PMOS管的源极连接同一电平信号，所述第二PMOS管的漏极与所述第一晶体管的漏极连接。

在第二方面的可选实施方式中，所述基准电流产生单元还包括第二NMOS管以及第三NMOS管，所述第二NMOS管的漏极连接所述第二PMOS管的漏极，所述第二NMOS管的漏极还与所述第二NMOS管的栅极连接，所述第二NMOS管的栅极与第三NMOS管的栅极连接，所述第二NMOS管和第三NMOS管的源极均接地，所述第三NMOS管的漏极与所述第一晶体管的漏极连接。

在第二方面的可选实施方式中，所述基准电流生成电路还包括：第二电流镜单元，其与所述调节输出端连接，以用于根据其对应的第二电流比例对所述调节后的基准电流进行转化以形成并输出转化后的输出基准电流。

在第二方面的可选实施方式中，所述第二电流镜单元包括第三PMOS管和第四PMOS管，所述第三PMOS管的漏极与所述调节输出端连接，所述第三PMOS管的漏极还与所述第三PMOS管的栅极连接，所述第三PMOS管的栅极与所述第四PMOS管的栅极连接，所述第三PMOS管和第四PMOS管的源极连接同一电平信号，所述第三PMOS管的漏极输出所述输出基准电流。

在第二方面的可选实施方式中，所述第二电流镜单元还包括第四NMOS管以及第五NMOS管，所述第四NMOS管的漏极与所述调节输出端连接，所述第四NMOS管的漏极与所述第四NMOS管的栅极连接，所述第四NMOS管的栅极与第五NMOS管的栅极连接，所述第四NMOS管和第五NMOS管的源极均接地，所述第五NMOS管的漏极与第三PMOS管的漏极连接。

在上述设计的实施方式中，通过设计第一电流镜单元和第二电流镜单元来对基准电流进行进一步的调节，使得调节后的基准电流的精度更加准确。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请实施例提供的基准电流调节电路的第一结构示意图；

图2为本申请实施例提供的基准电流调节电路的第二结构示意图；

图3为本申请实施例提供的基准电流调节电路的第三结构示意图；

图4为本申请实施例提供的基准电流生成电路的第一结构示意图；

图5为本申请实施例提供的基准电流生成电路的第二结构示意图；

图6为本申请实施例提供的基准电流生成电路的第三结构示意图；

图7为本申请实施例提供的基准电流生成电路的第四结构示意图。

图标：L-支路；N-调节输出端；10-基准电流产生单元；101-参考电压产生子单元；102-偏置产生电路；1021-运放子单元；1022-第一电流镜单元；20-基准电流调节电路；30-第二电流镜单元。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

第一实施例

本申请实施例提供一种基准电流调节电路，该基准电流调节电路可基于控制信号对基准电流的大小进行调整，使得基准电流的大小可控，进而满足精度要求。

如图1所示，该基准电流调节电路20可包括一第一晶体管Q1和多条支路L，每条支路L包含一第二晶体管Q2和一可控开关Q3，每条支路L中的第二晶体管Q2均与第一晶体管Q1组成电流镜结构，每条支路L中的第二晶体管Q2均通过对应支路的可控开关Q3连接调节输出端N，每一可控开关Q3的控制端均连接有一控制信号线，以接收外部输入的控制信号。

上述设计的基准电流调节电路在应用时，每一可控开关Q3可接收到外部通过控制信号线传输的控制信号，每一可控开关Q3可根据接收到的控制信号控制自身的开关状态，当支路L的可控开关Q3导通时，则说明该支路L的电流镜导通进而有电流流过；当支路L的可控开关Q3关断时，则说明该支路L的电流镜不导通进而没有电流流过，由此可通过调整输入的控制信号来控制每条支路是否参与基准电流的调节；每一支路L的第二晶体管Q2与第一晶体管Q1形成的电流镜结构均对应有一电流比例，不同支路L对应的电流比例可相同也可不同。

在第一晶体管Q1接收到需要进行调节的基准电流后，依照当前得到的控制信号实现导通的每条支路L与第一晶体管Q1形成的电流镜则均根据该基准电流生成镜像电流，进而每条导通支路L得到的镜像电流汇总到调节输出端N得到调节后的基准电流；其中，每条导通支路L得到的镜像电流的值为基准电流的值与对应导通支路的电流比例的乘积。例如，假设支路有M条，其分别为[0，M-1]，控制信号可为P[0，M-1]，第一晶体管Q1流过的电流大小为ib，每一电流镜对应的电流比例为Si，假设用Ti＝0表示电流镜关断；Ti＝1表示电流镜导通，那么调节后的基准电流为T1*S1*ib+T2*S2*ib+......+TM-1*SM-1*ib。

在上述设计的基准电流调节电路中，本方案设计多条支路，通过每条支路的第二晶体管与第一晶体管均形成电流镜结构，然后通过每条支路中的可控开关基于接收的控制信号来控制对应支路的导通状态，并通过处于导通的每一支路根据其对应的电流比例和第一晶体管接收的待调节的基准电流来生成镜像电流，进而每条导通的支路的镜像电流汇总生成调节后的基准电流，最终实现基准电流的调节，由于本方案可通过调整控制信号进而调整导通的支路即调整导通的电流镜，因此，可通过调整输入的控制信号来调整对基准电流的调节大小，进而改变调节后的基准电流的电流值大小，使得基准电流的大小可控，进而满足精度要求。

作为一种可能的实施方式，第一晶体管Q1和每一第二晶体管Q2可均为MOS管或可均为双极结型晶体管(Bipolar Junction Transistor，BJT)，其均可组成电流镜结构，每一可控开关Q3可为目前已有的可通过控制信号控制其开关状态的开关，其具体可为MOS管、继电器等；假设第一晶体管Q1、所有的第二晶体管Q2以及所有的可控开关Q3均为PMOS管时，该基准电流调节电路具体可为如图2所示的结构，该第一晶体管Q1的漏极用于接收基准电流，该第一晶体管Q1的栅极与其漏极连接，该第一晶体管Q1的栅极与每一第二晶体管Q2的栅极连接，第一晶体管Q1的源极与每一第二晶体管Q2的源极均连接一同一电平信号VDD以使第一晶体管Q1与每一支路的第二晶体管Q2组成电流镜结构，每一支路的第二晶体管Q2的漏极与对应支路的可控开关Q3的源极连接，每一可控开关Q3的栅极与一控制信号线连接，每一可控开关Q3的漏极连接该调节输出端N。

作为另一种可能的实施方式，假设第一晶体管Q1、所有的第二晶体管Q2以及所有的可控开关Q3均为NMOS管时，该基准电流调节电路具体可为如图3所示的结构，第一晶体管Q1的漏极用于接收基准电流，第一晶体管Q1的栅极与其漏极连接，第一晶体管Q1的栅极与每一第二晶体管Q2的栅极连接，第一晶体管Q1的源极与每一第二晶体管Q2的源极均接地，以使第一晶体管Q1与每一支路的第二晶体管Q2组成电流镜结构，每一支路的第二晶体管Q2的漏极与对应支路的可控开关Q3的漏极连接，每一可控开关Q3的栅极与一控制信号线连接，每一可控开关Q3的源极连接该调节输出端N。

上述两种电路结构的基准电流调节电路，其实现原理与前述描述的原理相同，在这里不再对原理进行赘述；这里需要说明的是，当第一晶体管Q1、每一第二晶体管Q2为BJT时，其连接关系可依照BJT的性质进行适应性改变，在这里不再赘述。

第二实施例

本申请提供一种基准电流生成电路，如图4所示，该基准电流生成电路包含第一实施例中任一实施方式中的基准电流调节电路20以及基准电流产生单元10，该基准电流产生单元10与该基准电流调节电路20连接，该基准电流产生单元10用于产生基准电流，该基准电流传输到基准电流调节电路20中，进而该基准电流调节电路20根据控制信号对基准电流的电流值进行调节并输出调节后的基准电流。

在上述设计的基准电流生成电路中，由于本方案可通过调整控制信号进而调整基准电流调节电路中导通的支路即调整导通的电流镜，因此，可通过调整输入的控制信号来调整对基准电流的调节大小，进而改变调节后的基准电流的电流值大小，使得基准电流的大小可控，进而满足精度要求。

作为一种可能的实施方式，以前述图2的PMOS管的连接方式，如图5所示，该基准电流产生单元10可包括参考电压产生子单元101以及偏置产生电路102，该参考电压产生子单元101用于产生参考电压并将参考电压传输给偏置产生电路102，该偏置产生电路102根据参考电压生成该基准电流，以图4所示，该偏置产生电路102可包括运放子单元1021以及电阻R1，该运放子单元1021的正相输入端与参考电压产生子单元101连接，该运放子单元1021的反相输入端与电阻R1的第一端连接，电阻R1的第一端还与基准电流调节电路20中第一晶体管Q1的漏极连接，电阻R1的第二端接地，该运放子单元1021的输出端与第一晶体管Q1的栅极连接。其中，该运放子单元1021具体可为运算放大器等。

在这样方式下，基准电流调节电路20的输出端N可与第二电流镜单元30连接，如图4所示，该第二电流镜单元30包括PMOS管Q11、PMOS管Q12、NMOS管Q13以及NMOS管Q14，NMOS管Q13的漏极与调节输出端N连接，NMOS管Q13的漏极与其栅极连接，NMOS管Q13的栅极与NMOS管Q14的栅极连接，NMOS管Q13和NMOS管Q14的源极均接地，NMOS管Q14的漏极与PMOS管Q11的漏极连接，PMOS管Q11的漏极与其栅极连接，PMOS管Q11的栅极与PMOS管Q12的栅极连接，PMOS管Q11和PMOS管Q12的源极均接一电平信号，PMOS管Q12的源极输出该输出基准电流。

上述设计的基准电流产生单元，在产生基准电流过程中，该参考电压产生子单元101产生出一基准电压VREF1，该基准电压VREF1将运放子单元1021的负向输入端钳位在与基准电压VREF1相同的电位，VREF1电位通过电阻R1进而产生基准电流传输给第一晶体管Q1，即基准电流产生单元10产生的基准电流通过第一晶体管Q1的漏极传输给基准电流调节电路20，基准电流调节电路20对基准电流修调后从输出端N输出调节后的基准电流ib2。

在上述基础上，第二电流镜单元30包含两个电流镜，那么第二电流比例为两个电流镜的电流比例的乘积，即为NMOS管Q13和NMOS管Q14组成的电流镜以及PMOS管Q11和PMOS管Q12组成的电流镜的电流比例的乘积，假设NMOS管Q13和NMOS管Q14组成的电流镜的电流比例为k4，PMOS管Q11和PMOS管Q12组成的电流镜的电流比例为k5，那么，该第二电流比例即为k4*k5，假设调节后的基准电流的值为ib2，那么输出基准电流的大小即为k4*k5*ib2。

在本实施例的可选实施方式中，在前述图2的PMOS管的连接方式情况下，如图6所示，基准电流产生单元10还可以为如下形式，其包括参考电压产生子单元101、偏置产生电路102以及NMOS管Q9、NMOS管Q10，该偏置产生电路102包括运放子单元1021、电阻R1、NMOS管Q4以及第一电流镜单元1022，该第一电流镜单元1022包括PMOS管Q7以及PMOS管Q8，该运放子单元1021的正相输入端与参考电压产生子单元101连接，该运放子单元1021的反向输入端连接电阻R1的第一端，该电阻R1的第二端接地，该运放子单元1021的输出端连接NMOS管Q4的栅极，该第一NMOS管Q4的源极与电阻R1的第一端连接，PMOS管Q7的漏极与NMOS管Q4的漏极连接，PMOS管Q7的栅极与其漏极连接，PMOS管Q7的栅极与PMOS管Q8的栅极连接，PMOS管Q7和PMOS管Q8的源极连接同一电平信号，PMOS管Q8的漏极与NMOS管Q9的漏极连接，NMOS管Q9的漏极还与其栅极连接，NMOS管Q9的栅极与NMOS管Q10的栅极连接，NMOS管Q9和NMOS管Q10的源极均接地，NMOS管Q10的漏极与第一晶体管Q1的漏极连接。这里需要说明的是，上述的NMOS管Q4只是一种具体的实现方式，其可以替换为其他的可控开关，例如继电器等。

在上述方式下，基准电流调节电路20的输出端N也可以与第二电流镜单元30连接，如图6所示，该第二电流镜单元30包括PMOS管Q11、PMOS管Q12、NMOS管Q13以及NMOS管Q14，NMOS管Q13的漏极与调节输出端N连接，NMOS管Q13的漏极与其栅极连接，NMOS管Q13的栅极与NMOS管Q14的栅极连接，NMOS管Q13和NMOS管Q14的源极均接地，NMOS管Q14的漏极与PMOS管Q11的漏极连接，PMOS管Q11的漏极与其栅极连接，PMOS管Q11的栅极与PMOS管Q12的栅极连接，PMOS管Q11和PMOS管Q12的源极均接一电平信号，PMOS管Q12的源极输出该输出基准电流。

上述设计的基准电流产生单元，在产生基准电流过程中，该参考电压产生子单元101也产生出一基准电压VREF1，该基准电压VREF1将运放子单元1021的负向输入端钳位在与基准电压VREF1相同的电位，VREF1电位通过电阻R1进而产生基准电流传输给第一电流镜单元1022。

在上述实施方式中，NMOS管Q9、NMOS管Q10组成一个电流镜，第一电流镜单元1022也是一个电流镜，那么前述的电流比例为这两个电流镜的电流比例的乘积，即PMOS管Q7和PMOS管Q8组成的电流镜以及NMOS管Q9和NMOS管Q10组成的电流镜的电流比例的乘积，假设PMOS管Q7和PMOS管Q8组成的电流镜的电流比例为k2，NMOS管Q9和NMOS管Q10组成的电流镜的电流比例为k3，那么，该电流比例即为k2*k3，通过电阻R1产生的电流的值为ib1，那么最终输出给基准电流调节电路20中的基准电流的大小即为k2*k3*ib1。

作为一种可能的实施方式，在基准电流调节电路为前述图3的NMOS管的连接方式情况下，如图7所示，基准电流产生单元10为如下形式，其包括参考电压产生子单元101和偏置产生电路102，此时偏置产生电路102为如下形式，其包括运放子单元1021、电阻R1、NMOS管Q4以及第一电流镜单元1022，该第一电流镜单元1022包括PMOS管Q5和PMOS管Q6，PMOS管Q5的漏极与NMOS管Q4的漏极连接，PMOS管Q5的栅极与其漏极连接，PMOS管Q5的栅极与PMOS管Q6的栅极连接，PMOS管Q5和PMOS管Q6的源极连接同一电平信号，PMOS管Q6的漏极与第一晶体管Q1的漏极连接。

在上述实施方式中，第一电流镜单元仅包含PMOS管Q5以及PMOS管Q6形成的一个电流镜，那么第一电流比例即为PMOS管Q5与PMOS管Q6组成的电流镜的电流比例，假设该第一电流比例为k1，通过电阻R1产生的基准电流的值为ib1，那么最终输出给基准电流调节电路20中的基准电流的大小即为ib1*k1。

在上述基础上，基准电流调节电路20输出端N也可以连接一第二电流镜单元30，该第二电流镜单元30此时仅包含一个电流镜，如图7所示，该第二电流镜单元30包括PMOS管Q15和PMOS管Q16，PMOS管Q15的漏极与调节输出端N连接，PMOS管Q15的漏极还与其栅极连接，PMOS管Q15的栅极与PMOS管Q16的栅极连接，PMOS管Q15的源极与PMOS管Q16的源极均连接一电平信号，PMOS管Q16的漏极输出该输出基准电流。

在上述实施方式中，第二电流镜单元30仅包含PMOS管Q15和PMOS管Q16形成的一个电流镜，那么第二电流比例即为PMOS管Q15与PMOS管Q16组成的电流镜的电流比例，假设该第二电流比例为k6，调节后的基准电流的值为ib2，那么输出基准电流的大小即为k6*ib2。

在上述设计的实施方式中，通过设计第一电流镜单元和第二电流镜单元来对基准电流进行进一步的调节，使得调节后的基准电流的精度更加准确。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (12)

1.一种基准电流调节电路，其特征在于，包括：

第一晶体管，其用于接收基准电流；

多个支路，每一支路包括一第二晶体管和一可控开关，每一支路的第二晶体管与所述第一晶体管组成电流镜结构，每一支路的第二晶体管的漏极通过对应支路的可控开关连接调节输出端，每一支路的可控开关的控制端连接一控制信号线，以用于根据控制信号线传输的控制信号控制开关状态，以控制对应支路形成的电流镜结构的导通状态，并根据导通的每一电流镜结构转换的镜像电流生成调节后的基准电流并通过所述调节输出端进行输出。

2.根据权利要求1所述的基准电流调节电路，其特征在于，所述第一晶体管和每一第二晶体管均为MOS管或均为双极结型晶体管。

3.根据权利要求2所述的基准电流调节电路，其特征在于，所述第一晶体管和每一第二晶体管均为PMOS管，所述第一晶体管的漏极用于接收基准电流，所述第一晶体管的栅极与其漏极连接，所述第一晶体管的栅极与每一第二晶体管的栅极连接，所述第一晶体管的源极与每一第二晶体管的源极均连接一电平信号以使所述第一晶体管与每一支路的第二晶体管组成电流镜结构，每一第二晶体管的漏极通过对应支路的可控开关连接所述调节输出端。

4.根据权利要求2所述的基准电流调节电路，其特征在于，所述第一晶体管和每一第二晶体管均为NMOS管，所述第一晶体管的漏极用于接收基准电流，所述第一晶体管的栅极与其漏极连接，所述第一晶体管的栅极与每一第二晶体管的栅极连接，所述第一晶体管的源极与每一第二晶体管的源极均接地，以使所述第一晶体管与每一支路的第二晶体管组成电流镜结构，每一第二晶体管的漏极通过对应支路的可控开关连接所述调节输出端。

5.一种基准电流生成电路，其特征在于，包括：权利要求1-4中任一项所述的基准电流调节电路和基准电流产生单元，所述基准电流产生单元与所述第一晶体管连接，用于产生所述基准电流，并将所述基准电流传输给所述基准电流调节电路；所述基准电流调节电路，用于根据控制信号对所述基准电流的电流值进行调节，并输出调节后的基准电流。

6.根据权利要求5所述的基准电流生成电路，其特征在于，所述基准电流产生单元包括：参考电压产生子单元和偏置产生电路，所述参考电压产生子单元与所述偏置产生电路电连接；

所述参考电压产生子单元用于产生参考电压并将所述参考电压传输给所述偏置产生电路；

所述偏置产生电路，用于根据所述参考电压生成所述基准电流。

7.根据权利要求6所述的基准电流生成电路，其特征在于，所述偏置产生电路包括运放子单元、第一NMOS管、电阻以及第一电流镜单元，所述运放子单元的正相输入端与所述参考电压产生子单元连接，所述运放子单元的输出端与所述第一NMOS管的栅极连接，所述第一NMOS管的源极通过所述电阻接地，所述第一NMOS管的源极还与所述运放子单元的反向输入端连接，所述第一NMOS管的漏极通过所述第一电流镜单元与所述第一晶体管的漏极连接，所述第一电流镜单元用于根据其对应的第一电流比例对所述基准电流进行转化以形成转化后的第一基准电流并将所述第一基准电流传输给所述第一晶体管。

8.根据权利要求7所述的基准电流生成电路，其特征在于，所述第一电流镜单元包括第一PMOS管和第二PMOS管，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接，所述第一PMOS管的栅极与其漏极连接，所述第一PMOS管的栅极与所述第二PMOS管的栅极连接，所述第一PMOS管和第二PMOS管的源极连接同一电平信号，所述第二PMOS管的漏极与所述第一晶体管的漏极连接。

9.根据权利要求8所述的基准电流生成电路，其特征在于，所述基准电流产生单元还包括第二NMOS管以及第三NMOS管，所述第二NMOS管的漏极连接所述第二PMOS管的漏极，所述第二NMOS管的漏极还与所述第二NMOS管的栅极连接，所述第二NMOS管的栅极与第三NMOS管的栅极连接，所述第二NMOS管和第三NMOS管的源极均接地，所述第三NMOS管的漏极与所述第一晶体管的漏极连接。

10.根据权利要求5所述的基准电流生成电路，其特征在于，所述基准电流生成电路还包括：

第二电流镜单元，其与所述调节输出端连接，以用于根据其对应的第二电流比例对所述调节后的基准电流进行转化以形成并输出转化后的输出基准电流。

11.根据权利要求10所述的基准电流生成电路，其特征在于，所述第二电流镜单元包括第三PMOS管和第四PMOS管，所述第三PMOS管的漏极与所述调节输出端连接，所述第三PMOS管的漏极还与所述第三PMOS管的栅极连接，所述第三PMOS管的栅极与所述第四PMOS管的栅极连接，所述第三PMOS管和第四PMOS管的源极连接同一电平信号，所述第三PMOS管的漏极输出所述输出基准电流。

12.根据权利要求11所述的基准电流生成电路，其特征在于，所述第二电流镜单元还包括第四NMOS管以及第五NMOS管，所述第四NMOS管的漏极与所述调节输出端连接，所述第四NMOS管的漏极与所述第四NMOS管的栅极连接，所述第四NMOS管的栅极与第五NMOS管的栅极连接，所述第四NMOS管和第五NMOS管的源极均接地，所述第五NMOS管的漏极与第三PMOS管的漏极连接。

Images