CN104348473A - 具有振幅伺服环的高速电平移位器 - Google Patents

具有振幅伺服环的高速电平移位器 Download PDF

Info

Publication number
CN104348473A
CN104348473A CN201410367551.1A CN201410367551A CN104348473A CN 104348473 A CN104348473 A CN 104348473A CN 201410367551 A CN201410367551 A CN 201410367551A CN 104348473 A CN104348473 A CN 104348473A
Authority
CN
China
Prior art keywords
voltage
signal
circuit
input
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410367551.1A
Other languages
English (en)
Inventor
阿里·纳齐米
胡康敏
曹军
阿夫申·多克托·蒙塔兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Broadcom Corp
Zyray Wireless Inc
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Publication of CN104348473A publication Critical patent/CN104348473A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及具有振幅伺服环的高速电平移位器。高速电平移位器将高速DAC接口连接至由DAC处理的数据信息。电平移位器可将CMOS电平数字表示转换至，例如，CML电平数字表示以用于由DAC进行的处理。电平移位器将电压波动保存在CMOS电平表示(例如，约1V)中。电平移位器也使用反馈环抑制电压振幅来避免电压过载，并且从而促进快速薄膜晶体管的结构的使用。

Description

具有振幅伺服环的高速电平移位器
相关申请的交叉引用
本申请要求于2013年7月30提交的美国临时申请第61/859,936以及于2013年9月12日提交的美国专利申请14/025,058的优先权，其全部内容通过引证结合于本文中。
技术领域
本公开涉及数字电压电平移位器。本公开也涉及接口连接至特定处理电路，诸如数模转换器的电平移位数字信号。
背景技术
由巨大客户需求驱动的电子通信技术的快速发展已经导致各种各样的复杂的电子装置在世界范围采用。在很多装置中，数模转换器(DAC)从数字表示生成模拟信号。数字表示可采用不同的形式并遵循不同的约定，诸如CMOS电平(0V至1V)和CML电平(0.5V至1.5V)信号。将DAC接口连接至DAC处理的数字表示上的改进将会有助于满足高速转换目标。
发明内容
根据本发明的一个方面，提供了一种电路，包括：电源输入端，被配置为提供目标高输出电平；信号输入端，被配置为携带输入信号；信号输出端，被配置为携带输出信号；以及电平转换电路，被配置为通过在目标低输出电平和所述目标高输出水平之间移位所述输入信号来生成所述输出信号，所述电平转换电路包括：振幅控制电路，连接到所述电源输入端和所述信号输出端；过电压保护电路，与所述振幅控制电路串联；以及开关电路，与所述过电压保护电路串联并连接到所述信号输入端。
其中，所述振幅控制电路包括振幅控制晶体管。
其中，所述过电压保护电路包括与所述振幅控制电路和所述开关电路串联的共源共栅连接晶体管。
其中，所述振幅控制电路包括振幅控制晶体管；所述振幅控制晶体管包括栅极；并且其中：所述栅极被连接至振幅控制栅电压。
所述电路进一步包括：反馈环，被配置为提供所述振幅控制栅电压。
其中，所述反馈环包括：参考电压输入端；反馈电压输入端，连接到所述信号输出端；以及电压控制电路，被配置为响应于所述参考电压输入端与所述反馈电压输入端的比较，产生所述振幅控制栅电压。
所述电路进一步包括：电流泄放电路，连接到所述过电压保护电路。
其中，所述电流泄放电路被配置为从所述过电压保护电路泄放电流.
其中，所述过电压保护电路包括与所述振幅控制电路和所述开关电路串联的共源共栅连接晶体管。
其中，所述电流泄放电路被配置为防止所述共源共栅连接晶体管完全截止。
其中，所述电流泄放电路包括二极管连接晶体管。
根据本发明的另一个方面，提供了一种电路，包括：信号输入端，被配置为携带通过额定高电平和额定低电平表征的输入信号；信号输出端，被配置为携带输出信号；电平转换电路，与所述信号输入端和所述信号输出端相通并且被配置为将所述输入信号转换至所述输出信号中的移位高电平和移位低电平；以及所述电平转换电路中的电压控制电路，被配置为将所述移位低电平保持在预先选定的参考电压以上。
所述电路进一步包括：开关电路，连接到所述信号输入端；以及过电压保护电路，与所述开关电路串联。
其中，所述开关电路由电压应力规则表征；以及所述过电压保护电路配置为将电压应力保持在符合所述电压应力规则的所述开关电路上。
其中，所述电压应力规则包括栅-漏电压限制、栅-源电压限制或者栅-漏-电压限制和栅-源电压限制两者。
所述电路进一步包括：通过所述电压控制电路调节的振幅控制电路。
其中，所述振幅控制电路包括具有由所述电压控制电路调节的栅极的晶体管。
所述电路进一步包括：参考电压输入端；以及反馈电压输入端，连接到所述信号输出端；并且其中，所述电压控制电路被配置为响应于所述参考电压输入端与所述反馈电压输入端的比较，产生振幅控制栅电压。
根据本发明的又一个方面，提供了一种电路，包括：电源输入端；信号输入端，被配置为携带通过第一约定高电平和第一约定低电平表征的输入信号；信号输出端，被配置为携带输出信号；电平转换电路，被配置为在符合所述输出信号中的第二约定的移位高电平和移位低电平之间转换所述输入信号，所述电平转换电路包括：振幅控制晶体管，连接在所述电源输入端与所述信号输出端之间；过电压保护晶体管，与所述振幅控制晶体管串联；以及开关晶体管，与所述过电压保护晶体管串联，所述开关晶体管连接到所述信号输入端；以及电压控制电路，被配置为调节所述振幅控制晶体管以防止所述移位低电平降低至预先选定的电压以下。
其中，所述电压控制电路包括：参考电压输入端，被设置至所述预先选定的电压；反馈电压输入端，连接到所述信号输出端；以及差分放大器，连接至所述参考电压输入端和所述反馈电压输入端，其中，所述差分放大器被配置为响应于所述参考电压输入端和所述反馈电压输入端之间的差值调节所述振幅控制晶体管。
附图说明
图1示出了接口连接在根据不同约定而限定的逻辑电平之间的电平转换器的实例。
图2示出了常规电平转换器。
图3示出了常规电平转换器。
图4示出了具有振幅控制和电压过载控制的电平转换器的实例。
图5示出了控制电压波动以确保符合电压过载规则的振幅控制的反馈环的实例。
具体实施方式
图1示出了接口连接(interface)在根据不同约定而限定的不同域中的逻辑电平之间的电平转换102的实例100。逻辑电平可定义为单端电平或差分电平。例如，第一域104可遵循互补金属氧化物半导体(CMOS)约定(convention)，其中，逻辑‘1’和‘0’根据额定高电平和额定低电平电压或电压范围定义。作为具体实例，CMOS约定可将逻辑‘1’和‘0’之间的差值定义为从1V波动至0V的1V。作为另一实例，第二域106可遵循电流型逻辑(CML)约定，其将逻辑‘1’和‘0’之间的差值定义为从1.5V波动至0.5V的1V。不同逻辑约定的其他实例包括晶体管-晶体管逻辑(TTL)、正射极耦接逻辑(PECL)、低电压PECL(LVPECL)、电压模式逻辑(VML)以及低电压差分信号(LVDS)。每个约定对逻辑‘1’和‘0’在差分感测或者单端感测上可具有它自己的定义。
在实例100中，数字逻辑部分108生成数字比特流110。串行器112将并行比特流转换为然后被提供至数模转换器(DAC)114的串行流。然而，首先，电平移位器102将逻辑电平从第一域104转换到第二域106，例如，从CMOS至CML。DAC114可以是高速DAC(例如，8比特、16Gb/sDAC)，其使用比用在第一域104中的电源(例如，1.0V)高的电源(例如，1.5V)。较高的电源可请求电平从第一域104到第二域106移位。
电平移位器102将数字数据信号的电压电平转换至适用于DAC114的电平。在这种情况下，电平移位器102从CMOS电平(0V至1V波动)转换至CML电平(0.5V至1.5V波动)，同时保存1V波动峰值-峰值。在其他实施方式中，电平移位器102可转换用于任何类型的逻辑约定之间的接口连接的数据信号、控制信号、或者任何其他期望信号(例如，地址信号)。此外，电平移位器102使用薄氧化物晶体管以非常高的速度进行转换而且不会违反电压过载规则。电压过载规则的实例包括对电平移位器自身内和在DAC114的输入处的晶体管栅-源或栅-漏电源的限制。电平移位器可以以通过反馈环116施加的电压振幅控制来进行操作，所述反馈环116保持处理、电压和温度(PVT)中的变化上的适应性操作(compliantoperation)。
图2示出了常规电平移位器200以及图3示出了常规电平移位器300。电平移位器200使用厚氧化物晶体管202、204、206和208以满足过载条件(overstress condition)。厚氧化物晶体管可降低电平移位器200的操作。电平移位器200不可能满足高速要求，因为其使用厚氧化物装置，这会导致操作速度比薄氧化物装置能够达到的慢很多(例如，降低几个数量级)。在移位器300中，使用薄氧化物晶体管302和304将会导致违反电压过载条件，从而导致在操作中破坏薄氧化物晶体管302和304。
图4示出了电平移位器400的实例。电平移位器400支持极高速操作，例如，16Gb/s操作。如以下将说明，电平移位器400包括便于高速操作的薄膜晶体管建造的结构。薄膜晶体管与厚膜晶体管相比，虽然能够处理晶体管两端的全电源电压(例如，1.5V Vgs或Vgd)，但另外可能将操作速度限制为例如接近2Gb/s或以下。可使用最新处理技术制作薄膜晶体管，并可因此达到最快的操作速度。仅仅作为一个实例，薄氧化物装置可使用28nm(最小长度)处理来制作并可大致运行至高达15Ghz，而厚氧化物装置可对应180nm处理并运行至大约高达2Ghz。薄氧化物装置不限于任何一个特定的处理节点或最小长度，然而，可根据电平移位的期望的操作速度更小或更大。电平移位器400包括振幅控制以防止薄膜晶体管结构上的电压过载，同时满足电压输入要求，例如，接收电平移位信号的电路的0.5V目标低输出电平和1.5V目标高输出电平。
电平移位器400将差分全波动CMOS输入信号(“In”和“In_bar”)转换至与所选择的逻辑约定兼容的电平，例如，从CMOS至CML。电平移位器400包括提供目标高输出电平(例如，1.5V)的电源输入端(supplyinput)402。信号输入端404、406携带差分输入信号，In和In_bar。差分信号输出端408、410携带差分输出信号，Out和Out_bar。
在图4中，电平转换电路412被配置为将输入信号转换为与将接收所转换的信号的逻辑域兼容的移位电平。转换电路中的各个晶体管可以是薄膜晶体管。电平移位器400还包括用于电平移位器400的互补侧的电平转换电路413。可用和如下所述电平转换电路412一样的方法实现电平转换电路413。例如，电平转换电路412可将通过额定高电平(例如，1.0V)和额定低电平(例如，0.0V)表征的CMOS电平输入信号转换至与CML逻辑兼容的移位高电平(例如，1.5V)和移位低电平(例如，0.5V)。
在一个实施方式中，电平转换电路412包括连接到电源输入端402和信号输出端408的振幅控制电路414。电平转换电路412还包括与振幅控制电路414串联的过电压保护电路416。此外，开关电路418与过电压保护电路416串联存在并连接到信号输入端404。
在图4所示的实例中，振幅控制电路414包括PMOS振幅控制晶体管420。过电压保护电路416包括与振幅控制电路414和开关电路418串联的共源共栅连接晶体管422。开关电路418包括NMOS开关晶体管424，其响应于输入信号，结合交叉耦接的输出反馈开关晶体管430和432将输出信号驱动至其期望的状态。电平转换电路中的各个晶体管可以是与厚氧化物装置相比促进非常快速操作的薄氧化物晶体管。
晶体管的物理结构导致晶体管的电压应力规则。电压应力规则影响包括晶体管的芯片的可靠率和寿命。符合电压应力规则防止了对晶体管的损害。通过薄氧化物装置，电压应力规则可规定比厚氧化物装置低的对应力参数(诸如栅-漏电压和栅-源电压)的限制。例如，薄氧化物晶体管的电压应力规则可以是：Vgd<1.05V和Vgs<1.05V。然而，电平移位器可被配置为满足其他电压应力规则。
过电压保护电路416被配置为将开关电路418上的电压应力保持为符合电压应力规则。例如，共源共栅连接晶体管422可以确保点434处的电压保持在约1.0V以下，并且因此开关晶体管424的Vgd和Vgs保持<1.05V。共源共栅连接晶体管422防止点434处的电压上升至接近于最坏情况下的Vb以上，在常见情况下额定约Vb-Vt。在一个实施方式中，将共源共栅栅电压，Vb维持为约1.0V，从而将开关晶体管424的Vgd限制为1.0V或以下。过电压保护电路416防止开关晶体管424见到多于电压应力的允许量，假设1.5V的高电源电压。在这方面，尤其是当开关晶体管424的栅极为0V时，过电压保护电路将开关晶体管424与高电源电压隔离。
为了进一步增强操作速度，电平转换电路412、413可以进一步包括连接到过电压保护电路416的电流泄放电路426。电流泄放电路426被配置为从过电压保护电路416排出电流以帮助确保过电压保护电路416的快速操作。在一个实施方式中，电流泄放电路426通过允许电流流过共源共栅连接晶体管422来防止共源共栅连接晶体管422完全截止。电流可以很小(例如，50μA)，并且从能耗的立场上看基本上可以忽略。
在一个实施方式中，用二极管连接晶体管(diode-connectedtransistor)428来实施电流泄放电路426。二极管连接晶体管428可用作大电阻，在布局中晶体管制造仅需很小的间隔。例如，二极管连接晶体管428可具有长的沟道长度和窄的宽度。作为具体实例，二极管连接晶体管428可以是最小几何形状长度的2倍到3倍并具有为最小几何形状宽度的宽度。然而，宽度和长度的很多变形是合适的以允许一些电流持续流过共源共栅连接晶体管422。
关于振幅控制，应注意，振幅控制晶体管420具有连接到调节振幅控制晶体管420的操作的振幅控制栅极电压的栅极。具体地，通过包括电压控制电路的反馈环控制栅极上的电压。下面相对于图5详细地描述反馈环。
图5示出了用于振幅控制的反馈环500的一个示例性实施方式。反馈环500包括参考电压输入端502和连接到信号输出端514的反馈电压输入端504。参考电压输入502可由任何电压电源获得，诸如，1.5V系统电压电源。反馈环500进一步包括响应于参考电压输入端502与反馈电压输入端504的比较的电压控制电路506。在图5的实例中，电压控制电路被实施为差分放大器，具体是产生振幅控制栅电压510的运算放大器508。振幅控制栅电压510驱动每个振幅控制晶体管420的栅极。
应注意的是，匹配电平移位器结构512提供信号输出端514。匹配电平移位器结构512向在电路中操作的各个电平移位器(例如，电平移位器400的情况)提供参考结构。一方面，可期望匹配电平移位结构512如同各个电平移位器中的晶体管一样随着处理、电压、温度(PVT)和其他变量而改变。可用静态输入(例如，In＝0V，In_bar＝1V)驱动匹配电平移位结构512以便信号输出端514为反馈电压输入504提供固定的基准电压。
再次参考图4，应注意的是，上拉电阻器436的电阻和开关晶体管424的导通电阻的比率将低输出电压额定保持为约0.5V。这可能会随着PVT改变，然而，在一些情况下其可降低至0.5V以下。因此，反馈环500将低输出保持为0.5V以上。为此，电压控制电路506驱动振幅控制晶体管420以上拉输出电压来将输出电压保持为基准(例如，0.5V)或以上。结果，差分输出、Out和Out_bar不会降低至0.5V以下，从而保护开关晶体管424不会潜在损害电压应力。
上拉电阻器436可进行大部分上拉至1.5V。上拉电阻器436为电平移位器的输出提供了低电容路线以迅速转换到1.5V的高输出电平。虽然拉电阻器436的阻抗通常比PFET的阻抗小很多，两个PFET420和430也促进上拉。当驱动至低输出，例如，0.5V时，开关晶体管424导通，并呈现上拉电阻器436的约1/3的电阻。例如，上拉电阻器436可以是1K欧姆电阻器，并开关晶体管可被制造成呈现约500欧姆的Rds-on。为了低速切换，可增大上拉电阻器436值(导致低电流分散)。
返回至图5，将参考电压输入端502设置为0.5V。因此，电压控制电路506通过调节振幅控制晶体管420试图将信号输出保持为不小于0.5V以便输出电压不会降低至0.5V以下。因此，一方面，电压控制电路506保持移位低电平以免降低至预先选定的参考电压以下(例如，0.5V)。应注意的是，当电平转换电路412驱动高输出电平(1.5V)时，电压控制电路506仍是激活的。然而，随着开关晶体管424截止，上拉电阻436和交交叉耦接反馈开关晶体管430已将信号输出端408驱动至1.5V而不考虑电压控制电路506的操作。当电平转换电路412驱动低电平输出，逻辑‘0’时，交叉耦接反馈开关晶体管430截止，并且在这种情况下，在反馈环500的控制下振幅控制晶体管420可增加低电平输出。
可以很多不同的方式描述和实施电平移位器400。用另一种方法表示，电平移位电路包括电源输入端、被配置为携带通过第一约定高电平和第一约定低电平表征的输入信号的信号输入端、以及被配置为携带输出信号的信号输出端。此外，电平转换电路被配置为将输入信号转换为符合输出信号的第二约定的移位高电平和移位低电平。
电平转换电路可以包括连接在电源输入端与信号输出端之间的振幅控制晶体管、与振幅控制晶体管串联的过电压保护晶体管以及与过电压保护电路串联的开关晶体管。开关晶体管被连接至信号输入端。此外，存在电压控制电路并且被配置为调节振幅控制晶体管以防止移位低电平降低至预先选定的电压以下。
在一个实施方式中，电压控制电路包括被设置为预先选定的电压的参考电压输入端、连接到信号输出端的反馈电压输入端以及差分放大器。差分放大器被连接至参考电压输入端和反馈电压输入端。此外，差分放大器被配置为响应于参考电压输入端和反馈电压输入端之间的差值调节振幅控制晶体管。已经给出电平移位器的几个实例，并且应注意的是，其他实施方式是可行的。在其他实施方式中，差分放大器可以是误差放大器，或者是试图将反馈电压输入驱动至指定的参考电压的其他类型的反馈电路。

Claims (10)

1.一种电路，包括：
电源输入端，被配置为提供目标高输出电平；
信号输入端，被配置为携带输入信号；
信号输出端，被配置为携带输出信号；以及
电平转换电路，被配置为通过在目标低输出电平和所述目标高输出水平之间移位所述输入信号来生成所述输出信号，所述电平转换电路包括：
振幅控制电路，连接到所述电源输入端和所述信号输出端；
过电压保护电路，与所述振幅控制电路串联；以及
开关电路，与所述过电压保护电路串联并连接到所述信号输入端。
2.根据权利要求1所述的电路，进一步包括：
反馈环，被配置为提供所述振幅控制栅电压。
3.根据权利要求2所述的电路，其中，所述反馈环包括：
参考电压输入端；
反馈电压输入端，连接到所述信号输出端；以及
电压控制电路，被配置为响应于所述参考电压输入端与所述反馈电压输入端的比较，产生所述振幅控制栅电压。
4.根据权利要求1所述的电路，进一步包括：
电流泄放电路，连接到所述过电压保护电路。
5.一种电路，包括：
信号输入端，被配置为携带通过额定高电平和额定低电平表征的输入信号；
信号输出端，被配置为携带输出信号；
电平转换电路，与所述信号输入端和所述信号输出端相通并且被配置为将所述输入信号转换至所述输出信号中的移位高电平和移位低电平；以及
所述电平转换电路中的电压控制电路，被配置为将所述移位低电平保持在预先选定的参考电压以上。
6.根据权利要求5所述的电路，进一步包括：
开关电路，连接到所述信号输入端；以及
过电压保护电路，与所述开关电路串联。
7.根据权利要求6所述的电路，其中：
所述开关电路由电压应力规则表征；以及
所述过电压保护电路配置为将电压应力保持在符合所述电压应力规则的所述开关电路上。
8.根据权利要求5所述的电路，进一步包括：
参考电压输入端；以及
反馈电压输入端，连接到所述信号输出端；并且其中：
所述电压控制电路被配置为响应于所述参考电压输入端与所述反馈电压输入端的比较，产生振幅控制栅电压。
9.一种电路，包括：
电源输入端；
信号输入端，被配置为携带通过第一约定高电平和第一约定低电平表征的输入信号；
信号输出端，被配置为携带输出信号；
电平转换电路，被配置为在符合所述输出信号中的第二约定的移位高电平和移位低电平之间转换所述输入信号，所述电平转换电路包括：
振幅控制晶体管，连接在所述电源输入端与所述信号输出端之间；
过电压保护晶体管，与所述振幅控制晶体管串联；以及
开关晶体管，与所述过电压保护晶体管串联，所述开关晶体管连接到所述信号输入端；以及
电压控制电路，被配置为调节所述振幅控制晶体管以防止所述移位低电平降低至预先选定的电压以下。
10.根据权利要求9所述的电路，其中，所述电压控制电路包括：
参考电压输入端，被设置至所述预先选定的电压；
反馈电压输入端，连接到所述信号输出端；以及
差分放大器，连接至所述参考电压输入端和所述反馈电压输入端，
其中，所述差分放大器被配置为响应于所述参考电压输入端和所述反馈电压输入端之间的差值调节所述振幅控制晶体管。
CN201410367551.1A 2013-07-30 2014-07-29 具有振幅伺服环的高速电平移位器 Pending CN104348473A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361859936P 2013-07-30 2013-07-30
US61/859,936 2013-07-30
US14/025,058 2013-09-12
US14/025,058 US9197214B2 (en) 2013-07-30 2013-09-12 High speed level shifter with amplitude servo loop

Publications (1)

Publication Number Publication Date
CN104348473A true CN104348473A (zh) 2015-02-11

Family

ID=52427100

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410367551.1A Pending CN104348473A (zh) 2013-07-30 2014-07-29 具有振幅伺服环的高速电平移位器

Country Status (3)

Country Link
US (1) US9197214B2 (zh)
CN (1) CN104348473A (zh)
HK (1) HK1203703A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110601690A (zh) * 2019-10-10 2019-12-20 无锡安趋电子有限公司 一种低工作电压的快速下行电平移位电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150090945A (ko) * 2014-01-29 2015-08-07 삼성전기주식회사 레벨쉬프터를 포함한 게이트드라이버 및 그의 구동방법
US10116210B2 (en) 2015-09-04 2018-10-30 Dialog Semiconductor (Uk) Limited DAC servo
US9866205B2 (en) 2015-11-16 2018-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. Level conversion device and method
US10468984B2 (en) 2016-07-01 2019-11-05 Dialog Semiconductor (Uk) Limited DC-DC switching converter with adaptive voltage positioning combined with digital-to-analog converter servo
KR20190075203A (ko) * 2017-12-21 2019-07-01 에스케이하이닉스 주식회사 하이브리드 버퍼 회로
US20230299762A1 (en) * 2022-03-15 2023-09-21 Faraday Technology Corporation Level shifter and electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449917B2 (en) * 2006-05-15 2008-11-11 Samsung Electronics Co., Ltd. Level shifting circuit for semiconductor device
US20090027102A1 (en) * 2007-07-24 2009-01-29 Fayed Ayman A Low-Leakage Level-Shifters with Supply Detection
CN101800583A (zh) * 2009-02-02 2010-08-11 三星电子株式会社 用于多用户和多小区mimo传输的系统和方法
CN101969305B (zh) * 2010-11-09 2012-09-05 威盛电子股份有限公司 电位转换电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323683B1 (en) * 1999-08-27 2001-11-27 Cypress Semiconductor Corp. Low distortion logic level translator
US6384637B1 (en) * 2000-06-06 2002-05-07 Rambus Differential amplifier with selectable hysteresis and buffered filter
US6812746B2 (en) * 2002-11-12 2004-11-02 Micron Technology, Inc. Method and apparatus for amplifying a regulated differential signal to a higher voltage
US7053657B1 (en) * 2003-06-26 2006-05-30 Cypress Semiconductor Corporation Dynamically biased wide swing level shifting circuit for high speed voltage protection input/outputs
US6946890B1 (en) * 2004-03-11 2005-09-20 Cirrus Logic, Inc. Low noise level shifting circuits and methods and systems using the same
US7183832B1 (en) * 2004-08-30 2007-02-27 Marvell International, Ltd Level shifter with boost and attenuation programming
ITMI20042534A1 (it) * 2004-12-28 2005-03-28 St Microelectronics Srl Circuito traslatore di livello
US7180329B1 (en) * 2005-04-20 2007-02-20 Altera Corporation Low-jitter adjustable level shifter with native devices and kicker
US7268588B2 (en) * 2005-06-29 2007-09-11 Freescale Semiconductor, Inc. Cascadable level shifter cell
US7884646B1 (en) * 2008-02-28 2011-02-08 Marvell Israel (Misl) Ltd. No stress level shifter
EP2302794A1 (en) * 2009-09-18 2011-03-30 STMicroelectronics Srl Voltage shifter for high voltage operations
TWI491180B (zh) * 2010-09-08 2015-07-01 Mstar Semiconductor Inc 具高輸出電壓的低電壓傳輸裝置
US8643425B2 (en) * 2011-09-19 2014-02-04 Freescale Semiconductor, Inc. Level shifter circuit
TWI451698B (zh) * 2012-02-21 2014-09-01 Global Unichip Corp 具有低輸入電壓轉寬範圍高輸出電壓的高速準位切換器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449917B2 (en) * 2006-05-15 2008-11-11 Samsung Electronics Co., Ltd. Level shifting circuit for semiconductor device
US20090027102A1 (en) * 2007-07-24 2009-01-29 Fayed Ayman A Low-Leakage Level-Shifters with Supply Detection
CN101800583A (zh) * 2009-02-02 2010-08-11 三星电子株式会社 用于多用户和多小区mimo传输的系统和方法
CN101969305B (zh) * 2010-11-09 2012-09-05 威盛电子股份有限公司 电位转换电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110601690A (zh) * 2019-10-10 2019-12-20 无锡安趋电子有限公司 一种低工作电压的快速下行电平移位电路

Also Published As

Publication number Publication date
US9197214B2 (en) 2015-11-24
HK1203703A1 (zh) 2015-10-30
US20150035563A1 (en) 2015-02-05

Similar Documents

Publication Publication Date Title
CN104348473A (zh) 具有振幅伺服环的高速电平移位器
CN103856205B (zh) 电平转换电路、用于驱动高压器件的驱动电路以及相应的方法
JP4669292B2 (ja) 半導体装置
US8154323B2 (en) Output driver operable over wide range of voltages
US8581628B2 (en) Low voltage transmitter with high output voltage
US20080024178A1 (en) Transmission line drivers and serial interface data transmission devices including the same
US8324955B2 (en) Level shifter design
US10209723B2 (en) Low-voltage differential signaling driving circuit
CN113691249B (zh) 工作周期校正电路及其方法
JP2014007654A (ja) 半導体集積回路、信号伝送回路、信号伝送システム及び信号伝送方法
CN116208142B (zh) 差分信号驱动电路及选择差分信号驱动电路的方法
US20090289668A1 (en) Output driver circuit for an integrated circuit
CN106712765B (zh) 一种基于cmos工艺的pecl发送器接口电路
US10666257B1 (en) Failsafe, ultra-wide voltage input output interface using low-voltage gate oxide transistors
US9191006B1 (en) Current-limited level shift circuit
JP2021005750A (ja) アナログスイッチ回路、ボリウム回路、半導体集積回路
JP2013150182A (ja) 出力回路
CN107070446B (zh) 电平转换器件、半导体器件及其操作方法
JP2005303830A (ja) 差動出力回路
JP2015091092A (ja) ドライバ回路および半導体集積回路装置
JP5598462B2 (ja) 信号送信回路
JP2017168525A (ja) 半導体集積回路
Marar et al. A 1.8 áV low power 5áGbps PMOS-based LVDS output driver with good return loss performance
US9698787B1 (en) Integrated low voltage differential signaling (LVDS) and high-speed current steering logic (HCSL) circuit and method of use
US10897252B1 (en) Methods and apparatus for an auxiliary channel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1203703

Country of ref document: HK

WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150211

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1203703

Country of ref document: HK