JP2013150182A - 出力回路 - Google Patents
出力回路 Download PDFInfo
- Publication number
- JP2013150182A JP2013150182A JP2012009621A JP2012009621A JP2013150182A JP 2013150182 A JP2013150182 A JP 2013150182A JP 2012009621 A JP2012009621 A JP 2012009621A JP 2012009621 A JP2012009621 A JP 2012009621A JP 2013150182 A JP2013150182 A JP 2013150182A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- output
- resistor
- power supply
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】メインドライバに含まれるトランジスタのオン抵抗が上昇し、出力インピーダンスの上昇が考えられる。そのため、出力インピーダンスの上昇を抑制したドライバを備える出力回路が、望まれる。
【解決手段】出力回路は、第1及び第2の出力バッファを含んで構成するメインドライバを備えている。第1の出力バッファは、第1のMOSトランジスタと、第1のMOSトランジスタのドレインに接続される第1の抵抗と、第2のMOSトランジスタと、第2のMOSトランジスタのドレインに接続される第2の抵抗と、を含んでいる。また、第2の出力バッファ102は、第3のMOSトランジスタと、第3のMOSトランジスタのドレインに接続される第3の抵抗と、第4のMOSトランジスタと、第4のMOSトランジスタのドレインに接続される第4の抵抗と、を含んでいる。さらに、第1及び第2の出力バッファから、相補の出力信号を出力する。
【選択図】図1
【解決手段】出力回路は、第1及び第2の出力バッファを含んで構成するメインドライバを備えている。第1の出力バッファは、第1のMOSトランジスタと、第1のMOSトランジスタのドレインに接続される第1の抵抗と、第2のMOSトランジスタと、第2のMOSトランジスタのドレインに接続される第2の抵抗と、を含んでいる。また、第2の出力バッファ102は、第3のMOSトランジスタと、第3のMOSトランジスタのドレインに接続される第3の抵抗と、第4のMOSトランジスタと、第4のMOSトランジスタのドレインに接続される第4の抵抗と、を含んでいる。さらに、第1及び第2の出力バッファから、相補の出力信号を出力する。
【選択図】図1
Description
本発明は、出力回路に関する。例えば、相補信号の出力が可能なドライバを備える出力回路に関する。
スマートフォン、タブレット端末、デジタルカメラ等の電子機器には、複数の半導体集積回路が含まれている。これらの半導体集積回路が相互にデータ通信を行うことによって、電子機器の機能を実現している。さらに、近年では、携帯電話やスマートフォンのマルチメディア化の進行が著しく、半導体集積回路間における高速なデータ通信が求められている。このような、状況下において、MIPI(Mobile Industry Processor Interface)アライアンスにより物理層の規格(M−PHY)が新たに定められた。MIPI M−PHYにおける転送速度の上限は約6GHzであり、高速なデータ通信を実現可能としている。
ここで、特許文献1において、トランジスタのオン抵抗を考慮しつつ、出力インピーダンスを所定の値に調整する出力回路が開示されている。
また、非特許文献1において、出力電圧の振幅を減少する電流経路を備えた出力回路が開示されている。さらに、特許文献2及び3において、差動出力回路のコモンモード電圧を一定にする技術が開示されている。
"A Reduce-Swing Voltage-Mode Driver for Low-Power Multi Gb/s Transmitters", Heesoo Song, Suhwan Kim, and Deog-Kyoon Jeong, JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE, VOL.9, NO.2, JUNE, 2009
なお、上記先行技術文献の各開示を、本書に引用をもって繰り込むものとする。以下の分析は、本発明者らによってなされたものである。
データ通信を行う半導体集積回路は出力回路を備えている。出力回路は、半導体集積回路から外部に信号を出力するメインドライバと、メインドライバの前段に配置され、内部回路からの信号を受け付けるプリドライバと、を備える構成とする場合が多い。
さらに、MIPI M−PHY規格に対応したメインドライバは、Nチャンネル型MOSトランジスタを2段構成としたプッシュプル型のドライバが多く用いられる。このような構成を持つ出力回路において、プリドライバに供給する電源電圧は、メインドライバに供給する電源電圧よりも高電圧に設定される。しかし、スマートフォン等のモバイル端末に対する低消費電力化の要望が強く、プリドライバに供給する電源電圧も低電圧に設定することが望まれる。
しかし、低消費電力化のために、プリドライバに供給する電源電圧を低電圧に設定すると、プリドライバが出力する電圧も低下する。すると、プリドライバの出力を受けて動作するNチャンネル型MOSトランジスタが完全にオンできない場合が想定される。より具体的には、Nチャンネル型MOSトランジスタのソース電位が高く、プリドライバが出力する電圧を受けるゲート電圧が低電圧の場合には、Nチャンネル型MOSトランジスタはオンすることができない。
その結果、メインドライバに含まれるNチャンネル型MOSトランジスタのオン抵抗が上昇し、MIPI M−PHY等の通信規格が定める出力インピーダンスの上限値を超えることが考えられる。通信規格が定める出力インピーダンスの上限値を満たすことができない場合には、正常なデータ通信を保証することができない。そのため、出力インピーダンスの上昇を抑制したドライバを備える出力回路が、望まれる。なお、メインドライバとプリドライバを含む出力回路についての詳細は後述する。
なお、その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、出力回路は、第1の出力バッファと第2の出力バッファからなるメインドライバを備えている。さらに、第1及び第2の出力バッファは、MOSトランジスタの2段構成からなり、それぞれのMOSトランジスタのドレインには抵抗が接続されている。
一実施の形態によれば、出力インピーダンスの上昇を抑制したドライバを備える出力回路が、提供される。
初めに、図1を用いて一実施形態の概要について説明する。なお、この概要に付記した図面参照符号は、理解を助けるための一例として各要素に便宜上付記したものであり、この概要の記載はなんらの限定を意図するものではない。
上述のように、メインドライバに含まれるNチャンネル型MOSトランジスタのオン抵抗が上昇し、MIPI M−PHY等の通信規格が定める出力インピーダンスの上限値を超えることが考えられる。そのため、出力インピーダンスの上昇を抑制したドライバを備える出力回路が、望まれる。
そこで、一例として図1に示す出力回路を提供する。図1に示す出力回路100は、第1のMOSトランジスタN101と、第1のMOSトランジスタN101のドレインに接続される第1の抵抗R101と、第2のMOSトランジスタN102と、第2のMOSトランジスタN102のドレインに接続される第2の抵抗R102と、を含み、第1のMOSトランジスタN101のゲートで非反転入力信号を受け付け、第2のMOSトランジスタN102のゲートで反転入力信号を受け付け、第1のMOSトランジスタN101のソースから非反転出力信号を出力する第1の出力バッファ101と、第3のMOSトランジスタN103と、第3のMOSトランジスタN103のドレインに接続される第3の抵抗R103と、第4のMOSトランジスタN104と、第4のMOSトランジスタN104のドレインに接続される第4の抵抗R104と、を含み、第3のMOSトランジスタN103のゲートで反転入力信号を受け付け、第4のMOSトランジスタN104のゲートで非反転入力信号を受け付け、第3のMOSトランジスタN103のソースから反転出力信号を出力する第2の出力バッファ102と、を含んで構成するメインドライバ103を備える。
図1に示す出力回路100に含まれる各MOSトランジスタのドレインには、それぞれ抵抗素子が接続されている。これらの抵抗素子の抵抗値は、各MOSトランジスタのオン抵抗を考慮に入れつつ、第1及び第2の出力バッファの出力インピーダンスが所定の値となるように決定する。具体的には、非反転出力信号及び反転出力信号の伝送線路に接続される終端抵抗との間でインピーダンスの整合を考慮に入れつつ、抵抗素子の抵抗値を定める。その際、インピーダンスの整合が取れる範囲で、これらの抵抗素子の抵抗値を極力大きくする。その結果、各抵抗素子における電圧降下が大きくなり、MOSトランジスタのソース電位を低下することができる。即ち、図1に示す第1の抵抗R101の抵抗値が大きければ、第1の電源線から流れ出る電流による電圧降下が大きく、第1のMOSトランジスタN101のソース電位(図1のノードS100の電位)を低下させることができる。ソース電位が低下すれば、MOSトランジスタのオン抵抗の上昇が抑制され、メインドライバ103の出力インピーダンスの上昇を抑制することができる。
さらに、下記の形態が可能である。
[形態1]第1のMOSトランジスタと、前記第1のMOSトランジスタのドレインに接続される第1の抵抗と、第2のMOSトランジスタと、前記第2のMOSトランジスタのドレインに接続される第2の抵抗と、を含み、前記第1のMOSトランジスタのゲートで非反転入力信号を受け付け、前記第2のMOSトランジスタのゲートで反転入力信号を受け付け、前記第1のMOSトランジスタのソースから非反転出力信号を出力する第1の出力バッファと、第3のMOSトランジスタと、前記第3のMOSトランジスタのドレインに接続される第3の抵抗と、第4のMOSトランジスタと、前記第4のMOSトランジスタのドレインに接続される第4の抵抗と、を含み、前記第3のMOSトランジスタのゲートで反転入力信号を受け付け、前記第4のMOSトランジスタのゲートで非反転入力信号を受け付け、前記第3のMOSトランジスタのソースから反転出力信号を出力する第2の出力バッファと、を含んで構成するメインドライバを備える出力回路。
[形態2]前記出力回路は、第1及び第2の電源線を備え、前記第1の抵抗の一端は前記第1の電源線に接続され、前記第2の抵抗の一端は前記第1のMOSトランジスタのソースに接続され、前記第2のMOSトランジスタのソースは前記第2の電源線に接続され、前記第3の抵抗の一端は前記第1の電源線に接続され、前記第4の抵抗一端は前記第3のMOSトランジスタのソースに接続され、前記第4のMOSトランジスタのソースは前記第2の電源線に接続されていることが好ましい。
[形態3]前記第1の出力バッファは、一端が、前記第2の抵抗と前記第1のMOSトランジスタのソースの接続ノードと接続され、他の一端が前記非反転出力信号の出力端子と接続されている第5の抵抗を含み、前記第2の出力バッファは、一端が、前記第4の抵抗と前記第3のMOSトランジスタのソースの接続ノードと接続され、他の一端が前記反転出力信号の出力端子と接続されている第6の抵抗を含むことが好ましい。
[形態4]前記第5の抵抗の抵抗値は、前記第1及び第2の抵抗の抵抗値よりも小さく、前記第6の抵抗の抵抗値は、前記第3及び第4の抵抗の抵抗値よりも小さいことが好ましい。
[形態5]前記第5及び第6の抵抗は、複数の抵抗を並列接続することにより構成されていることが好ましい。
[形態6]前記第1乃至第4の抵抗は、それぞれ、複数の抵抗を並列接続することにより構成され、前記第1乃至第4のMOSトランジスタは、それぞれ、複数のMOSトランジスタを並列接続することにより構成されていることが好ましい。
[形態7]前記出力回路は、前記第1の電源線と前記非反転出力信号の出力端子に接続される第1のESD保護回路と、前記非反転出力信号の出力端子と前記第2の電源線に接続される第2のESD保護回路と、前記第1の電源線と前記反転出力信号の出力端子に接続される第3のESD保護回路と、前記反転出力信号の出力端子と前記第2の電源線に接続される第4のESD保護回路と、を備えることが好ましい。
[形態8]前記出力回路は、前記非反転出力信号と前記反転出力信号のコモンモード電圧と、予め定めたコモンモード基準電圧と、の比較結果に基づき前記第1及び第2の出力バッファの出力インピーダンスを所定の値に制御するコモンモードフィードバック部を備えることが好ましい。
[形態9]前記第1の出力バッファは、前記第1の抵抗の前記第1の電源線が接続されている側にドレインが接続され、前記第1の抵抗の前記第1のMOSトランジスタが接続されている側にソースが接続されている第5のMOSトランジスタを含み、前記第2の出力バッファは、前記第3の抵抗の前記第1の電源線が接続されている側にドレインが接続され、前記第3の抵抗の前記第3のMOSトランジスタが接続されている側にソースが接続されている第6のMOSトランジスタを含み、前記コモンモードフィードバック部は、前記第5又は第6のMOSトランジスタのゲート電圧を制御することが好ましい。
[形態10]前記第1の出力バッファは、前記第1の抵抗に変えて、ドレインが前記第1の電源線に接続され、ソースが前記第1のMOSトランジスタのドレインに接続されている第7のMOSトランジスタを含み、前記第2の出力バッファは、前記第3の抵抗に変えて、ドレインが前記第1の電源線に接続され、ソースが前記第3のMOSトランジスタのドレインに接続されている第8のMOSトランジスタを含み、前記コモンモードフィードバック部は、前記第7又は第8のMOSトランジスタのゲート電圧を制御することが好ましい。
[形態11]前記出力回路は、前記第1の電源線に供給する電圧を生成するレギュレータ回路を備えることが好ましい。
[形態12]前記出力回路は、第3の電源線と、前記メインドライバの前段、かつ、前記第2及び第3の電源線の間に配置され、前記非反転入力信号及び前記反転入力信号を前記メインドライバに供給するプリドライバと、を備えることが好ましい。
[形態13]前記第1乃至第4のMOSトランジスタは、Nチャンネル型MOSトランジスタであり、前記第2の電源線は接地電圧の供給を行い、前記第1及び第3の電源線は正の電源電圧の供給を行うと共に、前記第3の電源線は前記第1の電源線よりも高い電圧の供給を行うことが好ましい。
次に、メインドライバ及びプリドライバを含む出力回路について説明する。
図2は、出力回路1の回路構成の一例を示す図である。
出力回路1は、プリドライバ10と、メインドライバ20と、から構成されている。出力回路1は、2つの電源電圧VDD1及びVDD2を受け付ける。プリドライバ10は、電源電圧VDD2の供給を受けて動作する。メインドライバ20は、電源電圧VDD1の供給を受けて動作する。電源電圧VDD2は、電源電圧VDD1よりも高電圧に設定される。出力回路1は、非反転入力端子INP及び反転入力端子INNにより相補の入力信号を受け付ける。また、出力回路1は、非反転出力端子OUTP及び反転出力端子OUTNから相補の出力信号を出力する。
プリドライバ10には、2つのバッファ回路が含まれており、それぞれ同一の構成である。図3は、プリドライバ10に含まれるバッファ回路の回路構成の一例を示す図である。プリドライバ10は、2つのCMOS(Complementary Metal Oxide Semiconductor)バッファから構成されている。これらのCMOSバッファは、電源電圧VDD2と接地電圧VSSの供給を行う電源線の間に配置されている。さらに、プリドライバ10に含まれるCMOSバッファは、2.5V動作の厚膜トランジスタ(Thick Oxide Transistor)により構成する。
メインドライバ20は、2つの出力バッファ21及び22を含んで構成されている(図2参照)。出力バッファ21は、Nチャンネル型MOSトランジスタN01及びN02と、抵抗R01と、から構成されている。Nチャンネル型MOSトランジスタN01のソースは接地され、ゲートによりプリドライバ10が出力する反転入力信号を受け付ける。また、Nチャンネル型MOSトランジスタN01のドレインは抵抗R01の一端に接続されている。抵抗R01の他の一端は、非反転出力端子OUTPに接続されている。Nチャンネル型MOSトランジスタN02のソースは、抵抗R01の一端に接続され、ゲートによりプリドライバ10が出力する非反転入力信号を受け付ける。また、Nチャンネル型MOSトランジスタN02のドレインは電源電圧VDD1の供給を行う電源線に接続されている。なお、出力バッファ22の構成も同様であり、説明を省略する。出力バッファ21及び22に含まれるNチャンネル型MOSトランジスタについても、2.5V動作の厚膜トランジスタを用いる。
以上のように、プリドライバ10及びメインドライバ20は、それぞれ2つのバッファ回路を含んでおり、相補の回路構成を備えている。出力回路1の外部に出力される相補信号の伝送線路は、受信側の回路における受信端にて、終端抵抗Rtにより終端される。
ここで、出力回路1に含まれる抵抗R01及びR02の抵抗値について検証する。なお、以降の説明において、特段の記載がない場合には、電源電圧VDD1は0.4V、電源電圧VDD2は2.5V、終端抵抗Rtの抵抗値は100Ωとする。しかし、電源電圧等をこれらの値に限定する趣旨ではない。また、抵抗の抵抗値はその符号と対応させて表記する。具体的には、抵抗R01の抵抗値は、r01と表記し、終端抵抗Rtの抵抗値はrtと表記する。同様に、トランジスタのオン抵抗もその符号と対応させて表記する。具体的には、Nチャンネル型MOSトランジスタN01のオン抵抗は、ron01と表記する。
伝送線路における信号の反射を抑制する視点から、終端抵抗Rtの抵抗値が100Ωであれば、出力バッファ21及び22それぞれの出力インピーダンスは50Ωとするのが望ましい。出力バッファ21及び22の出力インピーダンスを50Ωとするためには、Nチャンネル型MOSトランジスタのオン抵抗と抵抗R01及びR02の抵抗値の和が50Ωとなるように設計する。例えば、Nチャンネル型MOSトランジスタのオン抵抗を10Ωとすれば、抵抗値r01及びr02は40Ωに設計される。
より詳細には、非反転入力信号がHレベル(反転入力信号がLレベル)とすれば、Nチャンネル型MOSトランジスタN02及びN03がオン、Nチャンネル型MOSトランジスタN01及びN04がオフとなる。この場合の出力バッファ21の出力インピーダンスは、40Ω(r01)+10Ω(ron02)=50Ωとなる。同様に、出力バッファ22の出力インピーダンスは、40Ω(r02)+10Ω(ron03)=50Ωとなる。従って、電源電圧VDD1を供給する電源線(上述の第1の電源線に相当)と接地電圧VSSを供給する電源線(上述の第2の電源線に相当)の間は、10Ω(ron02)+40Ω(r01)+100Ω(rt)+40Ω(r02)+10Ω(ron03)=200Ωにより接続されているといえる。即ち、電源電圧VDD1が0.4Vであれば、メインドライバ20には2mAの電流が流れる。その際、非反転出力端子OUTP及び反転出力端子OUTNからは、図4に示すような波形が出力される。
しかし、図2に示す出力回路1に含まれるメインドライバ20は厚膜トランジスタを含んで構成されているため、高速に動作できない。つまり、MIPI M−PHY規格が定める約6GHzでのデータ通信を行うことはできない。また、プリドライバ10に供給される電源電圧VDD2は高電圧のため、出力回路1が消費する電力が増加するといった問題もある。
そこで、発明者らが、図2に示す出力回路1の改善を検討した結果、出力回路2を着想した。
図5は、出力回路2の回路構成の一例を示す図である。図5において図2と同一構成要素には、同一の符号を表し、その説明を省略する。出力回路1と2の相違点は、プリドライバ10とメインドライバ20に含まれるトランジスタに、薄膜トランジスタ(Thin Oxide Transistor)を採用する点である。さらに、プリドライバ10aに供給する電源電圧VDD3の電圧を電源電圧VDD2よりも低電圧としている。なお、以下の説明において、特段の記載がなければ、電源電圧VDD3=1.0Vとする。
このように、薄膜トランジスタを使用すると、プリドライバ10a及びメインドライバ20aの動作速度が上昇する。さらに、プリドライバ10aに供給する電源電圧VDD3を低電圧とすることで、出力回路2の消費電力が抑制できる。
しかし、プリドライバやメインドライバに、薄膜トランジスタを使用することで、新たな問題が発生する。
図2に示す出力回路1においては、プリドライバ10の出力電圧はほぼ2.5Vであるため、メインドライバ20に含まれるNチャンネル型MOSトランジスタN01〜N04のゲートには2.5Vが印加されることになる。ゲートに2.5Vの電圧が印加されれば、これらのトランジスタは完全にオンする。従って、Nチャンネル型MOSトランジスタN02及びN03が完全にオンしている状況下でのノードS01(Nチャンネル型MOSトランジスタN01及びN02の接続ノード、以下同じ)の電位は、下記の式(1)から求めることができる。
ノードS01の電位=0.4V(VDD1)−10Ω(ron02)×2mA=0.38V ・・・(1)
ノードS01の電位=0.4V(VDD1)−10Ω(ron02)×2mA=0.38V ・・・(1)
一方、図5に示す出力回路2においては、プリドライバ10aの出力電圧はほぼ1.0Vであるため、メインドライバ20aに含まれるNチャンネル型MOSトランジスタN07〜10のゲートには1.0Vが印加されることになる。ここで、Nチャンネル型MOSトランジスタN08のゲートに印加される電圧が1.0Vであって、ノードS01の電位が0.4V程度の状況下において、Nチャンネル型MOSトランジスタN08が十分オンできるかが問題となる。
図6は、トランジスタのソース電位とドレイン電流の関係を示す図である。図6から明らかなとおり、ソース電位が0.4Vでは、1.0V動作のNチャンネル型MOSトランジスタN08(薄膜トランジスタ)を完全にオンできない。Nチャンネル型MOSトランジスタN08は完全なオンではないため、そのオン抵抗は10Ωよりも大きくなる。
その結果、出力インピーダンスとして50Ωを維持できず、出力回路2の振幅、コモンモード電圧、インピーダンス・リターンロス特性に悪影響を及ぼす。即ち、MIPI M−PHY規格を満足することができず、伝送エラーが発生する可能性が高まる。
[第1の実施形態]
第1の実施形態について、図面を用いてより詳細に説明する。
第1の実施形態について、図面を用いてより詳細に説明する。
図7は、本実施形態に係る出力回路3の回路構成の一例を示す図である。図7において図5と同一構成要素には、同一の符号を表し、その説明を省略する。出力回路2及び3の相違点は、抵抗R01及びR02を削除している点と、抵抗R03〜R06をNチャンネル型MOSトランジスタN07〜N10のドレインに接続する点である。
より詳細には、抵抗R03の一端をNチャンネル型MOSトランジスタN07のドレインとNチャンネル型MOSトランジスタN08のソースの間に接続し、抵抗R04の一端をNチャンネル型MOSトランジスタN08のドレインと電源電圧VDD1の供給を行う電源線に接続する。同様に、抵抗R05の一端をNチャンネル型MOSトランジスタN09のドレインとNチャンネル型MOSトランジスタN10のソースの間に接続し、抵抗R06の一端をNチャンネル型MOSトランジスタN10のドレインと電源電圧VDD1の供給を行う電源線に接続する。
次に、出力回路1の動作について説明する。
初めに、非反転入力信号がHレベル(反転入力信号がLレベル)の場合について説明する。この場合には、Nチャンネル型MOSトランジスタN08及びN09がオンとなる。さらに、上述のとおり、終端抵抗Rtとの整合を図るために出力バッファ21b及び22bの出力インピーダンスは50Ωに設計される。より具体的には、抵抗値r04とオン抵抗ron08の和が50Ωに設計される。同様に、抵抗値r05とオン抵抗ron09の和も50Ωに設計される。
以上のことから、電源電圧VDD1の供給を行う電源線から接地電圧VSSの供給を行う電源線までの抵抗値は、50Ω(r04+ron08)+100(rt)+50Ω(r05+ron09)=200Ωとなる。電源電圧VDD1は0.4Vであるので、終端抵抗Rtに流れる電流は2mAとなる。この場合の非反転出力端子OUTP及び反転出力端子OUTNから出力される波形は、図4に示す波形と一致する。つまり、非反転出力信号のレベルは0.3V、反転出力信号のレベルは0.1V、コモンモード電圧は0.2V、となる。
次に、非反転入力信号がLレベル(反転入力信号がHレベル)の場合について説明する。この場合には、Nチャンネル型MOSトランジスタN07及びN10がオンとなる。その際、電源電圧VDD1の供給を行う電源線から接地電圧VSSの供給を行う電源線までの抵抗値は、50Ω(r06+Ro10)+100(rt)+50Ω(r03+ron07)=200Ωとなる。電源電圧VDD1は0.4Vであるので、終端抵抗Rtに流れる電流は2mAとなる。この場合の非反転出力信号のレベルは0.1V、反転出力信号のレベルは0.3V、コモンモード電圧は0.2V、となる。
ここで、出力回路3に含まれるNチャンネル型MOSトランジスタN08のソース電位(ノードS01の電位)の検証を行う。その際、非反転入力信号はHレベル(反転入力信号はLレベル)とする。この場合、上述のとおり、終端抵抗Rtに流れる電流値は2mAである。さらに、抵抗値r04を40Ω、オン抵抗ron08を10Ωとする。すると、Nチャンネル型MOSトランジスタN08のノードS01電位は、下記の式(2)から求めることができる。
ノードS01の電位=0.4V−(40Ω+10Ω)×2mA=0.3V・・・(2)
ノードS01の電位=0.4V−(40Ω+10Ω)×2mA=0.3V・・・(2)
一方、出力回路2におけるノードS01の電位は0.38Vである。従って、本実施形態に係る出力回路3に含まれるNチャンネル型MOSトランジスタN08のソース電位は、出力回路2に含まれるNチャンネル型MOSトランジスタN08のソース電位よりも低下する。図8は、Nチャンネル型MOSトランジスタN08のソース電位とドレイン電流との関係を示す図である。図8から明らかなとおり、ソース電位が低下すればドレイン電流が増加する。即ち、Nチャンネル型MOSトランジスタN08のオン抵抗は低下する。
なお、特許文献1では、トランジスタのオン抵抗を考慮しつつ、出力ドライバの出力インピーダンスを所定の値に調整する技術を開示している。しかし、特許文献1が開示する技術は、ソース電位の上昇に伴うオン抵抗の上昇を考慮していない。従って、特許文献1が開示する技術を用いても、出力ドライバの出力インピーダンスが通信規格の定める上限値を超える可能性がある。
また、非特許文献1には、Nチャンネル型MOSトランジスタの接続ノードと出力端子の間に抵抗を配置した出力回路が開示されている(図2(a))。しかし、このような構成では、Nチャンネル型MOSトランジスタのオン抵抗が上昇する問題が発生することを既に説明した。即ち、非特許文献1の図2(a)が示す構成では、出力インピーダンスを所定の値(例えば、50Ω)に維持できない。これは、高速なデータ通信においては許容できない。
以上のように、本実施形態に係る出力回路3に含まれるNチャンネル型MOSトランジスタのドレインに抵抗素子を接続する。さらに、この抵抗素子の抵抗値は、各トランジスタのオン抵抗を考慮に入れつつ、インピーダンスの整合が取れる範囲で極力大きな値となるようにする。その結果、電源電圧の供給を行う電源線に接続される側のNチャンネル型MOSトランジスタN04及びN06におけるソース電位を低下することができる。これらのNチャンネル型MOSトランジスタのソース電位が低下するので、各トランジスタのオン抵抗が減少する(オン抵抗が想定値を超えて上昇することはない)。そのため、インピーダンスの不整合は発生せず、MIPI M−PHY等の高速なデータ通信に適合したドライバを備えた出力回路を提供することができる。
[第2の実施形態]
続いて、第2の実施形態について図面を参照して詳細に説明する。
続いて、第2の実施形態について図面を参照して詳細に説明する。
図9は、本実施形態に係る出力回路4の内部構成の一例を示す図である。図9において図7と同一構成要素には、同一の符号を付し、その説明を省略する。出力回路3及び4の相違点は、出力バッファ21c及び22cにおいて、抵抗R07及びR08を追加する点である。抵抗R07は、抵抗R03とNチャンネル型MOSトランジスタN08のソースの接続ノードと、非反転出力端子OUTPと、間に接続される。抵抗R08も同様に接続される。
第1の実施形態に係る出力回路3は、ESD(ElectroStatic Discharge)放電に対して脆弱な恐れがある。出力回路3では、Nチャンネル型MOSトランジスタN07のドレイン及びNチャンネル型MOSトランジスタN08のソースが抵抗素子を介さず非反転出力端子OUTPに接続されている(反転出力端子OUTN側も同様)。従って、ESD放電が発生し、非反転出力端子から高電圧が侵入することにより生じた電流が、Nチャンネル型MOSトランジスタのドレイン及びソースに流れ込み、Nチャンネル型MOSトランジスタを破壊する可能性がある。
このような問題に対し、抵抗R07及びR08を挿入することで、出力端子(OUTP/OUTN)とNチャンネル型MOSトランジスタのドレイン及びソース間の抵抗値を高め、ESD放電の影響を緩和する。一方、第1の実施形態において検証したとおり、出力インピーダンスは一定値に維持しつつ、各トランジスタのドレインに接続する抵抗の抵抗値を可能な限り大きくする必要がある。これらの抵抗値を大きくすることで、ソース電位が低下し、オン抵抗を低下することができるためである。そのため、本実施形態において追加する抵抗R07及びR08は、他の抵抗R03〜06のよりも低抵抗であることが必要である。
さらにまた、追加した抵抗の抵抗値を含めた出力インピーダンスを、一定値に維持する必要がある。Nチャンネル型MOSトランジスタN08がオンしている場合で例示すると、抵抗値r04、オン抵抗ron08及び抵抗値r07の和が一定値(例えば、50Ω)である必要がある。以上のような状況を考慮し、各抵抗の抵抗値の一例を示すと、抵抗値r04=40Ω、オン抵抗ron08=5Ω、抵抗値r07=5Ω、といった抵抗値の配分が望ましい。
しかし、これらの抵抗素子(Nチャンネル型MOSトランジスタも含む)を単一の素子で形成したのでは、ESD放電に対する対策は十分ではないといえる。例えば、上述の抵抗値r07=5Ωといった値では、ESD放電によって生じる電流の影響を十分緩和できるとは限らない。そこで、これらの抵抗素子を並列接続することでESD放電によって生じる電流の影響を緩和する。
図10は、図9に示す出力バッファ21cの等価回路の一例を示す図である。図10に示すように、8個の出力バッファ21c−1〜21c−8を並列接続することによって、出力バッファ21cを構成する。すると、抵抗素子1つあたりの抵抗値を8倍にすることができる。例えば、抵抗R04の抵抗値r04を40Ωとすれば、抵抗R04−1〜R04−8の各抵抗値は320Ωとすることができる。同様に、抵抗R07の抵抗値r07を5Ωとすれば、抵抗R07−1〜R07−8の各抵抗値は40Ωとすることができる。
このように、同一の構成を持った複数の出力バッファを並列接続することで、出力端子(OUTP/OUTN)に直列に接続された抵抗を含む抵抗素子の抵抗値を高め、ESD放電に対する耐性を高める。
次に、本実施形態に係る出力回路4の動作について説明する。
図11は、ESD保護回路を図示した出力回路4の回路構成の一例を示す図である。図11において図9と同一構成要素には、同一の符号を表し、その説明を省略する。図11には、ESD保護回路30〜33の記載を追加している。ESD保護回路30〜33は、それぞれGGNMOS(Gate Grounded NMOS)等の素子により構成されている。
ESD保護回路30は、電源電圧VDD1を供給する電源線と非反転出力端子OUTPとの間に接続され、ESD保護回路31は、非反転出力端子OUTPと接地電圧VSSを供給する電源線との間に接続されている。同様に、ESD保護回路32及び33も反転出力端子OUTN側において、接続されている。
初めに、出力端子(OUTP/OUTN)に正電圧が印加されたときの動作について説明する。ここでは、非反転出力端子OUTPに正電圧が印加された場合について説明する。ESD放電が発生することによって、非反転出力端子OUTに高電圧が印加されると、ESD保護回路30が動作し、ESD放電によって生じた電流は電源電圧VDD1に流れ込むことになる。しかし、ESD保護回路30が動作を開始するまでは、ESD放電によって生じた電流は抵抗R07を経由して、Nチャンネル型MOSトランジスタN07とN08のドレイン及びソースに流れ込む。さらに、ESD保護回路30が動作している場合であっても、一部の電流はこれらのドレイン及びソースに流れ込む。
その際、抵抗R07の抵抗値が低ければ、ESD放電によって生じた電流が、これらのドレイン及びソースを形成する拡散層を破壊することが懸念される。しかし、複数の出力バッファを並列接続することで、抵抗R07の抵抗値を高くすることができる。抵抗R07の抵抗値が高ければ、Nチャンネル型MOSトランジスタN07とN08のドレイン及びソースに流れ込む電流は減少する。その結果、ESD放電によって生じた電流により、ドレイン及びソースを形成する拡散層の破壊を防止することができる。
次に、出力端子(OUTP/OUTN)に負電圧が印加されたときの動作について説明する。ここでは、非反転出力端子OUTPに負電圧が印加された場合について説明する。この場合は、接地電圧VSS、ESD保護回路31、非反転出力端子OUTPといった経路で電流が流れる。しかし、電流の一部は、抵抗R07を経由して非反転出力端子OUTPから流れ出る。その際、抵抗R07の抵抗値が高ければ、Nチャンネル型MOSトランジスタN07とN08のドレイン及びソースから流れ出る電流が減少し、これらドレイン及びソースを形成する拡散層の破壊を防止することができる。
以上のように、第1の実施形態に係る出力回路3に対し、抵抗R07及びR08を追加する。さらに、出力バッファ21c及び22cを、複数の出力バッファの並列接続とすることで、抵抗R07及びR08における1つあたりの抵抗値を大きくする。その結果、出力端子(OUTP/OUTN)に対してESD放電が発生したとしても、出力バッファ21c及び22cに含まれるトランジスタの破壊を防止することができる。即ち、出力回路4のESD放電に対する耐性を向上させることができる。
[第3の実施形態]
続いて、第3の実施形態について図面を参照して詳細に説明する。
続いて、第3の実施形態について図面を参照して詳細に説明する。
ここで、メインドライバに含まれる抵抗素子等の抵抗値が、製造プロセスや周辺温度又は電源電圧の変動に起因し、ばらつくことが想定できる。抵抗値がばらつくことで、出力回路5の出力する相補信号のコモンモード電圧Vcmが目標とする電圧からずれてしまう。
そこで、本実施形態に係る出力回路5は、コモンモード電圧Vcmをフィードバックすることで、抵抗素子等の抵抗値におけるばらつきを吸収し、コモンモード電圧Vcmを所定の値に維持できる。
図12は、本実施形態に係る出力回路5の内部構成の一例を示す図である。図12において図9と同一構成要素には、同一の符号を付し、その説明を省略する。出力回路4及び5の相違点は、出力端子(OUTP及びOUTN)から出力する信号のコモンモード電圧を一定値に制御する点である。そのため、抵抗R04及びR06の両端に接続するNチャンネル型MOSトランジスタN11及び12と、コモンモードフィードバック部40と、を追加する。コモンモードフィードバック部40は、オペアンプ41と、定電圧源42と、抵抗R09及び10と、から構成されている。
Nチャンネル型MOSトランジスタN11のドレインは、抵抗R04の電源電圧VDD1側に接続され、ソースはNチャンネル型MOSトランジスタN08のドレイン側に接続される。Nチャンネル型MOSトランジスタN12についても同様である。抵抗R09及び10の抵抗値は、終端抵抗Rtの抵抗値よりも極めて大きく、その抵抗値はそれぞれ等しいものとする。抵抗R09の一端は、抵抗R07と非反転出力端子OUTPとの間に接続され、他の一端は抵抗R10に接続される。抵抗R10の他の一端は、抵抗R08と反転出力端子OUTNとの間に接続される。以下、抵抗R09及びR10の接続ノードをノードS02とする。
オペアンプ41の反転入力端子は、ノードS02に接続される。オペアンプ41の非反転入力端子は、定電圧源42に接続される。オペアンプ41の出力端子は、Nチャンネル型MOSトランジスタN11及び12のゲートに接続される。上述のように、抵抗R09及びR10は、出力端子(OUTP/OUTN)の間に接続され、その抵抗値はほぼ等しいためノードS02の電圧は相補出力信号のコモンモード電圧Vcmに一致する。
さらに、定電圧源42の出力する電圧をコモンモード基準電圧Vcmrとする。コモンモード基準電圧Vcmrは、電源電圧VDD1の2分の1の電圧とする。
コモンモードフィードバック部40のオペアンプ41には、コモンモード電圧Vcmとコモンモード基準電圧Vcmrが入力されることになり、両者の電圧が一致するようにオペアンプ41は動作する。より具体的には、両者の電圧に差が生じると、その差を打ち消すようにNチャンネル型MOSトランジスタN11及びN12のゲート電圧を制御する。ゲート電圧の変化に応じてNチャンネル型MOSトランジスタN11及びN12のオン抵抗は変化する。その結果、抵抗R04とNチャンネル型MOSトランジスタN11のオン抵抗(又は、抵抗R06とNチャンネル型MOSトランジスタN12のオン抵抗)の合成抵抗値は、コモンモード電圧Vcmがコモンモード基準電圧Vcmrに一致するように変化する。
このように、本実施形態に係る出力回路5は、抵抗R09及びR10から生成したコモンモード電圧Vcmとコモンモード基準電圧Vcmrを比較し、比較結果をNチャンネル型MOSトランジスタN11及び12のゲート電圧にフィードバックする。その結果、メインドライバ20dに含まれる抵抗素子等の抵抗値がばらついたとしても、そのばらつきを吸収し、目標とする相補出力信号のコモンモード電圧を得ることができる。
次に、出力回路5の動作についてより詳細に説明する。
図13は、非反転入力信号がHレベル(反転入力信号がLレベル)の場合における図12の等価回路の一例である。図13において、終端抵抗Rtは2つの終端抵抗Rt01及びRt02に分割して図示している。図13では、この2つの終端抵抗Rt01及びRt02の接続ノードをノードS03として図示する。終端抵抗Rtの抵抗値rtを100Ωとすれば、終端抵抗Rt01及びRt02の抵抗値は、それぞれ50Ωとする。また、抵抗R09及びR10の抵抗値r09及びr10は、それぞれ10kΩとする。さらに、コモンモード基準電圧Vcmrは0.2Vとする。
図13に示すように、非反転入力信号がHレベルであれば、Nチャンネル型MOSトランジスタN08及びN09がオンし、Nチャンネル型MOSトランジスタN07及びN10はオフする。その際、周辺温度等の変化によって、Nチャンネル型MOSトランジスタN04のオン抵抗が増加すると、コモンモード電圧Vcmが低下する。コモンモード電圧Vcmが低下すると、オペアンプ41がNチャンネル型MOSトランジスタN11のゲート電圧を制御し、抵抗R04及びNチャンネル型MOSトランジスタN11のオン抵抗からなる合成抵抗値を低下させる。その結果、コモンモード電圧Vcmは目標値である0.2Vに維持される。
さらに、ノードS02の電位(コモンモード電圧Vcm)とノードS03の電位は等電位となることから、抵抗R04、Nチャンネル型MOSトランジスタN11のオン抵抗、Nチャンネル型MOSトランジスタN08のオン抵抗、抵抗R07の各抵抗値の和(出力インピーダンス)が、終端抵抗Rt01の抵抗値50Ωと等しくなるようにオペアンプ41は動作する。なお、抵抗R09及びR10の抵抗値は極めて大きいため、これらの抵抗に流れる電流を考慮する必要はない。
また、非反転出力端子OUTP及び反転出力端子OUTNからは、図14に示すような波形が出力される。即ち、抵抗素子等の抵抗値が変動したとしても、非反転出力信号のレベルは0.3V、反転出力信号のレベルは0.1V、コモンモード電圧は0.2V、にそれぞれ収束する。
図15は、非反転入力信号がLレベル(反転入力信号がHレベル)の場合における図12の等価回路の一例である。図15において図13と同一構成要素には、同一の符号を表し、その説明を省略する。この場合も、周辺温度等の変化によって、Nチャンネル型MOSトランジスタN06のオン抵抗が増加すると、コモンモード電圧Vcmが低下する。コモンモード電圧Vcmが低下すると、オペアンプ41がNチャンネル型MOSトランジスタN12のゲート電圧を制御し、抵抗R06及びNチャンネル型MOSトランジスタN12のオン抵抗からなる合成抵抗値を低下させる。その結果、コモンモード電圧Vcmは目標値である0.2Vに維持される。
なお、特許文献2及び3が開示する出力回路は、差動信号のコモンモード電圧を一定に維持することが目的であって、本実施形態に係る出力回路5のようにNチャンネル型MOSトランジスタのオン抵抗の補正を目的とするものではない。
以上のように、本実施形態に係る出力回路5は、コモンモード電圧Vcmがコモンモード基準電圧Vcmrに一致するように、Nチャンネル型MOSトランジスタN11及びN11のゲート電圧を制御する。また、オペアンプ41の出力は、Nチャンネル型MOSトランジスタN11及びN12のゲートに接続されている。そのため、図13及び図15で図示するように、相補構成のいずれかに必ずフィードバック制御がなされ、出力信号のコモンモード電圧が安定し、出力インピーダンスを一定値に維持できる。
[第4の実施形態]
続いて、第4の実施形態について図面を参照して詳細に説明する。
続いて、第4の実施形態について図面を参照して詳細に説明する。
第3の実施形態においては、抵抗素子等の抵抗値がばらついた場合に、そのばらつきを吸収する出力回路5について説明した。しかし、出力回路5は、Nチャンネル型MOSトランジスタN11及びN12を抵抗R04及びR06に並列接続する構成であるため、抵抗R04及びR06の抵抗値を低下することはできても増加させることはできない。
つまり、抵抗R04及びR06の抵抗値が増加する方向にばらついている場合には、Nチャンネル型MOSトランジスタN11及びN12を並列接続することで、オン抵抗が並列に接続されているとみなせるため、合成抵抗値を低下することができる。一方、抵抗素子等の抵抗値は、周辺温度等によって目標値よりも低下する方向にばらつくことも考えられる。そのような場合には、出力回路5では対応することができない。
図16は、本実施形態に係る出力回路6の内部構成の一例を示す図である。図16において図12と同一構成要素には、同一の符号を付し、その説明を省略する。出力回路5及び6の相違点は、抵抗R04及びR06とNチャンネル型MOSトランジスタN11及びN12に代えて、Nチャンネル型MOSトランジスタN13及びN14を備える点である。
図16に示すように、コモンモード電圧Vcmとコモンモード基準電圧Vcmrの比較結果をNチャンネル型MOSトランジスタN13及びN14にフィードバックする。すると、Nチャンネル型MOSトランジスタN13及びN14のオン抵抗が変化し、コモンモード電圧Vcm及び出力インピーダンスを一定値に維持することができる。即ち、メインドライバ20eに含まれる抵抗素子等の抵抗値が増加方向だけではなく、減少方向にばらついたとしても、そのような抵抗値のばらつきを吸収することができる。
[第5の実施形態]
続いて、第5の実施形態について図面を参照して詳細に説明する。
続いて、第5の実施形態について図面を参照して詳細に説明する。
第1〜第4の実施形態においては、半導体集積回路の外部から電源電圧VDD1の供給を受ける場合について説明した。しかし、必ずしも半導体集積回路の外部から電源電圧VDD1の供給を受けることができるとは限らない。例えば、電源電圧VDD1は、通常用いられることが少ない電圧とする。この場合、出力回路を含む半導体集積回路に限り使用する電圧の生成を外部の回路に依存することは、出力回路を含む半導体集積回路自身の汎用性を欠くことになってしまう。
そこで、本実施形態に係る出力回路7では、その内部で電源電圧VDD1の生成を行う。
図17は、本実施形態に係る出力回路7の内部構成の一例を示す図である。図17において図16と同一構成要素には、同一の符号を付し、その説明を省略する。出力回路6及び7の相違点は、オペアンプ50と定電圧源51を備える点である。オペアンプ50と定電圧源51によって、レギュレータ回路を構成する。定電圧源51の供給する電圧を電源電圧VDD1と同一にすれば、外部から電源電圧VDD1の供給を受けなくとも、第1〜第4の実施形態において説明した出力回路を実現できる。
このように、出力回路の内部にレギュレータ回路を設けることで、外部から電源電圧VDD1の供給が困難な場合であっても、出力インピーダンスの上昇を抑制した出力回路を提供することができる。
以上のように、第1〜第5の実施形態に係る出力回路は、出力インピーダンスの上昇を抑制することで、高速データ転送を実現する。さらに、プリドライバやメインドライバに含まれるトランジスタとして、薄膜トランジスタを採用することができるので、半導体集積回路の低消費電力化にも貢献する。従って、第1〜第5の実施形態に係る出力回路は、スマートフォンやタブレット端末等のモバイル製品に使用することが好適である。
なお、第1乃至第5の実施形態では、接地に対して電源電圧が正電圧である場合について好適な実施形態として説明した。しかし、電源電圧が正電圧である場合に限られず、電源電圧が負電圧である出力回路に用いることもできる。そのような場合は、第1乃至第5の実施形態において、Nチャンネル型MOSトランジスタとPチャンネル型MOSトランジスタをすべて入れ替えて用いれば良い。
[レイアウト例]
次に、第1〜第2の実施形態に係る出力回路3及び4のレイアウト例を示す。
次に、第1〜第2の実施形態に係る出力回路3及び4のレイアウト例を示す。
図18〜図21は、第1の実施形態に係る出力回路3のレイアウトの一例を示す図である。
図18に示すレイアウトでは、出力端子(OUTP/OUTN)のパッドからプリドライバ10aに向って、順に、抵抗R04及びR06、Nチャンネル型MOSトランジスタN08及びN10、抵抗R03及びR05、Nチャンネル型MOSトランジスタN07及びN09が配置されている。図19に示すレイアウトでは、出力端子(OUTP/OUTN)のパッドからプリドライバ10aに向って、順に、Nチャンネル型MOSトランジスタN07及びN09、抵抗R03及びR05、Nチャンネル型MOSトランジスタN08及びN10、抵抗R04及びR06が配置されている。図20に示すレイアウトでは、出力端子(OUTP/OUTN)のパッドからプリドライバ10aに向って、順に、抵抗R04及びR06、Nチャンネル型MOSトランジスタN08及びN10、Nチャンネル型MOSトランジスタN07及びN09、抵抗R03及びR05が配置されている。図21に示すレイアウトでは、出力端子(OUTP/OUTN)のパッドからプリドライバ10aに向って、順に、Nチャンネル型MOSトランジスタN08及びN10、抵抗R04及びR06、抵抗R03及びR05、Nチャンネル型MOSトランジスタN07及びN09が配置されている。
図22〜図25は、図18〜図21に対してESD放電からトランジスタの破壊を防止するための抵抗R07及びR08のレイアウトを追加した図である。
図26〜図29は、図22〜図25に対してESD保護回路のレイアウトを追加した図である。
上述の各レイアウトが持つ利点等を総合判断して、第1及び第2の実施形態に係る出力回路3及び4のレイアウトを決定する。例えば、図18、図22、図26の各レイアウトにおいては、抵抗素子等に流れる電流の向きが交錯することがない。より具体的には、図18において、抵抗R04からNチャンネル型MOSトランジスタN08に流れる電流と、抵抗R03からNチャンネル型MOSトランジスタN07に流れる電流は交錯することがない。そのため、図18、図22、図26の各レイアウトは、ノイズに対する耐性が高いといえる。同様に、図19、図23、図27の各レイアウトにおいても、抵抗素子等に流れる電流の向きが交錯することがない。
一方、図20、図24、図28の各レイアウトでは、抵抗素子等に流れる電流の向きが交錯する。より具体的には、図20において、抵抗R04からNチャンネル型MOSトランジスタN08に流れる電流と、抵抗R03からNチャンネル型MOSトランジスタN07に流れる電流は交錯する(電流の流れる向きが対向している)。そのため、ノイズに対する耐性の観点からは不利な点がある。しかし、図20、図24、図28の各レイアウトは、Nチャンネル型MOSトランジスタN07〜N10をまとめて配置することができるので、必要な面積を縮小することができる。図21、図25、図29の各レイアウトについても同様である。このように、第1〜第5に係る出力回路を実装する際には、それぞれのレイアウトが持つ特徴を総合判断する。
なお、引用した上記の特許文献等の各開示は、本書に引用をもって繰り込むものとする。本発明の全開示(請求の範囲を含む)の枠内において、さらにその基本的技術思想に基づいて、実施形態ないし実施例の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素(各請求項の各要素、各実施形態ないし実施例の各要素、各図面の各要素等を含む)の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
1〜7、100 出力回路
10、10a プリドライバ
20、20a、20b、20c、20d、20e、103 メインドライバ
21、21a〜21e、21c−1〜21c−8、22、22a〜22e 出力バッファ
30〜33 ESD保護回路
40 コモンモードフィードバック部
41、50 オペアンプ
42、51 定電圧源
101 第1の出力バッファ
102 第2の出力バッファ
N01〜N14、N07−1〜N07−8、N08−1〜N08−8 Nチャンネル型MOSトランジスタ
N101〜N104 MOSトランジスタ
P01、P02 Pチャンネル型MOSトランジスタ
R01〜R10、R03−1〜R03−8、R04−1〜R04−8、R07−1〜R07−8、R101〜R104 抵抗
Rt、Rt01、Rt02 終端抵抗
10、10a プリドライバ
20、20a、20b、20c、20d、20e、103 メインドライバ
21、21a〜21e、21c−1〜21c−8、22、22a〜22e 出力バッファ
30〜33 ESD保護回路
40 コモンモードフィードバック部
41、50 オペアンプ
42、51 定電圧源
101 第1の出力バッファ
102 第2の出力バッファ
N01〜N14、N07−1〜N07−8、N08−1〜N08−8 Nチャンネル型MOSトランジスタ
N101〜N104 MOSトランジスタ
P01、P02 Pチャンネル型MOSトランジスタ
R01〜R10、R03−1〜R03−8、R04−1〜R04−8、R07−1〜R07−8、R101〜R104 抵抗
Rt、Rt01、Rt02 終端抵抗
Claims (13)
- 第1のMOSトランジスタと、
前記第1のMOSトランジスタのドレインに接続される第1の抵抗と、
第2のMOSトランジスタと、
前記第2のMOSトランジスタのドレインに接続される第2の抵抗と、を含み、
前記第1のMOSトランジスタのゲートで非反転入力信号を受け付け、前記第2のMOSトランジスタのゲートで反転入力信号を受け付け、前記第1のMOSトランジスタのソースから非反転出力信号を出力する第1の出力バッファと、
第3のMOSトランジスタと、
前記第3のMOSトランジスタのドレインに接続される第3の抵抗と、
第4のMOSトランジスタと、
前記第4のMOSトランジスタのドレインに接続される第4の抵抗と、を含み、
前記第3のMOSトランジスタのゲートで反転入力信号を受け付け、前記第4のMOSトランジスタのゲートで非反転入力信号を受け付け、前記第3のMOSトランジスタのソースから反転出力信号を出力する第2の出力バッファと、
を含んで構成するメインドライバを備える出力回路。 - 第1及び第2の電源線を備え、
前記第1の抵抗の一端は前記第1の電源線に接続され、
前記第2の抵抗の一端は前記第1のMOSトランジスタのソースに接続され、
前記第2のMOSトランジスタのソースは前記第2の電源線に接続され、
前記第3の抵抗の一端は前記第1の電源線に接続され、
前記第4の抵抗一端は前記第3のMOSトランジスタのソースに接続され、
前記第4のMOSトランジスタのソースは前記第2の電源線に接続されている請求項1の出力回路。 - 前記第1の出力バッファは、
一端が、前記第2の抵抗と前記第1のMOSトランジスタのソースの接続ノードと接続され、他の一端が前記非反転出力信号の出力端子と接続されている第5の抵抗を含み、
前記第2の出力バッファは、
一端が、前記第4の抵抗と前記第3のMOSトランジスタのソースの接続ノードと接続され、他の一端が前記反転出力信号の出力端子と接続されている第6の抵抗を含む請求項1又は2の出力回路。 - 前記第5の抵抗の抵抗値は、前記第1及び第2の抵抗の抵抗値よりも小さく、前記第6の抵抗の抵抗値は、前記第3及び第4の抵抗の抵抗値よりも小さい請求項3の出力回路。
- 前記第5及び第6の抵抗は、複数の抵抗を並列接続することにより構成されている請求項4の出力回路。
- 前記第1乃至第4の抵抗は、それぞれ、複数の抵抗を並列接続することにより構成され、
前記第1乃至第4のMOSトランジスタは、それぞれ、複数のMOSトランジスタを並列接続することにより構成されている請求項5の出力回路。 - 前記第1の電源線と前記非反転出力信号の出力端子に接続される第1のESD保護回路と、
前記非反転出力信号の出力端子と前記第2の電源線に接続される第2のESD保護回路と、
前記第1の電源線と前記反転出力信号の出力端子に接続される第3のESD保護回路と、
前記反転出力信号の出力端子と前記第2の電源線に接続される第4のESD保護回路と、
を備える請求項2乃至6のいずれか一に記載の出力回路。 - 前記非反転出力信号と前記反転出力信号のコモンモード電圧と、予め定めたコモンモード基準電圧と、の比較結果に基づき前記第1及び第2の出力バッファの出力インピーダンスを所定の値に制御するコモンモードフィードバック部を備える請求項1乃至7のいずれか一に記載の出力回路。
- 前記第1の出力バッファは、
前記第1の抵抗の前記第1の電源線が接続されている側にドレインが接続され、
前記第1の抵抗の前記第1のMOSトランジスタが接続されている側にソースが接続されている第5のMOSトランジスタを含み、
前記第2の出力バッファは、
前記第3の抵抗の前記第1の電源線が接続されている側にドレインが接続され、
前記第3の抵抗の前記第3のMOSトランジスタが接続されている側にソースが接続されている第6のMOSトランジスタを含み、
前記コモンモードフィードバック部は、前記第5又は第6のMOSトランジスタのゲート電圧を制御する請求項8の出力回路。 - 前記第1の出力バッファは、
前記第1の抵抗に変えて、
ドレインが前記第1の電源線に接続され、ソースが前記第1のMOSトランジスタのドレインに接続されている第7のMOSトランジスタを含み、
前記第2の出力バッファは、
前記第3の抵抗に変えて、
ドレインが前記第1の電源線に接続され、ソースが前記第3のMOSトランジスタのドレインに接続されている第8のMOSトランジスタを含み、
前記コモンモードフィードバック部は、前記第7又は第8のMOSトランジスタのゲート電圧を制御する請求項8の出力回路。 - 前記第1の電源線に供給する電圧を生成するレギュレータ回路を備える請求項1乃至10のいずれか一に記載の出力回路。
- 第3の電源線と、
前記メインドライバの前段、かつ、前記第2及び第3の電源線の間に配置され、
前記非反転入力信号及び前記反転入力信号を前記メインドライバに供給するプリドライバと、
を備える請求項1乃至11のいずれか一に記載の出力回路。 - 前記第1乃至第4のMOSトランジスタは、Nチャンネル型MOSトランジスタであり、
前記第2の電源線は接地電圧の供給を行い、
前記第1及び第3の電源線は正の電源電圧の供給を行うと共に、前記第3の電源線は前記第1の電源線よりも高い電圧の供給を行う請求項12の出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012009621A JP2013150182A (ja) | 2012-01-20 | 2012-01-20 | 出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012009621A JP2013150182A (ja) | 2012-01-20 | 2012-01-20 | 出力回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013150182A true JP2013150182A (ja) | 2013-08-01 |
Family
ID=49047277
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012009621A Pending JP2013150182A (ja) | 2012-01-20 | 2012-01-20 | 出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013150182A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015198804A1 (ja) * | 2014-06-26 | 2015-12-30 | ソニー株式会社 | 送信装置および通信システム |
JP2017041842A (ja) * | 2015-08-21 | 2017-02-23 | 株式会社コルグ | 電流検出回路 |
JP2019527983A (ja) * | 2016-08-03 | 2019-10-03 | ザイリンクス インコーポレイテッドXilinx Incorporated | 電圧モードドライバのインピーダンスおよびスイング制御 |
WO2021220680A1 (ja) * | 2020-04-27 | 2021-11-04 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
-
2012
- 2012-01-20 JP JP2012009621A patent/JP2013150182A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015198804A1 (ja) * | 2014-06-26 | 2015-12-30 | ソニー株式会社 | 送信装置および通信システム |
JPWO2015198804A1 (ja) * | 2014-06-26 | 2017-04-20 | ソニー株式会社 | 送信装置および通信システム |
US10230913B2 (en) | 2014-06-26 | 2019-03-12 | Sony Corporation | Transmitter and communication system |
JP2017041842A (ja) * | 2015-08-21 | 2017-02-23 | 株式会社コルグ | 電流検出回路 |
JP2019527983A (ja) * | 2016-08-03 | 2019-10-03 | ザイリンクス インコーポレイテッドXilinx Incorporated | 電圧モードドライバのインピーダンスおよびスイング制御 |
JP7074744B2 (ja) | 2016-08-03 | 2022-05-24 | ザイリンクス インコーポレイテッド | 電圧モードドライバのインピーダンスおよびスイング制御 |
WO2021220680A1 (ja) * | 2020-04-27 | 2021-11-04 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11126581B2 (en) | Reconfigurable transmitter | |
US7679420B1 (en) | Slew rate controlled level shifter with reduced quiescent current | |
JP4669292B2 (ja) | 半導体装置 | |
US9608606B2 (en) | Slope control circuit | |
US20100231266A1 (en) | Low voltage and low power differential driver with matching output impedances | |
JP2007329550A (ja) | 差動信号駆動回路及び差動信号駆動方法 | |
US8487700B2 (en) | Pre-driver and digital transmitter using the same | |
US9813064B2 (en) | Apparatus for high voltage tolerant driver | |
US10079603B1 (en) | Configurable, multi-functional driver circuit | |
US7154981B2 (en) | Termination circuit | |
JP2013150182A (ja) | 出力回路 | |
US10135442B2 (en) | Current-mode logic circuit | |
CN104348473A (zh) | 具有振幅伺服环的高速电平移位器 | |
KR20110060720A (ko) | 출력 드라이버 | |
KR20200005861A (ko) | 누설 전류 저감형 고주파 스위치 장치 | |
US9685936B2 (en) | Self-feedback control circuit | |
US8130034B2 (en) | Rail-to-rail amplifier | |
US20210021894A1 (en) | Methods and apparatus for an output buffer | |
CN104734689B (zh) | 低功率的静电放电鲁棒的线性驱动器 | |
JP2015091092A (ja) | ドライバ回路および半導体集積回路装置 | |
KR101621844B1 (ko) | 저전압 차동 신호 전송기 | |
JP2017168525A (ja) | 半導体集積回路 | |
US20230216501A1 (en) | Semiconductor device | |
US10897252B1 (en) | Methods and apparatus for an auxiliary channel | |
US9520708B2 (en) | Protection circuit, interface circuit, and communication system |