KR20190075203A - 하이브리드 버퍼 회로 - Google Patents

하이브리드 버퍼 회로 Download PDF

Info

Publication number
KR20190075203A
KR20190075203A KR1020170176619A KR20170176619A KR20190075203A KR 20190075203 A KR20190075203 A KR 20190075203A KR 1020170176619 A KR1020170176619 A KR 1020170176619A KR 20170176619 A KR20170176619 A KR 20170176619A KR 20190075203 A KR20190075203 A KR 20190075203A
Authority
KR
South Korea
Prior art keywords
voltage
high voltage
common node
power supply
signal
Prior art date
Application number
KR1020170176619A
Other languages
English (en)
Inventor
홍기문
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170176619A priority Critical patent/KR20190075203A/ko
Priority to US16/037,451 priority patent/US10382041B2/en
Priority to TW107126842A priority patent/TWI751363B/zh
Priority to CN201811002867.5A priority patent/CN109951181B/zh
Publication of KR20190075203A publication Critical patent/KR20190075203A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H04L25/0294—Provision for current-mode coupling

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

버퍼 회로는 제 1 및 제 2 출력 노드와 공통 노드 사이에 연결되는 입력부를 포함할 수 있다. 상기 입력부는 입력 신호에 기초하여 상기 제 1 및 제 2 출력 노드의 전압 레벨을 변화시켜 출력 신호를 생성할 수 있다. 상기 버퍼 회로는 제 1 동작 모드에서 고전압과 제 1 저전압 사이에서 스윙하는 상기 출력 신호를 생성할 수 있고, 제 2 동작 모드에서 상기 고전압과 상기 제 1 저전압과 다른 레벨을 갖는 제 2 저전압 사이에서 스윙하는 상기 출력 신호를 생성할 수 있다.

Description

하이브리드 버퍼 회로 {HYBRID BUFFER CIRCUIT}
본 발명은 반도체 기술에 관한 것으로, 더 상세하게는 신호를 버퍼링할 수 있는 버퍼 회로에 관한 것이다.
전자장치는 많은 전자 구성요소를 포함하고 있고, 그 중 컴퓨터 시스템 반도체로 구성된 많은 전자 구성요소들을 포함할 수 있다. 컴퓨터 시스템 구성하는 반도체 장치들은 클럭과 데이터를 전송 및 수신하여 서로 통신할 수 있다. 따라서, 대부분의 반도체 장치들은 외부 장치로부터 전송된 클럭과 데이터를 수신하기 위한 버퍼 회로를 구비하고 있다.
상기 버퍼 회로는 일반적으로 CML (Current Mode Logic) 타입의 버퍼와 CMOS 타입의 버퍼가 사용되고 있다. 상기 CML 타입의 버퍼는 출력 신호의 스윙 폭을 제한하여 상대적으로 빠르게 동작할 수 있고, 상기 CMOS 타입의 버퍼는 풀 스윙 폭을 갖는 출력 신호를 생성할 수 있는 대신 상대적으로 느리게 동작할 수 있다. 반도체 장치의 동작 속도가 향상되면서, 반도체 장치들은 낮은 진폭을 갖고 높은 주파수를 갖는 신호를 전송하게 되었다. 따라서, 상기 반도체 장치들은 외부 장치로부터 전송된 신호를 수신하기 위해 상대적으로 고속 동작할 수 있는 CML 타입의 버퍼와 상대적으로 저속 동작하는 CMOS 타입의 버퍼를 모두 구비할 수 있다.
본 발명의 실시예는 동작 상태에 기초하여 CML 타입 및 CMOS 타입 중 어느 하나로 동작 가능한 하이브리드 버퍼 회로를 제공할 수 있다.
본 발명의 실시예에 따른 버퍼 회로는 입력 신호에 기초하여 제 1 출력 노드 및 제 2 출력 노드를 공통 노드와 연결하는 입력부를 포함하고, 제 1 동작 모드에서 상기 입력 신호에 기초하여 상기 제 1 및 제 2 출력 노드 중 하나로 고전압을 제공하고 상기 공통 노드로 제 1 저전압을 제공하며, 제 2 동작 모드에서 상기 제 1 및 제 2 출력 노드로 상기 고전압을 제공하고, 상기 공통 노드로 상기 제 1 저전압과 다른 레벨을 갖는 제 2 저전압을 제공할 수 있다.
본 발명의 실시예에 따른 버퍼 회로는 제 1 출력 노드 및 제 2 출력 노드와 공통 노드 사이에 연결되고, 입력 신호에 기초하여 상기 제 1 및 제 2 출력 노드의 전압 레벨을 변화시키는 입력부를 포함하고, 제 1 동작 모드에서 상기 공통 노드로 제 1 고전압을 제공하고, 상기 입력 신호에 기초하여 상기 제 1 및 제 2 출력 노드 중 하나로 저전압을 제공하며, 제 2 동작 모드에서 상기 공통 노드로 상기 제 1 고전압과 다른 레벨을 갖는 제 2 고전압을 제공하고, 상기 제 1 및 제 2 출력 노드로 상기 저전압을 제공할 수 있다.
본 발명의 실시예에 따른 버퍼 회로는 공통 노드와 제 1 출력 노드 및 제 2 출력 노드 사이에 연결되고 입력 신호에 기초하여 상기 제 1 출력 노드 및 상기 제 2 출력 노드의 전압 레벨을 변화시키는 입력부; 제 1 동작 모드 신호 및 상기 입력 신호에 기초하여 상기 제 1 출력 노드 및 상기 제 2 출력 노드로 고전압을 제공하는 게이팅부; 상기 제 1 동작 모드 신호에 기초하여 상기 공통 노드로 제 1 저전압을 제공하는 제 1 저전압 공급부; 및 제 2 동작 모드 신호 및 바이어스 전압에 기초하여 상기 공통 노드로 상기 제 1 저전압과 다른 레벨을 갖는 제 2 저전압을 제공하는 제 2 저전압 공급부를 포함할 수 있다.
본 발명의 실시예에 따른 버퍼 회로는 제 1 및 제 2 공통 노드 사이에 연결되고, 입력 신호에 기초하여 제 1 및 제 2 출력 노드의 전압 레벨을 변화시키는 입력부를 포함하고, 동작 모드에 따라 상기 제 1 공통 노드로 제 1 고전압 및 상기 제 1 고전압과 다른 레벨을 갖는 제 2 고전압 중 하나를 공급하고, 상기 제 2 공통 노드로 제 1 저전압 및 상기 제 1 저전압과 다른 레벨을 갖는 제 2 저전압 중 하나를 공급할 수 있다.
본 발명의 실시예는 신호 배선의 수 및 회로 면적을 감소시키고, 반도체 장치의 동작 효율을 개선할 수 있다.
도 1은 본 발명의 실시예에 따른 하이브리드 버퍼 회로의 구성을 보여주는 도면,
도 2는 도 1에 도시된 버퍼 제어 회로의 구성을 보여주는 도면,
도 3은 도 2에 도시된 게이트 제어기의 구성을 보여주는 도면,
도 4a 및 4b는 도 1에 도시된 하이브리드 버퍼 회로의 동작을 보여주는 도면,
도 5는 본 발명의 실시예에 따른 하이브리드 버퍼 회로의 구성을 보여주는 도면,
도 6은 본 발명의 실시예에 따른 하이브리드 버퍼 회로의 구성을 보여주는 도면,
도 7a 및 7b는 도 6에 도시된 하이브리드 버퍼 회로의 동작을 보여주는 도면,
도 8은 본 발명의 실시예에 따른 하이브리드 버퍼 회로의 구성을 보여주는 도면,
도 9a 및 9b는 도 8에 도시된 하이브리드 버퍼 회로의 동작을 보여주는 도면이다.
도 1은 본 발명의 실시예에 따른 하이브리드 버퍼 회로(100)의 구성을 보여주는 도면이다. 도 1에서, 상기 하이브리드 버퍼 회로(100)는 제 1 동작 모드 및 제 2 동작 모드로 동작할 수 있다. 상기 제 1 동작 모드는 CMOS 동작 모드일 수 있고, 상기 제 2 동작 모드는 CML 동작 모드일 수 있다. 상기 하이브리드 버퍼 회로(100)는 상기 제 1 동작 모드에서 CMOS 타입의 버퍼로서 동작할 수 있고, 상기 제 2 동작 모드에서 CML 타입의 버퍼로서 동작할 수 있다. 상기 하이브리드 버퍼 회로(100)가 상기 제 1 동작 모드 및 제 2 동작 모드 중 하나로 동작하는지 여부는 예를 들어, 상기 하이브리드 버퍼 회로(100)를 포함하는 반도체 장치의 동작 속도에 기초하여 결정될 수 있다. 예를 들어, 상기 반도체 장치가 저속 동작하는 경우 상기 하이브리드 버퍼 회로(100)는 상기 제 1 동작 모드로 동작할 수 있고, 상기 반도체 장치가 고속 동작하는 경우 상기 하이브리드 버퍼 회로(100)는 상기 제 2 동작 모드로 동작할 수 있다.
상기 하이브리드 버퍼 회로(100)는 제 1 전원전압(V1) 및 제 2 전원전압(V2)을 공급받고, 입력 신호(IN, INB)를 수신하여 출력 신호(OUT, OUTB)를 생성할 수 있다. 상기 제 1 전원전압(V1)은 상기 제 2 전원전압(V2)보다 높은 레벨을 가질 수 있다. 상기 제 1 전원전압(V1)은 예를 들어, 외부 전원으로부터 공급된 전원 전압 또는 상기 반도체 장치 내부에서 생성된 내부 전압일 수 있다. 상기 제 2 전원전압(V2)은 예를 들어, 접지전압일 수 있다. 상기 하이브리드 버퍼 회로(100)는 상기 제 1 동작 모드에서 제 1 스윙 폭을 갖는 출력 신호(OUT, OUTB)를 생성하고, 상기 제 2 동작 모드에서 제 2 스윙 폭을 갖는 출력 신호(OUT, OUTB)를 생성할 수 있다. 상기 제 2 스윙 폭은 상기 제 1 스윙 폭보다 작을 수 있다. 예를 들어, 상기 제 1 스윙 폭은 상기 제 1 전원전압(V1)과 상기 제 2 전원전압(V2) 사이의 레벨 차이일 수 있고, 상기 제 2 스윙 폭은 상기 제 1 전원전압(V1)과 상기 제 2 전원전압(V2)보다 높은 레벨을 갖는 저전압 사이의 레벨 차이일 수 있다. 또한, 일 실시예에서, 상기 제 2 스윙 폭은 상기 제 1 전원전압(V1)보다 낮은 레벨을 갖는 고전압과 상기 제 2 전원전압(V2) 사이의 레벨 차이일 수 있다. 또한, 일 실시예에서, 상기 제 2 스윙 폭은 상기 제 1 전원전압(V1)보다 낮은 레벨을 갖는 고전압과 상기 제 2 전원전압(V2)보다 높은 레벨을 갖는 저전압 사이의 레벨 차이일 수 있다.
도 1에서, 상기 하이브리드 버퍼 회로(100)는 입력부(110)를 포함할 수 있다. 상기 입력부(110)는 제 1 출력 노드(PO) 및 제 2 출력 노드(NO)와 공통 노드(CN) 사이에 연결될 수 있다. 상기 입력부(110)는 입력 신호(IN, INB)에 수신하고, 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)를 상기 공통 노드(CN)와 연결할 수 있다. 상기 입력부(110)는 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)의 전압 레벨을 변화시킬 수 있다. 상기 제 1 출력 노드(PO)를 통해 정 출력 신호(OUT)가 생성될 수 있고, 상기 제 2 출력 노드(NO)를 통해 상보 출력 신호(OUTB)가 생성될 수 있다. 상기 입력 신호(IN, INB)는 차동 신호일 수 있다. 상기 입력 신호는 정 입력 신호(IN) 및 상보 입력 신호(INB)를 포함할 수 있다. 상기 하이브리드 버퍼 회로(100)는 상기 제 1 동작 모드에서 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)로 고전압을 제공할 수 있고, 상기 공통 노드(CN)로 제 1 저전압을 제공할 수 있다. 상기 고전압은 예를 들어, 상기 제 1 전원전압(V1)과 실질적으로 동일한 레벨을 가질 수 있다. 상기 제 1 저전압은 예를 들어, 상기 제 2 전원전압(V2)과 실질적으로 동일한 레벨을 가질 수 있다. 따라서, 상기 하이브리드 버퍼 회로(100)는 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)를 통해 상기 제 1 전원전압(V1)과 실질적으로 동일한 레벨을 갖는 고전압과 상기 제 2 전원전압(V2)과 실질적으로 동일한 레벨을 갖는 상기 제 1 저전압 사이에서 스윙하는 출력 신호(OUT, OUTB)를 생성할 수 있다.
상기 하이브리드 버퍼 회로(100)는 상기 제 2 동작 모드에서 상기 입력 신호(IN, INB)와 무관하게 상기 제 1 및 제 2 출력 노드(PO, NO)로 상기 고전압을 제공할 수 있고, 상기 공통 노드(CN)로 제 2 저전압을 제공할 수 있다. 상기 제 2 저전압은 예를 들어, 상기 제 1 저전압보다 높은 레벨을 가질 수 있다. 상기 제 2 저전압은 상기 제 2 전원전압(V2)보다 높은 레벨을 갖고 상기 제 1 전원전압(V1)보다 낮은 레벨을 가질 수 있다. 따라서, 상기 하이브리드 버퍼 회로(100)는 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)를 통해 상기 제 1 전원전압(V1)과 실질적으로 동일한 레벨을 갖는 고전압과 상기 제 2 전원전압(V2)보다 높은 레벨을 갖는 제 2 저전압 사이에서 스윙하는 출력 신호(OUT, OUTB)를 생성할 수 있다.
상기 입력부(110)는 제 1 스위칭 소자(111) 및 제 2 스위칭 소자(112)를 포함할 수 있다. 상기 제 1 및 제 2 스위칭 소자(111, 112)는 각각 N 채널 모스 트랜지스터일 수 있다. 상기 제 1 스위칭 소자(111)는 게이트로 상기 정 입력 신호(IN)를 수신하고, 드레인이 상기 제 2 출력 노드(NO)와 연결되며, 소스가 상기 공통 노드(CN)와 연결될 수 있다. 상기 제 2 스위칭 소자(112)는 게이트로 상기 상보 입력 신호(INB)를 수신하고, 드레인이 상기 제 1 출력 노드(PO)와 연결되며, 소스가 상기 공통 노드(CN)와 연결될 수 있다.
도 1에서, 상기 하이브리드 버퍼 회로(100)는 제 1 저전압 공급부(120) 및 제 2 저전압 공급부(130)를 더 포함할 수 있다. 상기 제 1 저전압 공급부(120)는 상기 제 1 동작 모드에서 상기 제 1 저전압을 상기 공통 노드(CN)로 공급할 수 있다. 상기 제 1 저전압 공급부(120)는 제 1 동작 모드 신호(CMOSEN)에 기초하여 상기 제 2 전원전압(V2)을 상기 공통 노드(CN)로 공급할 수 있다. 상기 제 1 저전압 공급부(120)는 제 1 공급 소자(121)를 포함할 수 있다. 상기 제 1 공급 소자(121)는 예를 들어, N 채널 모스 트랜지스터일 수 있다. 상기 제 1 공급 소자(121)는 게이트로 상기 제 1 동작 모드 신호(CMOSEN)를 수신하고, 드레인이 상기 공통 노드(CN)와 연결되며, 소스가 상기 제 2 전원전압(V2) 단자와 연결될 수 있다.
상기 제 2 저전압 공급부(130)는 상기 제 2 동작 모드에서 상기 제 2 저전압을 상기 공통 노드(CN)로 공급할 수 있다. 상기 제 2 저전압 공급부(130)는 제 2 동작 모드 신호(CMLEN) 및 바이어스 전압(NBIAS)에 기초하여 상기 제 2 저전압을 상기 공통 노드(CN)로 공급할 수 있다. 상기 제 2 저전압 공급부(130)는 상기 바이어스 전압(NBIAS)에 기초하여 상기 제 2 전원전압(V2)으로부터 상기 제 2 저전압을 생성할 수 있고, 상기 제 2 동작 모드 신호(CMLEN)에 기초하여 상기 제 2 저전압을 상기 공통 노드(CN)로 공급할 수 있다. 상기 제 2 저전압 공급부(130)는 전압 제한 소자(131) 및 제 2 공급 소자(132)를 포함할 수 있다. 상기 전압 제한 소자(131)는 상기 바이어스 전압(NBIAS)에 기초하여 상기 제 2 전원전압(V2)보다 높은 레벨을 갖는 상기 제 2 저전압을 생성할 수 있다. 상기 전압 제한 소자(131)는 상기 바이어스 전압(NBIAS)에 기초하여 상기 제 2 저전압의 레벨을 조절할 수 있다. 상기 바이어스 전압(NBIAS)은 상기 전압 제한 소자(131)의 전도 정도를 조절하기 위해 임의의 전압 레벨을 가질 수 있다. 상기 전압 제한 소자(131)는 예를 들어, N 채널 모스 트랜지스터일 수 있다. 상기 전압 제한 소자(131)는 게이트로 상기 바이어스 전압(VBIAS)을 수신하고, 소스가 상기 제 2 전원전압(V2) 단자와 연결될 수 있다. 상기 제 2 공급 소자(132)는 상기 제 2 동작 모드 신호(CMLEN)에 기초하여 상기 전압 제한 소자(131)를 통해 생성된 상기 제 2 저전압을 상기 공통 노드(CN)로 제공할 수 있다. 상기 제 2 공급 소자(132)는 예를 들어, N 채널 모스 트랜지스터일 수 있다. 상기 제 2 공급 소자(132)는 게이트로 상기 제 2 동작 모드 신호(CMLEN)를 수신하고, 드레인이 상기 공통 노드(CN)와 연결되며, 소스가 상기 전압 제한 소자(131)의 드레인과 연결될 수 있다.
도 1에서, 상기 하이브리드 버퍼 회로(100)는 버퍼 제어 회로(160)를 더 포함할 수 있다. 상기 제 1 및 제 2 동작 모드 신호(CMOSEN, CMLEN)는 상기 제 1 동작 모드 및 제 2 동작 모드를 지시하기 위해 생성될 수 있다. 상기 버퍼 제어 회로(160)는 모드 신호(MS)에 기초하여 상기 제 1 및 제 2 동작 모드 신호(CMOSEN, CMLEN)를 생성할 수 있다. 상기 모드 신호(MS)는 예를 들어, 상기 반도체 장치의 동작 속도에 기초하여 생성될 수 있는 임의의 제어 신호일 수 있다. 상기 버퍼 제어 회로(160)에 대한 보다 상세한 설명은 후술하기로 한다.
도 1에서, 상기 하이브리드 버퍼 회로(100)는 게이팅부(140)를 더 포함할 수 있다. 상기 게이팅부(140)는 상기 제 1 동작 모드에서 상기 입력 신호(IN, INB)에 기초하여 상기 고전압을 상기 제 1 및 제 2 출력 노드(PO, NO) 중 하나로 공급할 수 있고, 상기 제 2 동작 모드에서 상기 입력 신호(IN, INB)와 무관하게 상기 고전압을 상기 제 1 및 제 2 출력 노드(PO, NO)로 공급할 수 있다. 예를 들어, 상기 게이팅부(140)는 상기 제 1 동작 모드 신호(CMOSEN) 및 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 전원전압(V1) 단자를 상기 제 1 및 제 2 출력 노드(PO, NO)를 연결할 수 있다. 상기 게이팅부(140)는 상기 제 1 동작 모드 신호(CMOSEN)가 인에이블되었을 때 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 전원전압(V1) 단자를 상기 제 1 및 제 2 출력 노드(PO, NO) 중 하나와 연결할 수 있다. 상기 게이팅부(140)는 상기 제 1 동작 모드 신호(CMOSEN)가 디스에이블되었을 때 상기 제 1 전원전압(V1) 단자를 상기 제 1 및 제 2 출력 노드(PO, NO) 모두와 연결할 수 있다. 상기 게이팅부(140)는 제 1 게이팅 소자(141) 및 제 2 게이팅 소자(142)를 포함할 수 있다. 상기 제 1 및 제 2 게이팅 소자(141, 142)는 각각 P 채널 모스 트랜지스터일 수 있다. 상기 제 1 게이팅 소자(141)는 게이트로 제 1 게이팅 신호(GC1)를 수신하고, 소스가 상기 제 1 전원전압(V1) 단자와 연결되며, 드레인이 상기 제 2 출력 노드(NO)와 연결될 수 있다. 상기 제 2 게이팅 소자(142)는 게이트로 제 2 게이팅 신호(GC2)를 수신하고, 소스가 상기 제 1 전원전압(V1) 단자와 연결되며, 드레인이 상기 제 1 출력 노드(PO)와 연결될 수 있다. 상기 버퍼 제어 회로(160)는 상기 제 1 동작 모드 신호(CMOSEN) 및 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 게이팅 신호(GC1, GC2)를 생성할 수 있다.
도 1에서, 상기 하이브리드 버퍼 회로(100)는 로드부(150)를 더 포함할 수 있다. 상기 로드부(150)는 상기 제 1 전원전압(V1) 단자와 상기 게이팅부(140) 사이에 연결될 수 있다. 상기 로드부(150)는 제 1 저항 소자(151) 및 제 2 저항 소자(152)를 포함할 수 있다. 상기 제 1 저항 소자(151)는 예를 들어, 상기 제 2 저항 소자(152)와 실질적으로 동일한 저항 값을 가질 수 있다. 상기 제 1 저항 소자(151)의 일 단은 상기 제 1 전원전압(V1) 단자와 연결될 수 있고, 상기 제 1 저항 소자(151)의 타 단은 상기 제 1 게이팅 소자(141)의 소스와 연결될 수 있다. 상기 제 2 저항 소자(152)의 일 단은 상기 제 1 전원전압(V1) 단자와 연결될 수 있고, 상기 제 2 저항 소자(152)의 타 단은 상기 제 2 게이팅 소자(142)의 소스와 연결될 수 있다.
도 2는 도 1에 도시된 버퍼 제어 회로(160)의 구성을 보여주는 도면이다. 도 2에서, 상기 버퍼 제어 회로(160)는 모드 선택기(161) 및 게이트 제어기(162)를 포함할 수 있다. 상기 모드 선택기(161)는 상기 모드 선택 신호(MS)에 기초하여 상기 제 1 및 제 2 동작 모드 신호(CMOSEN, CMLEN)를 생성할 수 있다. 예를 들어, 상기 제 1 동작 모드에서 상기 모드 선택 신호(MS)는 로직 로우 레벨을 가질 수 있고, 상기 모드 선택기(161)는 로직 로우 레벨을 갖는 상기 모드 선택 신호(MS)에 기초하여 상기 제 1 동작 모드 신호(CMOSEN)를 하이 레벨로 인에이블시킬 수 있다. 상기 제 2 동작 모드에서 상기 모드 선택 신호(MS)는 로직 하이 레벨을 가질 수 있고, 상기 모드 선택기(161)는 로직 하이 레벨을 갖는 상기 모드 선택 신호(MS)에 기초하여 상기 제 2 동작 모드 신호(CMLEN)를 하이 레벨로 인에이블시킬 수 있다.
상기 게이트 제어기(162)는 상기 제 1 동작 모드 신호(CMOSEN) 및 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 게이팅 신호(GC1, GC2)를 생성할 수 있다. 일 실시예에서, 상기 게이트 제어기(162)는 상기 제 2 동작 모드 신호(CMLEN)와 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 게이팅 신호(GC1, GC2)를 생성하도록 수정 및/또는 변경될 수도 있다. 상기 게이트 제어기(162)는 상기 제 1 동작 모드 신호(CMOSEN)가 디스에이블되었을 때, 상기 제 1 및 제 2 게이팅 신호(GC1, GC2)를 모두 인에이블시킬 수 있다. 상기 게이트 제어기(162)는 상기 제 1 동작 모드 신호(CMOSEN)가 인에이블되었을 때, 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 게이팅 신호(GC1, GC2) 중 하나를 인에이블시킬 수 있다.
도 3은 도 2에 도시된 게이트 제어기(162)의 구성을 보여주는 도면이다. 도 3에서, 상기 게이트 제어기(162)는 제 1 노어 게이트(171) 및 제 2 노어 게이트(172)를 포함할 수 있다. 상기 제 1 노어 게이트(171)는 상기 상보 입력 신호(INB) 및 상기 제 1 동작 모드 신호의 반전신호(CMOSENB)를 수신하여 상기 제 1 게이팅 신호(GC1)를 생성할 수 있다. 상기 제 2 노어 게이트(172)는 상기 정 입력 신호(IN) 및 상기 제 1 동작 모드 신호의 반전신호(CMOSENB)를 수신하여 상기 제 2 게이팅 신호(GC2)를 생성할 수 있다. 상기 제 1 및 제 2 노어 게이트(171, 172)는 상기 제 1 동작 모드 신호(CMOSEN)가 로우 레벨로 디스에이블되었을 때, 상기 입력 신호(IN, INB)에 무관하게 상기 제 1 및 제 2 게이팅 신호(GC1, GC2)를 모두 로우 레벨로 인에이블시킬 수 있다. 상기 제 1 동작 모드 신호(CMOSEN)가 하이 레벨로 인에이블되고 상기 정 입력 신호(IN)가 하이 레벨일 때, 상기 제 1 게이팅 신호(GC1)는 하이 레벨로 디스에이블되고 상기 제 2 게이팅 신호(GC2)는 로우 레벨로 인에이블될 수 있다. 상기 제 1 동작 모드 신호(CMOSEN)가 하이 레벨로 인에이블되고 상기 정 입력 신호(IN)가 로우 레벨일 때, 상기 제 1 게이팅 신호(GC1)는 로우 레벨로 인에이블되고, 상기 제 2 게이팅 신호(GC2)는 하이 레벨로 디스에이블될 수 있다. 도 3에서, 상기 게이트 제어기(161)는 제 1 동작 모드 신호의 반전신호(CMOSENB)와 상기 입력 신호(IN, INB)를 각각 수신하는 노어 게이트로 구성되는 실시예를 예시하였지만, 다양한 로직 회로로 수정 및/또는 변경될 수 있을 것이다. 예를 들어, 상기 게이트 제어기(161)는 상기 제 1 동작 모드 신호(CMOSEN)와 상기 입력 신호(IN, INB)를 각각 수신하는 앤드 게이트로 구성될 수도 있다.
도 4a 및 도 4b는 도 1에 도시된 하이브리드 버퍼 회로의 동작을 보여주는 도면이다. 도 1 내지 도 4b를 참조하여 본 발명의 실시예에 따른 하이브리드 버퍼 회로(100)의 동작을 설명하면 다음과 같다. 제 1 동작 모드를 지시하기 위해 상기 모드 선택 신호(MS)는 로직 로우 레벨을 가질 수 있다. 상기 모드 선택기(161)는 상기 제 1 동작 모드 신호를(CMOSEN) 하이 레벨로 인에이블시키고, 상기 제 2 동작 모드 신호(CMLEN)를 로우 레벨로 디스에이블시킬 수 있다. 상기 제 1 저전압 공급부(120)의 제 1 공급 소자(121)는 상기 제 1 동작 모드 신호(CMOSEN)에 기초하여 턴온되어 상기 제 2 전원전압(V2) 단자를 상기 공통 노드(CN)와 연결하고, 상기 제 2 전원전압(V2)과 실질적으로 동일한 레벨을 갖는 제 1 저전압(VL1)을 상기 공통 노드(CN)로 공급할 수 있다. 상기 제 2 저전압 공급부(130)의 제 2 공급 소자(132)는 턴오프될 수 있다. 상기 정 입력 신호(IN) 및 상기 상보 입력 신호(INB)의 하이 레벨은 입력 고전압(VINH)의 레벨을 가질 수 있고, 상기 정 입력 신호(IN) 및 상기 상보 입력 신호(INB)의 로우 레벨은 입력 저전압(VINL)의 레벨을 가질 수 있다. 상기 입력 고전압 및 입력 저전압의 레벨은 적용 예에 따라 다양하게 변화될 수 있다. 상기 정 입력 신호(IN)가 하이 레벨이고, 상기 상보 입력 신호(INB)가 로우 레벨일 때, 상기 입력부(110)의 제 1 스위칭 소자(111)는 턴온되고, 상기 제 2 스위칭 소자(112)는 턴오프될 수 있다. 상기 게이트 제어기(162)는 상기 제 1 게이팅 신호(GC1)를 하이 레벨로 디스에이블시키고, 상기 제 2 게이팅 신호(GC2)를 로우 레벨로 인에이블시킬 수 있다. 상기 제 2 게이팅 소자(142)는 턴온되어 상기 제 1 전원전압(V1)과 실질적으로 동일한 레벨을 갖는 상기 고전압(VH)을 상기 제 1 출력 노드(PO)로 공급할 수 있다. 상기 제 1 게이팅 소자(141)는 턴오프되어 상기 제 2 출력 노드(NO)로 상기 고전압(VH)을 공급하지 않을 수 있다. 따라서, 상기 제 1 출력 노드(PO)는 상기 고전압(VH)으로 구동되고, 상기 제 1 출력 노드(PO)로부터 상기 고전압(VH)에 대응되는 레벨을 갖는 정 출력 신호(OUT)가 생성될 수 있다. 상기 제 2 출력 노드(NO)는 상기 제 1 저전압(VL1)으로 구동되고, 상기 제 2 출력 노드(NO)로부터 상기 제 1 저전압(VL1)에 대응되는 레벨을 갖는 상보 출력 신호(OUTB)가 생성될 수 있다.
상기 정 입력 신호(IN)가 로우 레벨이고, 상기 상보 입력 신호(INB)가 하이 레벨일 때, 상기 입력부(110)의 제 1 스위칭 소자(111)는 턴오프되고, 상기 제 2 스위칭 소자(112)는 턴온될 수 있다. 상기 게이트 제어기(162)는 상기 제 1 게이팅 신호(GC1)를 로우 레벨로 인에이블시키고, 상기 제 2 게이팅 신호(GC2)를 하이 레벨로 디스에이블시킬 수 있다. 상기 제 1 게이팅 소자(141)는 턴온되어 상기 제 2 출력 노드(NO)로 상기 고전압(VH)을 공급하고, 상기 제 2 게이팅 소자(142)는 턴오프되어 상기 고전압(VH)을 상기 제 1 출력 노드(PO)로 공급하지 않을 수 있다. 따라서, 상기 제 1 출력 노드(PO)는 상기 제 1 저전압(VL1)으로 구동되고, 상기 제 1 출력 노드(PO)로부터 상기 제 1 저전압(VL1)에 대응되는 레벨을 갖는 정 출력 신호(OUT)가 생성될 수 있다. 상기 제 2 출력 노드(NO)는 상기 고전압(VH)으로 구동되고, 상기 제 2 출력 노드(NO)로부터 상기 고전압(VH)에 대응되는 레벨을 갖는 상보 출력 신호(OUTB)가 생성될 수 있다. 도 4a에 도시된 것과 같이, 상기 정 출력 신호(OUT) 및 상기 상보 출력 신호(OUTB)는 상기 고전압(VH) 및 상기 제 1 저전압(VL1) 사이에서 스윙할 수 있고, 실질적으로 상기 제 1 전원전압(V1) 및 상기 제 2 전원전압(V2) 사이에서 풀 스윙하는 신호로서 생성될 수 있다.
상기 제 2 동작 모드를 지시하기 위해 상기 모드 선택 신호(MS)는 로직 하이 레벨을 가질 수 있다. 상기 모드 선택기(161)는 상기 제 2 동작 모드 신호(CMLEN)를 하이 레벨로 인에이블시키고, 상기 제 1 동작 모드 신호(CMOSEN)를 로우 레벨로 디스에이블시킬 수 있다. 상기 제 1 저전압 공급부(120)의 제 1 공급 소자(121)는 턴오프될 수 있다. 상기 제 2 저전압 공급부(130)의 전압 제한 소자(131)는 상기 바이어스 전압(NBIAS)에 기초하여 상기 제 2 전원전압(V2)보다 높은 레벨을 갖는 상기 제 2 저전압(VL2)을 생성하고, 상기 제 2 공급 소자(132)는 상기 제 2 동작 모드 신호(CMLEN)에 기초하여 턴온되어 상기 제 2 저전압(VL2)을 상기 공통 노드(CN)로 공급할 수 있다. 상기 게이트 제어기(162)는 디스에이블된 제 1 동작 모드 신호(CMOSEN)에 기초하여 상기 제 1 및 제 2 게이팅 신호(GC1, GC2)를 모두 로우 레벨로 인에이블시키고, 상기 제 1 및 제 2 게이팅 소자(141, 142)는 상기 제 2 동작 모드 중에 계속해서 턴온될 수 있다. 상기 정 입력 신호(IN)가 하이 레벨이고, 상기 상보 입력 신호(INB)가 로우 레벨일 때, 상기 입력부(110)의 제 1 스위칭 소자(111)는 턴온되고, 상기 제 2 스위칭 소자(112)는 턴오프될 수 있다. 상기 제 1 출력 노드(PO)는 상기 고전압(VH)으로 구동되고, 상기 제 1 출력 노드(PO)로부터 상기 고전압(VH)에 대응되는 레벨을 갖는 정 출력 신호(OUT)가 생성될 수 있다. 상기 제 2 출력 노드(NO)는 상기 제 2 저전압(VL2)으로 구동되고, 상기 제 2 출력 노드(NO)로부터 상기 제 2 저전압(VL2)에 대응되는 레벨을 갖는 상보 출력 신호(OUTB)가 생성될 수 있다.
상기 정 입력 신호(IN)가 로우 레벨이고, 상기 상보 입력 신호(INB)가 하이 레벨일 때, 상기 입력부(110)의 제 1 스위칭 소자(111)는 턴오프되고, 상기 제 2 스위칭 소자(112)는 턴온될 수 있다. 따라서, 상기 제 1 출력 노드(PO)는 상기 제 2 저전압(VL2)으로 구동되고, 상기 제 1 출력 노드(PO)로부터 상기 제 2 저전압(VL2)에 대응되는 레벨을 갖는 정 출력 신호(OUT)가 생성될 수 있다. 상기 제 2 출력 노드(NO)는 상기 고전압(VH)으로 구동되고, 상기 제 2 출력 노드(NO)로부터 상기 고전압(VH)에 대응되는 레벨을 갖는 상보 출력 신호(OUTB)가 생성될 수 있다. 도 4b에 도시된 것과 같이, 상기 정 출력 신호(OUT) 및 상기 상보 출력 신호(OUTB)는 상기 고전압(VH) 및 상기 제 2 저전압(VL2) 사이에서 스윙할 수 있고, 실질적으로 상기 제 1 전원전압(V1) 및 상기 제 2 저전압(VL2) 사이에서 스윙할 수 있다. 따라서, 상기 제 2 동작 모드에서 생성되는 출력 신호(OUT, OUTB)의 스윙 폭은 상기 제 1 동작 모드에서 생성되는 출력 신호(OUT, OUTB)의 스윙 폭보다 작을 수 있다.
도 5는 본 발명의 실시예에 따른 하이브리드 버퍼 회로(100')의 구성을 보여주는 도면이다. 도 5에서, 상기 하이브리드 버퍼 회로(100')는 몇몇 구성의 연결관계를 제외하고, 도 1에 도시된 하이브리드 버퍼 회로(100)와 실질적으로 동일한 구성을 포함할 수 있다. 상기 하이브리드 버퍼 회로(100)')는 정 입력 신호(IN)와 상보 입력 신호(INB)에 기초하여 제 1 출력 노드(PO)와 제 2 출력 노드(NO)의 전압 레벨을 변화시켜 정 출력 신호(OUT) 및 상보 출력 신호(OUTB)를 생성할 수 있다. 상기 하이브리드 버퍼 회로(100')는 입력부(110), 제 1 저전압 공급부(120), 제 2 저전압 공급부(130), 게이팅부(140'), 로드부(150') 및 버퍼 제어 회로(160)를 포함할 수 있다. 도 1에 도시된 하이브리드 버퍼 회로(100)의 구성요소, 신호 및 전압과 실질적으로 동일한 구성요소, 신호 및 전압에 대해서 중복되는 설명은 하지 않기로 한다. 상기 하이브리드 버퍼 회로(100')는 상기 게이팅부(140')와 상기 로드부(150')의 연결 관계에서 도 1의 하이브리드 버퍼 회로(100)와 차이를 갖는다. 상기 하이브리드 버퍼 회로(100')에서, 상기 게이팅부(140')는 제 1 전원전압(V1)과 연결되고, 상기 로드부(150')는 상기 게이팅부(140')와 상기 제 1 및 제 2 출력 노드(PO, NO) 사이에 연결될 수 있다. 상기 하이브리드 버퍼 회로(100')는 기생 캐패시터 및/또는 고유(inherent) 저항의 영향을 감소시키기 위해 상기 게이팅부(140')가 상기 제 1 전원전압(V1)과 상기 로드부(150') 사이에 연결되는 구조를 가질 수 있다.
도 6은 본 발명의 실시예에 따른 하이브리드 버퍼 회로(200)의 구성을 보여주는 도면이다. 도 6에서, 상기 하이브리드 버퍼 회로(200)를 구성하는 소자들의 특성은 도 1에 도시된 하이브리드 버퍼 회로(100)를 구성하는 소자들과 정반대로 대칭될 수 있다. 따라서, 상기 하이브리드 버퍼 회로(200)의 기술적 특징 및 동작 원리는 상기 하이브리드 버퍼 회로(100)와 실질적으로 동일할 수 있다. 도 6에서, 상기 하이브리드 버퍼 회로(200)는 입력부(210)를 포함할 수 있다. 상기 입력부(210)는 입력 신호(IN, INB)를 수신하고, 상기 입력 신호(IB, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)를 상기 공통 노드(CN)와 연결할 수 있다. 상기 입력부(210)는 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)의 전압 레벨을 변화시킬 수 있다. 상기 하이브리드 버퍼 회로(200)는 상기 제 1 동작 모드에서 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)로 저전압을 제공할 수 있고, 상기 공통 노드(CN)로 제 1 고전압을 제공할 수 있다. 상기 저전압은 예를 들어, 상기 제 2 전원전압(V2)과 실질적으로 동일한 레벨을 가질 수 있다. 상기 제 1 고전압은 예를 들어, 상기 제 1 전원전압(V1)과 실질적으로 동일한 레벨을 가질 수 있다. 따라서, 상기 하이브리드 버퍼 회로(200)는 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)를 통해 상기 제 1 고전압과 상기 저전압 사이에서 스윙하는 출력 신호(OUT, OUTB)를 생성할 수 있다. 상기 하이브리드 버퍼 회로(200)는 상기 제 2 동작 모드에서 상기 입력 신호(IN, INB)와 무관하게 상기 제 1 및 제 2 출력 노드(PO, NO)로 상기 저전압을 제공할 수 있고, 상기 공통 노드(CN)로 제 2 고전압을 제공할 수 있다. 상기 제 2 고전압은 예를 들어, 상기 제 1 고전압보다 낮은 레벨을 가질 수 있다. 상기 제 2 고전압은 상기 제 1 전원전압(V1)보다 낮은 레벨을 갖고 상기 제 2 전원전압(V2)보다 높은 레벨을 가질 수 있다. 따라서, 상기 하이브리드 버퍼 회로(200)는 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)를 통해 상기 제 2 고전압과 상기 저전압 사이에서 스윙하는 출력 신호(OUT, OUTB)를 생성할 수 있다.
상기 입력부(210)는 제 1 스위칭 소자(211) 및 제 2 스위칭 소자(212)를 포함할 수 있다. 상기 제 1 및 제 2 스위칭 소자(211, 212)는 각각 P 채널 모스 트랜지스터일 수 있다. 상기 제 1 스위칭 소자(211)는 게이트로 상기 정 입력 신호(IN)를 수신하고, 소스가 상기 공통 노드(CN)와 연결되며, 드레인이 상기 제 2 출력 노드(NO)와 연결될 수 있다. 상기 제 2 스위칭 소자(212)는 게이트로 상기 상보 입력 신호(INB)를 수신하고, 소스가 상기 공통 노드(CN)와 연결되며, 드레인이 상기 제 1 출력 노드(PO)와 연결될 수 있다.
도 6에서, 상기 하이브리드 버퍼 회로(200)는 제 1 고전압 공급부(220) 및 제 2 고전압 공급부(230)를 더 포함할 수 있다. 상기 제 1 고전압 공급부(220)는 상기 제 1 동작 모드에서 상기 제 1 고전압을 상기 공통 노드(CN)로 공급할 수 있다. 상기 제 1 고전압 공급부(220)는 제 1 동작 모드 신호(CMOSEN)에 기초하여 상기 제 1 전원전압(V1)을 상기 공통 노드(CN)로 공급할 수 있다. 상기 제 1 고전압 공급부(220)는 제 1 공급 소자(221)를 포함할 수 있다. 상기 제 1 공급 소자(221)는 예를 들어, P 채널 모스 트랜지스터일 수 있다. 상기 제 1 공급 소자(221)는 게이트로 상기 제 1 동작 모드 신호(CMOSEN)를 수신하고, 소스가 상기 제 1 전원전압(V1) 단자와 연결되며, 드레인이 상기 공통 노드(CN)와 연결될 수 있다.
상기 제 2 고전압 공급부(230)는 상기 제 2 동작 모드에서 상기 제 2 고전압을 상기 공통 노드(CN)로 공급할 수 있다. 상기 제 2 고전압 공급부(230)는 제 2 동작 모드 신호(CMLEN) 및 바이어스 전압(PBIAS)에 기초하여 상기 제 2 고전압을 상기 공통 노드(CN)로 공급할 수 있다. 상기 제 2 고전압 공급부(230)는 상기 바이어스 전압(PBIAS)에 기초하여 상기 제 1 전원전압(V1)으로부터 상기 제 2 고전압을 생성할 수 있고, 상기 제 2 동작 모드 신호(CMLEN)에 기초하여 상기 제 2 고전압을 상기 공통 노드(CN)로 공급할 수 있다. 상기 제 2 고전압 공급부(230)는 전압 제한 소자(231) 및 제 2 공급 소자(232)를 포함할 수 있다. 상기 전압 제한 소자(231)는 상기 바이어스 전압(PBIAS)에 기초하여 상기 제 1 전원전압(V1)보다 낮은 레벨을 갖는 상기 제 2 고전압을 생성할 수 있다. 상기 전압 제한 소자(231)는 상기 바이어스 전압(PBIAS)에 기초하여 상기 제 2 고전압의 레벨을 조절할 수 있다. 상기 바이어스 전압(PBIAS)은 상기 전압 제한 소자(231)의 전도 정도를 조절하기 위해 임의의 전압 레벨을 가질 수 있다. 상기 전압 제한 소자(231)는 예를 들어, P 채널 모스 트랜지스터일 수 있다. 상기 전압 제한 소자(231)는 게이트로 상기 바이어스 전압(PBIAS)을 수신하고, 소스가 상기 제 1 전원전압(V1) 단자와 연결될 수 있다. 상기 제 2 공급 소자(232)는 상기 제 2 동작 모드 신호(CMLEN)에 기초하여 상기 전압 제한 소자(231)를 통해 생성된 상기 제 2 고전압을 상기 공통 노드(CN)로 제공할 수 있다. 상기 제 2 공급 소자(232)는 예를 들어, P 채널 모스 트랜지스터일 수 있다. 상기 제 2 공급 소자(232)는 게이트로 상기 제 2 동작 모드 신호(CMLEN)를 수신하고, 소스가 상기 전압 제한 소자(231)의 드레인과 연결되며, 드레인이 상기 공통 노드(CN)와 연결될 수 있다.
도 6에서, 상기 하이브리드 버퍼 회로(200)는 버퍼 제어 회로(260)를 더 포함할 수 있다. 상기 버퍼 제어 회로(260)는 모드 선택 신호(MS)에 기초하여 상기 제 1 동작 모드 신호(CMOSEN) 및 상기 제 2 동작 모드 신호(CMLEN)를 생성할 수 있다. 예를 들어, 상기 버퍼 제어 회로(160)는 제 1 동작 모드에서 로우 레벨을 갖는 모드 선택 신호(MS)에 기초하여 로우 레벨로 인에이블되는 상기 제 1 동작 모드 신호(CMOSEN)를 생성하고 하이 레벨로 디스에이블되는 상기 제 2 동작 모드 신호(CMLEN)를 생성할 수 있다. 상기 버퍼 제어 회로(260)는 제 2 동작 모드에서 하이 레벨을 갖는 모드 선택 신호(MS)에 기초하여 로우 레벨로 인에이블되는 상기 제 2 동작 모드 신호(CMLEN)를 생성하고 하이 레벨로 디스에이블되는 상기 제 1 동작 모드 신호(CMOSEN)를 생성할 수 있다.
도 6에서, 상기 하이브리드 버퍼 회로(200)는 게이팅부(240)를 더 포함할 수 있다. 상기 게이팅부(240)는 상기 제 1 동작 모드에서 상기 입력 신호(IN, INB)에 기초하여 상기 저전압을 상기 제 1 및 제 2 출력 노드(PO, NO) 중 하나로 공급할 수 있고, 상기 제 2 동작 모드에서 상기 입력 신호(IN, INB)와 무관하게 상기 저전압을 상기 제 1 및 제 2 출력 노드(PO, NO)로 공급할 수 있다. 예를 들어, 상기 게이팅부(240)는 상기 제 1 동작 모드 신호(CMOSEN) 및 상기 입력 신호(IN, INB)에 기초하여 상기 제 2 전원전압(V2) 단자와 상기 제 1 및 제 2 출력 노드(PO, NO)를 연결할 수 있다. 상기 게이팅부(240)는 상기 제 1 동작 모드 신호(CMOSEN)가 인에이블되었을 때 상기 입력 신호(IN, INB)에 기초하여 상기 제 2 전원전압(V2) 단자를 상기 제 1 및 제 2 출력 노드(PO, NO) 중 하나와 연결할 수 있다. 상기 게이팅부(240)는 상기 제 1 동작 모드 신호(CMOSEN)가 디스에이블되었을 때 상기 제 2 전원전압(V2) 단자를 상기 제 1 및 제 2 출력 노드(PO, NO) 모두와 연결할 수 있다. 상기 게이팅부(240)는 제 1 게이팅 소자(241) 및 제 2 게이팅 소자(242)를 포함할 수 있다. 상기 제 1 및 제 2 게이팅 소자(241, 242)는 각각 N 채널 모스 트랜지스터일 수 있다. 상기 제 1 게이팅 소자(241)는 게이트로 제 1 게이팅 신호(GC1)를 수신하고, 드레인이 상기 제 2 출력 노드(NO)와 연결되며, 소스가 상기 제 2 전원전압(V2) 단자와 연결될 수 있다. 상기 제 2 게이팅 소자(242)는 게이트로 제 2 게이팅 신호(GC2)를 수신하고, 드레인이 상기 제 1 출력 노드(PO)로 연결되며, 소스가 상기 제 2 전원전압(V2) 단자와 연결될 수 있다.
상기 버퍼 제어 회로(260)는 상기 제 1 동작 모드 신호(CMOSEN) 및 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 게이팅 신호(GC1, GC2)를 생성할 수 있다. 예를 들어, 상기 버퍼 제어 회로(260)는 상기 제 2 동작 모드 신호(CMLEN)가 로우 레벨로 인에이블되었을 때 상기 입력 신호(IN, INB)에 무관하게 상기 제 1 및 제 2 게이팅 신호(GC1, GC2)를 하이 레벨로 인에이블시킬 수 있다. 상기 버퍼 제어 회로(260)는 상기 제 1 동작 모드 신호(CMOSEN)가 로우 레벨로 인에이블되었을 때, 상기 정 입력 신호(IN)가 하이 레벨이고 상기 상보 입력 신호(INB)가 로우 레벨이면 상기 제 1 게이팅 신호(GC1)를 하이 레벨로 인에이블시키고 상기 제 2 게이팅 신호(GC2)를 로우 레벨로 디스에이블시킬 수 있다. 상기 버퍼 제어 회로(260)는 상기 제 1 동작 모드 신호(CMOSEN)가 로우 레벨로 인에이블되었을 때, 상기 정 입력 신호(IN)가 로우 레벨이고 상기 상보 입력 신호(INB)가 하이 레벨이면 상기 제 1 게이팅 신호(GC1)를 로우 레벨로 디스에이블시키고 상기 제 2 게이팅 신호(GC2)를 하이 레벨로 인에이블시킬 수 있다.
도 6에서, 상기 하이브리드 버퍼 회로(200)는 로드부(250)를 더 포함할 수 있다. 상기 로드부(250)는 상기 제 2 전원전압(V2) 단자와 상기 게이팅부(240) 사이에 연결될 수 있다. 상기 로드부(250)는 제 1 저항 소자(251) 및 제 2 저항 소자(252)를 포함할 수 있다. 상기 제 1 저항 소자(251)의 일 단은 상기 제 2 전원전압(V2) 단자와 연결될 수 있고, 상기 제 1 저항 소자(251)의 타 단은 상기 제 1 게이팅 소자(241)의 소스와 연결될 수 있다. 상기 제 2 저항 소자(252)의 일 단은 상기 제 2 전원전압(V2) 단자와 연결될 수 있고, 상기 제 2 저항 소자(252)의 타 단은 상기 제 2 게이팅 소자(242)의 소스와 연결될 수 있다.
도 7a 및 도 7b는 도 6에 도시된 하이브리드 버퍼 회로(200)의 동작을 보여주는 도면이다. 도 6 내지 도 7b를 참조하여, 본 발명의 실시예에 따른 하이브리드 버퍼 회로(200)의 동작을 설명하면 다음과 같다. 상기 제 1 동작 모드를 지시하기 위해 상기 모드 선택 신호(MS)는 로직 로우 레벨을 가질 수 있다. 상기 버퍼 제어 회로(260)는 상기 제 1 동작 모드 신호(CMOSEN)를 로우 레벨로 인에이블시키고, 상기 제 2 동작 모드 신호(CMLEN)를 하이 레벨로 디스에이블시킬 수 있다. 상기 제 1 고전압 공급부(220)의 제 1 공급 소자(221)는 상기 제 1 동작 모드 신호(CMOSEN)에 기초하여 턴온되어 상기 제 1 전원전압(V1) 단자를 상기 공통 노드(CN)와 연결하고, 상기 제 1 전원전압(V1)과 실질적으로 동일한 레벨을 갖는 제 1 고전압(VH1)을 상기 공통 노드(CN)로 공급할 수 있다. 상기 제 2 고전압 공급부(230)의 제 2 공급 소자(232)는 턴오프될 수 있다. 상기 정 입력 신호(IN) 및 상기 상보 입력 신호(INB)의 하이 레벨은 입력 고전압(VINH)의 레벨을 가질 수 있고, 상기 정 입력 신호(IN) 및 상기 상보 입력 신호(INB)의 로우 레벨은 입력 저전압(VINL)의 레벨을 가질 수 있다. 상기 정 입력 신호(IN)가 로우 레벨이고, 상기 상보 입력 신호(INB)가 하이 레벨일 때, 상기 입력부(210)의 제 1 스위칭 소자(211)는 턴온되고, 상기 제 2 스위칭 소자(212)는 턴오프될 수 있다. 상기 제 2 게이팅 소자(242)는 턴온되어 상기 제 2 전원전압(V2)과 실질적으로 동일한 레벨을 갖는 상기 저전압(VL)을 상기 제 1 출력 노드(PO)로 공급할 수 있다. 상기 제 1 게이팅 소자(241)는 턴오프되어 상기 제 2 출력 노드(NO)로 상기 저전압(VL)을 공급하지 않을 수 있다. 따라서, 상기 제 1 출력 노드(PO)는 상기 저전압(VL)으로 구동되고, 상기 제 1 출력 노드(PO)로부터 상기 저전압(VL)에 대응되는 레벨을 갖는 정 출력 신호(OUT)가 생성될 수 있다. 상기 제 2 출력 노드(NO)는 상기 제 1 고전압(VH1)으로 구동되고, 상기 제 2 출력 노드(NO)로부터 상기 제 1 고전압(VH1)에 대응되는 레벨을 갖는 상보 출력 신호(OUTB)가 생성될 수 있다.
상기 정 입력 신호(IN)가 하이 레벨이고, 상기 상보 입력 신호(INB)가 로우 레벨일 때, 상기 입력부(210)의 제 1 스위칭 소자(211)는 턴오프되고, 상기 제 2 스위칭 소자(212)는 턴온될 수 있다. 상기 제 1 게이팅 소자(241)는 턴온되어 상기 제 2 출력 노드(NO)로 상기 제 2 전원전압(V2)과 실질적으로 동일한 레벨을 갖는 저전압(VL)을 공급하고, 상기 제 2 게이팅 소자(242)는 턴오프되어 상기 저전압(VL)을 상기 제 1 출력 노드(PO)로 공급하지 않을 수 있다. 따라서, 상기 제 1 출력 노드(PO)는 상기 제 1 고전압(VH1)으로 구동되고, 상기 제 1 출력 노드(PO)로부터 상기 제 1 고전압(VH1)에 대응되는 레벨을 갖는 정 출력 신호(OUT)가 생성될 수 있다. 상기 제 2 출력 노드(NO)는 상기 저전압(VL)으로 구동되고, 상기 제 2 출력 노드(NO)로부터 상기 저전압(VL)에 대응되는 레벨을 갖는 상보 출력 신호(OUTB)가 생성될 수 있다. 도 6a에 도시된 것과 같이, 상기 정 출력 신호(OUT) 및 상기 상보 출력 신호(OUTB)는 상기 제 1 고전압(VH1) 및 상기 저전압(VL) 사이에서 스윙할 수 있고, 실질적으로 상기 제 1 전원전압(V1) 및 상기 제 2 전원전압(V2) 사이에서 풀 스윙하는 신호로서 생성될 수 있다.
상기 제 2 동작 모드를 지시하기 위해 상기 모드 선택 신호(MS)는 로직 하이 레벨을 가질 수 있다. 상기 버퍼 제어 회로(260)는 상기 제 2 동작 모드 신호(CMLEN)를 로우 레벨로 인에이블시키고, 상기 제 1 동작 모드 신호(CMOSEN)를 하이 레벨로 디스에이블시킬 수 있다. 상기 제 1 고전압 공급부(220)의 제 1 공급 소자(221)는 턴오프될 수 있다. 상기 제 2 고전압 공급부(230)의 전압 제한 소자(231)는 상기 바이어스 전압(VBIAS)에 기초하여 상기 제 1 전원전압(V1)보다 낮은 레벨을 갖는 상기 제 2 고전압(VH2)을 생성하고, 상기 제 2 공급 소자(232)는 상기 제 2 동작 모드 신호(CMLEN)에 기초하여 턴온되어 상기 제 2 고전압(VH2)을 상기 공통 노드(CN)로 공급할 수 있다. 상기 제 1 및 제 2 게이팅 소자(241, 242)는 상기 제 2 동작 모드 중에 계속해서 턴온될 수 있다. 상기 정 입력 신호(IN)가 로우 레벨이고, 상기 상보 입력 신호(INB)가 하이 레벨일 때, 상기 입력부(210)의 제 1 스위칭 소자(211)는 턴온되고, 상기 제 2 스위칭 소자(212)는 턴오프될 수 있다. 상기 제 1 출력 노드(PO)는 상기 저전압(VL)으로 구동되고, 상기 제 1 출력 노드(PO)로부터 상기 저전압(VL)에 대응되는 레벨을 갖는 정 출력 신호(OUT)가 생성될 수 있다. 상기 제 2 출력 노드(NO)는 상기 제 2 고전압(VH2)으로 구동되고, 상기 제 2 출력 노드(NO)로부터 상기 제 2 고전압(VH2)에 대응되는 레벨을 갖는 상보 출력 신호(OUTB)가 생성될 수 있다.
상기 정 입력 신호(IN)가 하이 레벨이고, 상기 상보 입력 신호(INB)가 로우 레벨일 때, 상기 입력부(210)의 제 1 스위칭 소자(211)는 턴오프되고, 상기 제 2 스위칭 소자(212)는 턴온될 수 있다. 따라서, 상기 제 1 출력 노드(PO)는 상기 제 2 고전압(VH2)으로 구동되고, 상기 제 1 출력 노드(PO)로부터 상기 제 2 고전압(VH2)에 대응되는 레벨을 갖는 정 출력 신호(OUT)가 생성될 수 있다. 상기 제 2 출력 노드(NO)는 상기 저전압(VL)으로 구동되고, 상기 제 2 출력 노드(NO)로부터 상기 저전압(VL)에 대응되는 레벨을 갖는 상보 출력 신호(OUTB)가 생성될 수 있다. 도 6b에 도시된 것과 같이, 상기 정 출력 신호(OUT) 및 상기 상보 출력 신호(OUTB)는 상기 제 2 고전압(VH2) 및 상기 저전압(VL) 사이에서 스윙할 수 있고, 실질적으로 상기 제 2 고전압(VH2) 및 상기 제 2 전원전압(V2) 사이에서 스윙할 수 있다. 상기 제 2 동작 모드에서 생성되는 출력 신호(OUT, OUTB)의 스윙 폭은 상기 제 1 동작 모드에서 생성되는 출력 신호(OUT, OUTB)의 스윙 폭보다 작을 수 있다.
도 8은 본 발명의 실시예에 따른 하이브리드 버퍼 회로(300)의 구성을 보여주는 도면이다. 도 8에서, 상기 하이브리드 버퍼 회로(300)는 도 1 및 도 6에 도시된 하이브리드 버퍼 회로(100, 200)의 특성을 조합한 것일 수 있다. 따라서, 상기 하이브리드 버퍼 회로(300)의 기술적 특징 및 동작 원리는 상기 하이브리드 버퍼 회로(100, 200)와 실질적으로 동일할 수 있다. 도 8에서, 상기 하이브리드 버퍼 회로(300)는 입력부(310)를 포함할 수 있다. 상기 입력부(310)는 입력 신호(IN, INB)를 수신하고, 상기 입력 신호(IB, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)를 상기 제 1 공통 노드(CN1) 및 제 2 공통 노드(CN2) 중 하나와 각각 연결할 수 있다. 상기 입력부(310)는 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)의 전압 레벨을 변화시켜 출력 신호(OUT, OUTB)를 생성할 수 있다. 상기 하이브리드 버퍼 회로(300)는 동작 모드에 기초하여 상기 제 1 공통 노드(CN1)로 제 1 고전압 및 제 2 고전압 중 하나를 공급할 수 있고, 상기 제 2 공통 노드(CN2)로 제 1 저전압 및 제 2 저전압 중 하나를 공급할 수 있다. 상기 제 1 고전압은 상기 제 1 전원전압(V1)과 실질적으로 동일한 레벨을 가질 수 있고, 상기 제 2 고전압은 상기 제 1 고전압보다 낮은 레벨을 가질 수 있다. 상기 제 1 저전압은 상기 제 2 전원전압(V2)과 실질적으로 동일한 레벨을 가질 수 있고, 상기 제 2 저전압은 상기 제 1 저전압보다 높고 상기 제 2 고전압보다 낮은 레벨을 가질 수 있다. 상기 하이브리드 버퍼 회로(300)는 제 1 동작 모드에서 상기 제 1 공통 노드(CN1)로 상기 제 1 고전압을 공급하고, 상기 제 2 공통 노드(CN2)로 제 1 저전압을 공급할 수 있다. 상기 하이브리드 버퍼 회로(300)는 제 2 동작 모드에서 상기 제 1 공통 노드(CN1)로 상기 제 2 고전압을 공급하고, 상기 제 2 공통 노드(CN2)로 제 2 저전압을 공급할 수 있다.
상기 하이브리드 버퍼 회로(300)는 상기 제 1 동작 모드에서 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)로 제 1 고전압 및 제 1 저전압을 제공할 수 있다. 상기 입력부(310)는 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)를 상기 제 1 및 제 2 공통 노드(CN1, CN2)와 각각 연결할 수 있다. 따라서, 상기 하이브리드 버퍼 회로(300)는 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)를 통해 상기 제 1 고전압과 상기 제 1 저전압 사이에서 스윙하는 출력 신호(OUT, OUTB)를 생성할 수 있다. 상기 하이브리드 버퍼 회로(300)는 상기 제 2 동작 모드에서 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)로 상기 제 2 고전압 및 상기 제 2 저전압을 제공할 수 있다. 상기 입력부(310)는 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)를 상기 제 1 및 제 2 공통 노드(CN1, CN2)와 각각 연결할 수 있다. 따라서, 상기 하이브리드 버퍼 회로(300)는 상기 입력 신호(IN, INB)에 기초하여 상기 제 1 및 제 2 출력 노드(PO, NO)를 통해 상기 제 2 고전압과 상기 제 2 저전압 사이에서 스윙하는 출력 신호(OUT, OUTB)를 생성할 수 있다.
상기 입력부(310)는 제 1 스위칭 소자(311A), 제 2 스위칭 소자(312A), 제 3 스위칭 소자(311B) 및 제 4 스위칭 소자(312B)를 포함할 수 있다. 상기 제 1 및 제 3 스위칭 소자(311A, 311B)는 각각 P 채널 모스 트랜지스터일 수 있다. 상기 제 2 및 제 4 스위칭 소자(312A, 312B)는 각각 N 채널 모스 트랜지스터일 수 있다. 상기 제 1 스위칭 소자(311A)는 게이트로 상기 정 입력 신호(IN)를 수신하고, 소스가 상기 제 1 공통 노드(CN1)와 연결되며, 드레인이 상기 제 2 출력 노드(NO)와 연결될 수 있다. 상기 제 2 스위칭 소자(312A)는 게이트로 상기 정 입력 신호(IN)를 수신하고, 드레인이 상기 제 2 출력 노드(NO)와 연결되며, 소스가 상기 제 2 공통 노드(CN2)와 연결될 수 있다. 상기 제 3 스위칭 소자(311B)는 게이트로 상기 상보 입력 신호(INB)를 수신하고, 소스가 상기 제 1 공통 노드(CN1)와 연결되며, 드레인이 상기 제 1 출력 노드(PO)와 연결될 수 있다. 상기 제 4 스위칭 소자(312B)는 게이트로 상기 상보 입력 신호(INB)를 수신하고, 드레인이 상기 제 1 출력 노드(PO)와 연결되며, 소스가 상기 제 2 공통 노드(CN2)와 연결될 수 있다.
도 8에서, 상기 하이브리드 버퍼 회로(300)는 제 1 저전압 공급부(320A), 제 2 저전압 공급부(330A), 제 1 고전압 공급부(320B) 및 제 2 고전압 공급부(330B)를 더 포함할 수 있다. 상기 제 1 저전압 공급부(320A)는 상기 제 1 동작 모드에서 상기 제 1 저전압을 상기 제 2 공통 노드(CN2)로 공급할 수 있다. 상기 제 1 저전압 공급부(320A)는 제 1 동작 모드 신호(CMOSEN)에 기초하여 상기 제 2 전원전압(V2)을 상기 제 2 공통 노드(CN2)로 공급할 수 있다. 상기 제 1 저전압 공급부(320A)는 제 1 공급 소자(321A)를 포함할 수 있다. 상기 제 1 공급 소자(321A)는 예를 들어, N 채널 모스 트랜지스터일 수 있다. 상기 제 1 공급 소자(321A)는 게이트로 상기 제 1 동작 모드 신호(CMOSEN)를 수신하고, 드레인이 상기 제 2 공통 노드(CN2)와 연결되고, 소스가 상기 제 2 전원전압(V2) 단자와 연결될 수 있다.
상기 제 2 저전압 공급부(330A)는 상기 제 2 동작 모드에서 상기 제 2 저전압을 상기 제 2 공통 노드(CN2)로 공급할 수 있다. 상기 제 2 저전압 공급부(330A)는 제 2 동작 모드 신호(CMLEN) 및 바이어스 전압(NBIAS)에 기초하여 상기 제 2 저전압을 상기 제 2 공통 노드(CN2)로 공급할 수 있다. 상기 제 2 저전압 공급부(330A)는 상기 바이어스 전압(NBIAS)에 기초하여 상기 제 2 전원전압(V2)으로부터 상기 제 2 저전압을 생성할 수 있고, 상기 제 2 동작 모드 신호(CMLEN)에 기초하여 상기 제 2 저전압을 상기 제 2 공통 노드(CN2)로 공급할 수 있다. 상기 제 2 저전압 공급부(330A)는 전압 제한 소자(331A) 및 제 2 공급 소자(332A)를 포함할 수 있다. 상기 전압 제한 소자(331A)는 상기 바이어스 전압(NBIAS)에 기초하여 상기 제 2 전원전압(V2)보다 높은 레벨을 갖는 상기 제 2 저전압을 생성할 수 있다. 상기 전압 제한 소자(331A)는 상기 바이어스 전압(NBIAS)에 기초하여 상기 제 2 저전압의 레벨을 조절할 수 있다. 상기 전압 제한 소자(331A)는 예를 들어, N 채널 모스 트랜지스터일 수 있다. 상기 전압 제한 소자(331A)는 게이트로 상기 바이어스 전압(NBIAS)을 수신하고, 소스가 상기 제 2 전원전압(V2) 단자와 연결될 수 있다. 상기 제 2 공급 소자(332A)는 상기 제 2 동작 모드 신호(CMLEN)에 기초하여 상기 전압 제한 소자(331A)를 통해 생성된 상기 제 2 저전압을 상기 제 2 공통 노드(CN2)로 제공할 수 있다. 상기 제 2 공급 소자(332A)는 예를 들어, N 채널 모스 트랜지스터일 수 있다. 상기 제 2 공급 소자(332A)는 게이트로 상기 제 2 동작 모드 신호(CMLEN)를 수신하고, 드레인이 상기 제 2 공통 노드(CN2)와 연결되며, 소스가 상기 전압 제한 소자(331A)의 드레인과 연결될 수 있다.
상기 제 1 고전압 공급부(320B)는 상기 제 1 동작 모드에서 상기 제 1 고전압을 상기 제 1 공통 노드(CN1)로 공급할 수 있다. 상기 제 1 고전압 공급부(320B)는 제 1 동작 모드 신호(CMOSEN)에 기초하여 상기 제 1 전원전압(V1)을 상기 제 1 공통 노드(CN1)로 공급할 수 있다. 상기 제 1 고전압 공급부(320B)는 제 1 공급 소자(321B)를 포함할 수 있다. 상기 제 1 공급 소자(321B)는 예를 들어, P 채널 모스 트랜지스터일 수 있다. 상기 제 1 공급 소자(321B)는 게이트로 상기 제 1 동작 모드 신호(CMOSEN)의 반전 신호(CMOSENB)를 수신하고, 소스가 상기 제 1 전원전압(V1) 단자와 연결되며, 드레인이 상기 제 1 공통 노드(CN1)와 연결될 수 있다.
상기 제 2 고전압 공급부(330B)는 상기 제 2 동작 모드에서 상기 제 2 고전압을 상기 제 1 공통 노드(CN1)로 공급할 수 있다. 상기 제 2 고전압 공급부(330B)는 제 2 동작 모드 신호(CMLEN) 및 바이어스 전압(PBIAS)에 기초하여 상기 제 2 고전압을 상기 제 1 공통 노드(CN1)로 공급할 수 있다. 상기 제 2 고전압 공급부(330B)는 상기 바이어스 전압(PBIAS)에 기초하여 상기 제 1 전원전압(V1)으로부터 상기 제 2 고전압을 생성할 수 있고, 상기 제 2 동작 모드 신호(CMLEN)에 기초하여 상기 제 2 고전압을 상기 제 1 공통 노드(CN1)로 공급할 수 있다. 상기 제 2 고전압 공급부(330B)는 전압 제한 소자(331B) 및 제 2 공급 소자(332B)를 포함할 수 있다. 상기 전압 제한 소자(331B)는 상기 바이어스 전압(PBIAS)에 기초하여 상기 제 1 전원전압(V1)보다 낮은 레벨을 갖는 상기 제 2 고전압을 생성할 수 있다. 상기 전압 제한 소자(331B)는 상기 바이어스 전압(PBIAS)에 기초하여 상기 제 2 고전압의 레벨을 조절할 수 있다. 상기 전압 제한 소자(331B)는 예를 들어, P 채널 모스 트랜지스터일 수 있다. 상기 전압 제한 소자(331B)는 게이트로 상기 바이어스 전압(PBIAS)을 수신하고, 소스가 상기 제 1 전원전압(V1) 단자와 연결될 수 있다. 상기 제 2 공급 소자(332B)는 상기 제 2 동작 모드 신호(CMLEN)에 기초하여 상기 전압 제한 소자(331B)를 통해 생성된 상기 제 2 고전압을 상기 제 1 공통 노드(CN1)로 제공할 수 있다. 상기 제 2 공급 소자(332B)는 예를 들어, P 채널 모스 트랜지스터일 수 있다. 상기 제 2 공급 소자(332B)는 게이트로 상기 제 2 동작 모드 신호(CMLEN)의 반전 신호(CMLENB)를 수신하고, 소스가 상기 전압 제한 소자(331B)의 드레인과 연결되며, 드레인이 상기 제 1 공통 노드(CN1)와 연결될 수 있다.
도 8에서, 상기 하이브리드 버퍼 회로(300)는 버퍼 제어 회로(360)를 더 포함할 수 있다. 상기 버퍼 제어 회로(360)는 모드 선택 신호(MS)에 기초하여 상기 제 1 동작 모드 신호(CMOSEN) 및 상기 제 2 동작 모드 신호(CMLEN)를 생성할 수 있다. 예를 들어, 상기 버퍼 제어 회로(360)는 제 1 동작 모드에서 로우 레벨을 갖는 모드 선택 신호(MS)에 기초하여 하이 레벨로 인에이블되는 상기 제 1 동작 모드 신호(CMOSEN)를 생성하고 로우 레벨로 디스에이블되는 상기 제 2 동작 모드 신호(CMLEN)를 생성할 수 있다. 상기 버퍼 제어 회로(360)는 제 2 동작 모드에서 하이 레벨을 갖는 모드 선택 신호(MS)에 기초하여 하이 레벨로 인에이블되는 상기 제 2 동작 모드 신호(CMLEN)를 생성하고 로우 레벨로 디스에이블되는 상기 제 1 동작 모드 신호(CMOSEN)를 생성할 수 있다.
도 9a 및 도 9b는 도 8에 도시된 하이브리드 버퍼 회로(300)의 동작을 보여주는 도면이다. 도 8 내지 도 9b를 참조하여, 본 발명의 실시예에 따른 하이브리드 버퍼 회로(300)의 동작을 설명하면 다음과 같다. 상기 제 1 동작 모드를 지시하기 위해 상기 모드 선택 신호(MS)는 로직 로우 레벨을 가질 수 있다. 상기 버퍼 제어 회로(360)는 상기 제 1 동작 모드 신호(CMOSEN)를 하이 레벨로 인에이블시키고, 상기 제 2 동작 모드 신호(CMLEN)를 로우 레벨로 디스에이블시킬 수 있다. 상기 제 1 저전압 공급부(320A)의 제 1 공급 소자(321A)는 상기 제 1 동작 모드 신호에 기초하여 턴온되어 상기 제 2 전원전압(V2) 단자를 상기 제 2 공통 노드(CN2)와 연결하고, 상기 제 2 전원전압(V2)과 실질적으로 동일한 레벨을 갖는 제 1 저전압(VL1)을 상기 제 1 공통 노드(CN2)로 공급할 수 있다. 상기 제 1 고전압 공급부(320B)의 제 1 공급 소자(321B)는 상기 제 1 동작 모드 신호의 반전 신호(CMOSENB)에 기초하여 턴온되어 상기 제 1 전원전압(V1) 단자를 상기 제 1 공통 노드(CN1)와 연결하고, 상기 제 1 전원전압(V1)과 실질적으로 동일한 레벨을 갖는 제 1 고전압(VH1)을 상기 제 1 공통 노드(CN1)로 공급할 수 있다. 상기 제 2 저전압 공급부(330A)의 제 2 공급 소자(332A) 및 상기 제 2 고전압 공급부(330B)의 제 2 공급 소자(332B)는 턴오프될 수 있다.
상기 정 입력 신호(IN) 및 상기 상보 입력 신호(INB)의 하이 레벨은 입력 고전압(VINH)의 레벨을 가질 수 있고, 상기 정 입력 신호(IN) 및 상기 상보 입력 신호(INB)의 로우 레벨은 입력 저전압(VINL)의 레벨을 가질 수 있다. 상기 정 입력 신호(IN)가 로우 레벨이고, 상기 상보 입력 신호(INB)가 하이 레벨일 때, 상기 입력부(310)의 제 1 스위칭 소자(311A) 및 제 4 스위칭 소자(312B)는 턴온되고, 상기 제 2 스위칭 소자(312A) 및 제 3 스위칭 소자(311B)는 턴오프될 수 있다. 따라서, 상기 제 1 출력 노드(PO)는 상기 제 1 저전압(VL1)으로 구동되고, 상기 제 1 출력 노드(PO)로부터 상기 제 1 저전압(VL1)에 대응되는 레벨을 갖는 정 출력 신호(OUT)가 생성될 수 있다. 상기 제 2 출력 노드(NO)는 상기 제 1 고전압(VH1)으로 구동되고, 상기 제 2 출력 노드(NO)로부터 상기 제 1 고전압(VH1)에 대응되는 레벨을 갖는 상보 출력 신호(OUTB)가 생성될 수 있다.
상기 정 입력 신호(IN)가 하이 레벨이고, 상기 상보 입력 신호(INB)가 로우 레벨일 때, 상기 입력부(310)의 제 2 스위칭 소자(312A) 및 제 3 스위칭 소자(311B)는 턴온되고, 제 1 스위칭 소자(311A) 및 제 4 스위칭 소자(312B)는 턴오프될 수 있다. 따라서, 상기 제 1 출력 노드(PO)는 상기 제 1 고전압(VH1)으로 구동되고, 상기 제 1 출력 노드(PO)로부터 상기 제 1 고전압(VH1)에 대응되는 레벨을 갖는 정 출력 신호(OUT)가 생성될 수 있다. 상기 제 2 출력 노드(NO)는 상기 제 1 저전압(VL1)으로 구동되고, 상기 제 2 출력 노드(NO)로부터 상기 제 1 저전압(VL1)에 대응되는 레벨을 갖는 상보 출력 신호(OUTB)가 생성될 수 있다. 도 9a에 도시된 것과 같이, 상기 정 출력 신호(OUT) 및 상기 상보 출력 신호(OUTB)는 상기 제 1 고전압(VH1) 및 상기 제 1 저전압(VL1) 사이에서 스윙할 수 있고, 실질적으로 상기 제 1 전원전압(V1) 및 상기 제 2 전원전압(V2) 사이에서 풀 스윙하는 신호로서 생성될 수 있다.
상기 제 2 동작 모드를 지시하기 위해 상기 모드 선택 신호(MS)는 로직 하이 레벨을 가질 수 있다. 상기 버퍼 제어 회로(260)는 상기 제 2 동작 모드 신호(CMLEN)를 하이 레벨로 인에이블시키고, 상기 제 1 동작 모드 신호(CMOSEN)를 로우 레벨로 디스에이블시킬 수 있다. 상기 제 1 저전압 공급부(320A)의 제 1 공급 소자(321A) 및 상기 제 1 고전압 공급부(320B)의 제 1 공급 소자(321B)는 턴오프될 수 있다. 상기 제 2 저전압 공급부(330A)의 전압 제한 소자(331A)는 상기 바이어스 전압(NBIAS)에 기초하여 상기 제 2 전원전압(V2)보다 높은 레벨을 갖는 상기 제 2 저전압(VL2)을 생성하고, 상기 제 2 공급 소자(332A)는 상기 제 2 동작 모드 신호(CMLEN)에 기초하여 턴온되어 상기 제 2 저전압(VL2)을 상기 제 2 공통 노드(CN2)로 공급할 수 있다. 상기 제 2 고전압 공급부(330B)의 전압 제한 소자(331B)는 상기 바이어스 전압(PBIAS)에 기초하여 상기 제 1 전원전압(V1)보다 낮은 레벨을 갖는 상기 제 2 고전압(VH2)을 생성하고, 상기 제 2 공급 소자(332B)는 상기 제 2 동작 모드 신호의 반전 신호(CMLENB)에 기초하여 턴온되어 상기 제 2 고전압(VH2)을 상기 제 1 공통 노드(CN1)로 공급할 수 있다.
상기 정 입력 신호(IN) 및 상기 상보 입력 신호(INB)의 하이 레벨은 입력 고전압(VINH)의 레벨을 가질 수 있고, 상기 정 입력 신호(IN) 및 상기 상보 입력 신호(INB)의 로우 레벨은 입력 저전압(VINL)의 레벨을 가질 수 있다. 상기 정 입력 신호(IN)가 로우 레벨이고, 상기 상보 입력 신호(INB)가 하이 레벨일 때, 상기 입력부(310)의 제 1 스위칭 소자(311A) 및 제 4 스위칭 소자(312B)는 턴온되고, 상기 제 2 스위칭 소자(312A) 및 제 3 스위칭 소자(311B)는 턴오프될 수 있다. 상기 제 1 출력 노드(PO)는 상기 제 2 저전압(VL2)으로 구동되고, 상기 제 1 출력 노드(PO)로부터 상기 제 2 저전압(VL2)에 대응되는 레벨을 갖는 정 출력 신호(OUT)가 생성될 수 있다. 상기 제 2 출력 노드(NO)는 상기 제 2 고전압(VH2)으로 구동되고, 상기 제 2 출력 노드(NO)로부터 상기 제 2 고전압(VH2)에 대응되는 레벨을 갖는 상보 출력 신호(OUTB)가 생성될 수 있다.
상기 정 입력 신호(IN)가 하이 레벨이고, 상기 상보 입력 신호(INB)가 로우 레벨일 때, 상기 입력부(310)의 제 2 스위칭 소자(312A) 및 제 3 스위칭 소자(311B)는 턴온되고, 제 1 스위칭 소자(311A) 및 제 4 스위칭 소자(312B)는 턴오프될 수 있다. 따라서, 상기 제 1 출력 노드(PO)는 상기 제 2 고전압(VH2)으로 구동되고, 상기 제 1 출력 노드(PO)로부터 상기 제 2 고전압(VH2)에 대응되는 레벨을 갖는 정 출력 신호(OUT)가 생성될 수 있다. 상기 제 2 출력 노드(NO)는 상기 제 2 저전압(VL2)으로 구동되고, 상기 제 2 출력 노드(NO)로부터 상기 제 2 저전압(VL2)에 대응되는 레벨을 갖는 상보 출력 신호(OUTB)가 생성될 수 있다. 도 9b에 도시된 것과 같이, 상기 정 출력 신호(OUT) 및 상기 상보 출력 신호(OUTB)는 상기 제 2 고전압(VH2) 및 상기 제 2 저전압(VL2) 사이에서 스윙할 수 있다. 상기 제 2 동작 모드에서 생성되는 출력 신호(OUT, OUTB)의 스윙 폭은 상기 제 1 동작 모드에서 생성되는 출력 신호(OUT, OUTB)의 스윙 폭보다 작을 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (32)

  1. 입력 신호에 기초하여 제 1 출력 노드 및 제 2 출력 노드를 공통 노드와 연결하는 입력부를 포함하고,
    제 1 동작 모드에서 상기 입력 신호에 기초하여 상기 제 1 및 제 2 출력 노드 중 하나로 고전압을 제공하고 상기 공통 노드로 제 1 저전압을 제공하며,
    제 2 동작 모드에서 상기 제 1 및 제 2 출력 노드로 상기 고전압을 제공하고, 상기 공통 노드로 상기 제 1 저전압과 다른 레벨을 갖는 제 2 저전압을 제공하는 버퍼 회로.
  2. 제 1 항에 있어서,
    상기 고전압은 제 1 전원전압과 실질적으로 동일한 레벨을 갖고, 상기 제 1 저전압은 상기 제 1 전원전압보다 낮은 레벨을 갖는 제 2 전원전압과 실질적으로 동일한 레벨을 갖는 버퍼 회로.
  3. 제 2 항에 있어서,
    상기 제 2 저전압은 상기 제 1 저전압보다 높고 상기 제 1 전원전압보다 낮은 레벨을 갖는 버퍼 회로.
  4. 제 1 항에 있어서,
    상기 버퍼 회로는 상기 제 1 동작 모드에서 상기 입력 신호에 기초하여 상기 고전압을 상기 제 1 및 제 2 출력 노드 중 하나로 제공하고, 상기 제 2 동작 모드에서 상기 고전압을 상기 제 1 및 제 2 출력 노드로 제공하는 게이팅부를 더 포함하는 버퍼 회로.
  5. 제 4 항에 있어서,
    상기 게이팅부와 제 1 전원전압 단자 사이에 연결되어 상기 고전압을 공급하는 로드부를 더 포함하는 버퍼 회로.
  6. 제 4 항에 있어서,
    상기 게이팅부와 상기 제 1 및 제 2 출력 노드 사이에 연결되는 로드부를 더 포함하는 버퍼 회로.
  7. 제 2 항에 있어서,
    상기 제 1 동작 모드에서 상기 제 1 저전압을 상기 공통 노드로 제공하는 제 1 저전압 공급부; 및
    상기 제 2 동작 모드에서 상기 제 2 전원전압으로부터 상기 제 2 저전압을 생성하고, 상기 제 2 저전압을 상기 공통 노드로 제공하는 제 2 저전압 공급부를 더 포함하는 버퍼 회로.
  8. 제 7 항에 있어서,
    상기 제 2 저전압 공급부는 바이어스 전압에 기초하여 상기 제 2 전원전압으로부터 상기 제 2 저전압을 생성하는 전압 제한 소자; 및
    상기 제 2 동작 모드에서 상기 제 2 저전압을 상기 공통 노드로 제공하는 공급 소자를 포함하는 버퍼 회로.
  9. 제 1 출력 노드 및 제 2 출력 노드와 공통 노드 사이에 연결되고, 입력 신호에 기초하여 상기 제 1 및 제 2 출력 노드의 전압 레벨을 변화시키는 입력부를 포함하고,
    제 1 동작 모드에서 상기 공통 노드로 제 1 고전압을 제공하고, 상기 입력 신호에 기초하여 상기 제 1 및 제 2 출력 노드 중 하나로 저전압을 제공하며,
    제 2 동작 모드에서 상기 공통 노드로 상기 제 1 고전압과 다른 레벨을 갖는 제 2 고전압을 제공하고, 상기 제 1 및 제 2 출력 노드로 상기 저전압을 제공하는 버퍼 회로.
  10. 제 9 항에 있어서,
    상기 제 1 고전압은 제 1 전원전압과 실질적으로 동일한 레벨을 갖고, 상기 저전압은 상기 제 1 전원전압보다 낮은 레벨을 갖는 제 2 전원전압과 실질적으로 동일한 레벨을 갖는 버퍼 회로.
  11. 제 10 항에 있어서,
    상기 제 2 고전압은 상기 제 1 고전압보다 낮고, 상기 제 2 전원전압보다 높은 레벨을 갖는 버퍼 회로.
  12. 제 9 항에 있어서,
    상기 버퍼 회로는 상기 제 1 동작 모드에서 상기 입력 신호에 기초하여 상기 저전압을 상기 제 1 및 제 2 출력 노드 중 하나로 제공하고, 상기 제 2 동작 모드에서 상기 저전압을 상기 제 1 및 제 2 출력 노드로 제공하는 게이팅부를 더 포함하는 버퍼 회로.
  13. 제 12 항에 있어서,
    상기 게이팅부와 제 2 전원전압 단자 사이에 연결되어 상기 저전압을 공급하는 로드부를 더 포함하는 버퍼 회로.
  14. 제 10 항에 있어서,
    상기 제 1 동작 모드에서 상기 제 1 고전압을 상기 공통 노드로 제공하는 제 1 고전압 공급부; 및
    상기 제 2 동작 모드에서 상기 제 1 전원전압으로부터 상기 제 2 고전압을 생성하고, 상기 제 2 고전압을 상기 공통 노드로 제공하는 제 2 고전압 공급부를 더 포함하는 버퍼 회로.
  15. 제 14 항에 있어서,
    상기 제 2 고전압 공급부는 바이어스 전압에 기초하여 상기 제 1 전원전압으로부터 상기 제 2 고전압을 생성하는 전압 제한 소자; 및
    상기 제 2 동작 모드에서 상기 제 2 고전압을 상기 공통 노드로 제공하는 공급 소자를 포함하는 버퍼 회로.
  16. 공통 노드와 제 1 출력 노드 및 제 2 출력 노드 사이에 연결되고 입력 신호에 기초하여 상기 제 1 출력 노드 및 상기 제 2 출력 노드의 전압 레벨을 변화시키는 입력부;
    제 1 동작 모드 신호 및 상기 입력 신호에 기초하여 상기 제 1 출력 노드 및 상기 제 2 출력 노드로 고전압을 제공하는 게이팅부;
    상기 제 1 동작 모드 신호에 기초하여 상기 공통 노드로 제 1 저전압을 제공하는 제 1 저전압 공급부; 및
    제 2 동작 모드 신호 및 바이어스 전압에 기초하여 상기 공통 노드로 상기 제 1 저전압과 다른 레벨을 갖는 제 2 저전압을 제공하는 제 2 저전압 공급부를 포함하는 버퍼 회로.
  17. 제 16 항에 있어서,
    상기 고전압은 제 1 전원전압과 실질적으로 동일한 레벨을 갖고, 상기 제 1 저전압은 상기 제 1 전원전압보다 낮은 레벨을 갖는 제 2 전원전압과 실질적으로 동일한 레벨을 갖는 버퍼 회로.
  18. 제 17 항에 있어서,
    상기 제 2 저전압은 상기 제 1 저전압보다 높은 레벨을 갖고, 상기 제 1 전원전압보다 낮은 레벨을 갖는 버퍼 회로.
  19. 제 16 항에 있어서,
    상기 입력부는 상기 제 2 출력 노드 및 상기 공통 노드 사이에 연결되고, 상기 입력 신호에 기초하여 상기 제 2 출력 노드와 상기 공통 노드를 연결하는 제 1 스위칭 소자; 및
    상기 제 1 출력 노드 및 상기 공통 노드 사이에 연결되고, 상기 상보 입력 신호에 기초하여 상기 제 1 출력 노드와 상기 공통 노드를 연결하는 제 2 스위칭 소자를 포함하는 버퍼 회로.
  20. 제 17 항에 있어서,
    상기 게이팅부는 제 1 게이팅 신호에 기초하여 상기 제 1 전원전압을 상기 고전압으로서 제 2 출력 노드로 공급하는 제 1 게이팅 소자; 및
    제 2 게이팅 신호에 기초하여 상기 제 1 전원전압을 상기 고전압으로서 상기 제 1 출력 노드로 공급하는 제 2 게이팅 소자를 포함하고,
    상기 제 1 및 제 2 게이팅 신호는 상기 제 1 동작 모드 신호 및 상기 입력 신호에 기초하여 생성되는 버퍼 회로.
  21. 제 20 항에 있어서,
    모드 선택 신호 및 상기 입력 신호에 기초하여 상기 제 1 동작 모드 신호, 상기 제 2 동작 모드 신호, 상기 제 1 게이팅 신호 및 상기 제 2 게이팅 신호를 생성하는 버퍼 제어 회로를 더 포함하는 버퍼 회로.
  22. 제 16 항에 있어서,
    상기 제 1 저전압 공급부는 상기 제 1 동작 모드 신호에 기초하여 상기 제 1 저전압을 상기 공통 노드로 제공하는 제 1 공급 소자를 포함하는 버퍼 회로.
  23. 제 22 항에 있어서,
    상기 제 2 저전압 공급부는 바이어스 전압을 수신하여 상기 제 2 전원전압보다 높은 레벨을 갖는 상기 제 2 저전압을 제공하는 전압 제한 소자; 및
    상기 제 2 동작 모드 신호에 기초하여 상기 전압 제한 소자로부터 생성된 상기 제 2 저전압을 상기 공통 노드로 제공하는 제 2 공급 소자를 포함하는 버퍼 회로.
  24. 제 16 항에 있어서,
    상기 제 1 전원전압이 공급되는 단자와 상기 게이팅부 사이에 연결되는 로드부를 더 포함하는 버퍼 회로.
  25. 제 1 및 제 2 공통 노드 사이에 연결되고, 입력 신호에 기초하여 제 1 및 제 2 출력 노드의 전압 레벨을 변화시키는 입력부를 포함하고,
    동작 모드에 따라 상기 제 1 공통 노드로 제 1 고전압 및 상기 제 1 고전압과 다른 레벨을 갖는 제 2 고전압 중 하나를 공급하고, 상기 제 2 공통 노드로 제 1 저전압 및 상기 제 1 저전압과 다른 레벨을 갖는 제 2 저전압 중 하나를 공급하는 버퍼 회로.
  26. 제 25 항에 있어서,
    상기 버퍼 회로는 제 1 동작 모드에서 상기 제 1 공통 노드로 상기 제 1 고전압을 공급하고 상기 제 2 공통 노드로 상기 제 1 저전압을 공급하며,
    제 2 동작 모드에서 상기 제 1 공통 노드로 상기 제 2 고전압을 공급하고, 상기 제 2 공통 노드로 상기 제 2 저전압을 공급하는 버퍼 회로.
  27. 제 25 항에 있어서,
    상기 제 1 고전압은 제 1 전원전압과 실질적으로 동일한 레벨을 갖고, 상기 제 1 저전압은 제 2 전원전압과 실질적으로 동일한 레벨을 가지며,
    상기 제 2 고전압은 상기 제 1 고전압보다 낮은 레벨을 갖고, 상기 제 2 저전압은 상기 제 1 저전압보다 높고 상기 제 2 고전압보다 낮은 레벨을 갖는 버퍼 회로.
  28. 제 25 항에 있어서,
    상기 입력부는 정 입력 신호에 기초하여 상기 제 2 출력 노드를 상기 제 1 공통 노드와 연결하는 제 1 스위칭 소자;
    상기 정 입력 신호에 기초하여 상기 제 2 출력 노드를 상기 제 2 공통 노드와 연결하는 제 2 스위칭 소자;
    상보 입력 신호에 기초하여 상기 제 1 출력 노드를 상기 제 1 공통 노드와 연결하는 제 3 스위칭 소자; 및
    상기 상보 입력 신호에 기초하여 상기 제 1 출력 노드를 상기 제 2 공통 노드와 연결하는 제 4 스위칭 소자를 포함하는 버퍼 회로.
  29. 제 25 항에 있어서,
    제 1 동작 모드에서 상기 제 1 고전압을 상기 제 1 공통 노드로 제공하는 제 1 고전압 공급부; 및
    제 2 동작 모드에서 제 1 전원전압으로부터 상기 제 2 고전압을 생성하고, 상기 제 2 고전압을 상기 제 1 공통 노드로 제공하는 제 2 고전압 공급부를 더 포함하는
  30. 제 29 항에 있어서,
    상기 제 2 고전압 공급부는 바이어스 전압에 기초하여 상기 제 1 전원전압으로부터 상기 제 2 고전압을 생성하는 전압 제한 소자; 및
    상기 제 2 동작 모드에서 상기 제 2 고전압을 상기 제 1 공통 노드로 제공하는 공급 소자를 포함하는 버퍼 회로.
  31. 제 25 항에 있어서,
    제 1 동작 모드에서 상기 제 1 저전압을 상기 제 2 공통 노드로 제공하는 제 1 저전압 공급부; 및
    제 2 동작 모드에서 제 2 전원전압으로부터 상기 제 2 저전압을 생성하고, 상기 제 2 저전압을 상기 제 2 공통 노드로 제공하는 제 2 저전압 공급부를 더 포함하는 버퍼 회로.
  32. 제 31 항에 있어서,
    상기 제 2 저전압 공급부는 바이어스 전압에 기초하여 상기 제 2 전원전압으로부터 상기 제 2 저전압을 생성하는 전압 제한 소자; 및
    상기 제 2 동작 모드에서 상기 제 2 저전압을 상기 제 2 공통 노드로 제공하는 공급 소자를 포함하는 버퍼 회로.
KR1020170176619A 2017-12-21 2017-12-21 하이브리드 버퍼 회로 KR20190075203A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020170176619A KR20190075203A (ko) 2017-12-21 2017-12-21 하이브리드 버퍼 회로
US16/037,451 US10382041B2 (en) 2017-12-21 2018-07-17 Buffer circuit
TW107126842A TWI751363B (zh) 2017-12-21 2018-08-02 緩衝器電路
CN201811002867.5A CN109951181B (zh) 2017-12-21 2018-08-30 缓冲器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170176619A KR20190075203A (ko) 2017-12-21 2017-12-21 하이브리드 버퍼 회로

Publications (1)

Publication Number Publication Date
KR20190075203A true KR20190075203A (ko) 2019-07-01

Family

ID=66950715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170176619A KR20190075203A (ko) 2017-12-21 2017-12-21 하이브리드 버퍼 회로

Country Status (4)

Country Link
US (1) US10382041B2 (ko)
KR (1) KR20190075203A (ko)
CN (1) CN109951181B (ko)
TW (1) TWI751363B (ko)

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5298810A (en) 1992-09-11 1994-03-29 Cypress Semiconductor Corporation BiCMOS CMOS/ECL data multiplexer
KR100233276B1 (ko) * 1996-12-30 1999-12-01 김영환 반도체 장치용 버퍼
US6522174B2 (en) 2001-04-16 2003-02-18 Intel Corporation Differential cascode current mode driver
US6836149B2 (en) * 2002-04-12 2004-12-28 Stmicroelectronics, Inc. Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
US6856178B1 (en) * 2003-07-31 2005-02-15 Silicon Bridge, Inc. Multi-function input/output driver
US7145359B2 (en) * 2004-06-28 2006-12-05 Silicon Laboratories Inc. Multiple signal format output buffer
US7598779B1 (en) * 2004-10-08 2009-10-06 Altera Corporation Dual-mode LVDS/CML transmitter methods and apparatus
ITMI20051276A1 (it) * 2005-07-06 2007-01-07 St Microelectronics Srl Trasmettitore multi-standard
US7432746B2 (en) * 2006-07-31 2008-10-07 Agere Systems, Inc. CMOS buffer with complementary outputs having reduced voltage swing
KR100829779B1 (ko) * 2007-02-23 2008-05-16 삼성전자주식회사 레벨 쉬프팅 회로
WO2009013814A1 (ja) * 2007-07-24 2009-01-29 Fujitsu Limited 半導体装置
US7965121B2 (en) * 2008-01-03 2011-06-21 Mediatek Inc. Multifunctional output drivers and multifunctional transmitters using the same
US8126045B2 (en) * 2008-08-29 2012-02-28 International Business Machines Corporation System and method for latency reduction in speculative decision feedback equalizers
KR101024154B1 (ko) * 2009-02-02 2011-03-22 주식회사 하이닉스반도체 페이지 버퍼 회로
DE102010046686B3 (de) * 2010-09-28 2012-01-19 Texas Instruments Deutschland Gmbh Elektronische Vorrichtung und Verfahren für Pufferung
WO2012176250A1 (ja) * 2011-06-23 2012-12-27 パナソニック株式会社 差動スイッチ駆動回路及び電流ステアリング型デジタル・アナログ変換器
CN102916704B (zh) * 2011-10-21 2016-08-03 上海华力微电子有限公司 高速电流模式逻辑到互补金属氧化物半导体信号转换电路
JP5792690B2 (ja) * 2012-07-26 2015-10-14 株式会社東芝 差動出力回路および半導体集積回路
US9197214B2 (en) * 2013-07-30 2015-11-24 Broadcom Corporation High speed level shifter with amplitude servo loop
US9106212B2 (en) * 2013-10-31 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus for interfacing integrated circuits (ICs) that operate at different supply voltages
KR102103470B1 (ko) * 2013-11-29 2020-04-23 에스케이하이닉스 주식회사 반도체 장치의 버퍼 회로
US9379709B2 (en) * 2014-06-30 2016-06-28 Finisar Corporation Signal conversion
US9419593B2 (en) * 2014-10-07 2016-08-16 Freescale Semiconductor, Inc. Current mode logic circuit for high speed input/output applications
KR20170025883A (ko) * 2015-08-31 2017-03-08 에스케이하이닉스 주식회사 버퍼 회로, 이를 이용하는 리시버 및 시스템

Also Published As

Publication number Publication date
CN109951181A (zh) 2019-06-28
US20190199352A1 (en) 2019-06-27
CN109951181B (zh) 2023-03-14
TWI751363B (zh) 2022-01-01
TW201929435A (zh) 2019-07-16
US10382041B2 (en) 2019-08-13

Similar Documents

Publication Publication Date Title
US8154323B2 (en) Output driver operable over wide range of voltages
US10298238B2 (en) Differential driver with pull up and pull down boosters
JP5502469B2 (ja) 多用途でコンパクトなｄｃ結合ｃｍｌバッファ
US7564270B1 (en) Differential output driver
US7952388B1 (en) Semiconductor device
US11677400B2 (en) Level shifter circuit and method of operating the same
JP2006311201A (ja) バッファ回路
JP2005223872A (ja) 差動駆動回路およびそれを内蔵する電子機器
KR100829779B1 (ko) 레벨 쉬프팅 회로
US10256818B2 (en) Level shifter
CN109644165B (zh) 驱动器电路及其控制方法、以及发送/接收系统
TWI751363B (zh) 緩衝器電路
US7154318B2 (en) Input/output block with programmable hysteresis
TWM576366U (zh) 具輔助電路之位準轉換電路
KR20180112460A (ko) 반도체 장치
US11791820B2 (en) Output circuit, transmission circuit, and semiconductor integrated circuit
TWM565921U (zh) 電壓位準移位器
JP4509737B2 (ja) 差動信号生成回路および差動信号送信回路
KR100693303B1 (ko) 레벨 변동이 가능한 슈미트 트리거
JP2004064632A (ja) レベルシフト回路
KR101560785B1 (ko) Lvpecl송신기
KR19990003651U (ko) 지연회로
JP2024044006A (ja) 信号伝送装置
TWI409783B (zh) 源極驅動器以及應用該源極驅動器之顯示器
KR100429574B1 (ko) 지연회로