CN109951181A - 缓冲器电路 - Google Patents
缓冲器电路 Download PDFInfo
- Publication number
- CN109951181A CN109951181A CN201811002867.5A CN201811002867A CN109951181A CN 109951181 A CN109951181 A CN 109951181A CN 201811002867 A CN201811002867 A CN 201811002867A CN 109951181 A CN109951181 A CN 109951181A
- Authority
- CN
- China
- Prior art keywords
- voltage
- low
- output node
- supplied
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
- H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0282—Provision for current-mode coupling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
- H04L25/0294—Provision for current-mode coupling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
一种缓冲器电路可以包括耦接在第一输出节点及第二输出节点与公共节点之间的输入单元。输入单元可以被配置为基于输入信号来改变第一输出节点的电压电平和第二输出节点的电压电平。缓冲器电路可以在第一操作模式下产生在高电压与第一低电压之间摆动的输出信号,并且可以在第二操作模式下产生在高电压与和第一低电压具有不同电平的第二低电压之间摆动的输出信号。
Description
相关申请的交叉引用
本专利申请要求于2017年12月21日向韩国知识产权局提交的申请号为10-2017-0176619的韩国专利申请的优先权,其通过引用整体合并于此,如全文所述。
技术领域
各种实施例总体而言可以涉及一种半导体技术,并且更具体地,涉及与信号的缓冲有关的缓冲器电路。
背景技术
电子设备包括很多电子元件,并且计算机系统包括很多包含半导体的半导体装置。在计算机系统中包括的半导体装置可以通过传输与接收时钟和数据来与另一个半导体装置进行通信。因此,大多数半导体装置可以包括被配置为接收从外部装置提供的时钟和数据的缓冲器电路。
通常,使用电流模式逻辑(CML)型缓冲器和CMOS型缓冲器。CML型缓冲器可以通过限制输出信号的摆动宽度来迅速运行。CMOS型缓冲器可以产生完整摆动宽度的输出信号,但是会缓慢运行。随着半导体装置的操作速度的提高,半导体装置可以提供具有小幅值和高频率的信号。因此,半导体装置可以包括能够迅速运行的CML型缓冲器和被配置为相对缓慢运行的CMOS型缓冲器两者,以便接收从外部装置提供的信号。
发明内容
在本公开的一个实施例中,一种缓冲器电路可以包括输入单元,其被配置为基于输入信号来将第一输出节点和第二输出节点电耦接到公共节点。所述缓冲器电路可以被配置为在第一操作模式下基于所述输入信号来将高电压提供给所述第一输出节点和所述第二输出节点中的一个输出节点,并且可以被配置为在所述第一操作模式下将第一低电压提供给所述公共节点。所述缓冲器电路可以被配置为在第二操作模式下将所述高电压提供给所述第一输出节点和所述第二输出节点两者,并且可以被配置为在所述第二操作模式下将与所述第一低电压具有不同电平的第二低电压提供给所述公共节点。
在本公开的一个实施例中,一种缓冲器电路可以包括输入单元,其电耦接在第一输出节点、第二输出节点与公共节点之间。所述输入单元可以被配置为基于输入信号来改变所述第一输出节点的电压电平和所述第二输出节点的电压电平。所述缓冲器电路可以被配置为在第一操作模式下将第一高电压提供给所述公共节点,并且可以被配置为在所述第一操作模式下基于所述输入信号来将低电压提供给所述第一输出节点和所述第二输出节点中的一个输出节点。所述缓冲器电路可以被配置为在第二操作模式下将与所述第一高电压具有不同电平的第二高电压提供给所述公共节点,并且可以被配置为在所述第二操作模式下将所述低电压提供给所述第一输出节点和所述第二输出节点两者。
在本公开的一个实施例中,一种缓冲器电路可以包括输入单元,其电耦接在第一输出节点、第二输出节点与公共节点之间。所述输入单元可以被配置为基于输入信号来改变所述第一输出节点的电压电平和所述第二输出节点的电压电平。所述缓冲器电路可以包括门控单元,其被配置为基于第一操作模式信号和所述输入信号来将高电压提供给所述第一输出节点和所述第二输出节点。
在本公开的一个实施例中,一种缓冲器电路可以包括输入单元,其电耦接在第一公共节点与第二公共节点之间。输入单元可以被配置为基于输入信号来改变第一输出节点的电压电平和第二输出节点的电压电平。所述缓冲器电路可以被配置为根据操作模式而将第一高电压和与所述第一高电压具有不同电平的第二高电压中的一个高电压提供给所述第一公共节点,并且可以被配置为根据所述操作模式而将第一低电压和与所述第一低电压具有不同电平的第二低电压中的一个低电压提供给所述第二公共节点。
附图说明
图1是示出根据本公开的一个实施例的混合缓冲器电路的配置的示例的示图。
图2是示出图1所示的缓冲器控制电路的配置的示例的示图。
图3是示出图2所示的门控控制器的配置的示例的示图。
图4A和图4B是示出图1所示的混合缓冲器电路的操作的示例的示图。
图5是示出根据本公开的一个实施例的混合缓冲器电路的配置的示例的示图。
图6是示出根据本公开的一个实施例的混合缓冲器电路的配置的示例的示图。
图7A和图7B是示出图6所示的混合缓冲器电路的操作的示例的示图。
图8是示出根据本公开的一个实施例的混合缓冲器电路的配置的示例的示图。
图9A和图9B是示出图8示出的混合缓冲器电路的操作的示例的示图。
具体实施方式
在下文中,将在下面参考附图通过实施例的示例来描述根据本公开的半导体装置。
图1是示出根据本公开的一个实施例的混合缓冲器电路100的配置的示例的示图。参考图1,混合缓冲器电路100可以在第一操作模式和第二操作模式下运行。第一操作模式可以是CMOS操作模式,而第二操作模式可以是CML操作模式。混合缓冲器电路100可以在第一操作模式下作为CMOS型缓冲器来运行,而可以在第二操作模式下作为CML型缓冲器来运行。例如,混合缓冲器电路100可以根据包括混合缓冲器电路100的半导体装置的操作速度而在第一操作模式和第二操作模式下运行。例如,当半导体装置缓慢运行时,混合缓冲器电路100可以在第一操作模式下运行,而当半导体装置快速运行时,混合缓冲器电路100可以在第二操作模式下运行。
混合缓冲器电路100可以被提供第一电源电压V1和第二电源电压V2,并且可以通过接收输入信号IN和输入信号INB来产生输出信号OUT和输出信号OUTB。第一电源电压V1可以比第二电源电压V2具有更高的电平。例如,第一电源电压V1可以是从外部电源提供的电源电压,或者可以是在半导体装置之内产生的内部电压。例如,第二电源电压V2可以是接地电压。混合缓冲器电路100可以在第一操作模式下产生具有第一摆动宽度的输出信号OUT和输出信号OUTB,而在第二操作模式下产生具有第二摆动宽度的输出信号OUT和输出信号OUTB。第二摆动宽度可以小于第一摆动宽度。例如,第一摆动宽度可以是第一电源电压V1与第二电源电压V2之间的电平差,而第二摆动宽度可以是第一电源电压V1与比第二电源电压V2具有更高电平的低电压之间的电平差。在一个实施例中,第二摆动宽度可以是比第一电源电压V1具有更低电平的高电压与第二电源电压V2之间的电平差。在一个实施例中,第二摆动宽度可以是在比第一电源电压V1具有更低电平的高电压与比第二电源电压V2具有更高电平的低电压之间的电平差。
参考图1,混合缓冲器电路100可以包括输入单元110。输入单元110可以电耦接在第一输出节点PO、第二输出节点NO与公共节点CN之间。输入单元110可以接收输入信号IN和输入信号INB,并且可以基于输入信号IN和输入信号INB来将第一输出节点PO和第二输出节点NO电耦接到公共节点CN。输入单元110可以基于输入信号IN和输入信号INB来改变第一输出节点PO的电压电平和第二输出节点NO的电压电平。正输出信号OUT可以经由第一输出节点PO来产生,而互补输出信号OUTB可以经由第二输出节点NO来产生。输入信号IN和输入信号INB可以是差分信号。输入信号IN和输入信号INB可以包括正输入信号IN和互补输入信号INB。混合缓冲器电路100可以在第一操作模式下基于输入信号IN和输入信号INB来将高电压提供给第一输出节点PO和第二输出节点NO。混合缓冲器电路100可以在第一操作模式下将第一低电压提供给公共节点CN。例如,高电压可以与第一电源电压V1具有实质上相同的电平。例如,第一低电压可以与第二电源电压V2具有实质上相同的电平。因此,混合缓冲器电路100可以在第一操作模式下基于输入信号IN和输入信号INB而经由第一输出节点PO和第二输出节点NO来产生输出信号OUT和输出信号OUTB,这些输出信号OUT和输出信号OUTB在与第一电源电压V1具有实质上相同电平的高电压和与第二电源电压V2具有实质上相同电平的第一低电压之间摆动。
混合缓冲器电路100可以在第二操作模式下将高电压提供给第一输出节点PO和第二输出节点NO,而不管输入信号IN和输入信号INB如何。混合缓冲器电路100可以在第二操作模式下将第二低电压提供给公共节点CN。例如,第二低电压可以比第一低电压具有更高的电平。第二低电压可以具有比第二电源电压V2高而比第一电源电压V1低的电平。因此,混合缓冲器电路100可以在第二操作模式下基于输入信号IN和输入信号INB而经由第一输出节点PO和第二输出节点NO来产生输出信号OUT和输出信号OUTB,这些输出信号OUT和输出信号OUTB在与第一电源电压V1具有实质上相同电平的高电压和比第二电源电压V2具有更高电平的第二低电压之间摆动。
混合缓冲器电路100可以包括第一开关元件111和第二开关元件112。第一开关元件111和第二开关元件112可以是N沟道MOS晶体管。第一开关元件111可以在其栅极处接收正输入信号IN,可以在其漏极处电耦接到第二输出节点NO,并且可以在其源极处电耦接到公共节点CN。第二开关元件112可以在其栅极处接收互补输入信号INB,可以在其漏极处电耦接到第一输出节点PO,并且可以在其源极处电耦接到公共节点CN。
参考图1,混合缓冲器电路100还可以包括第一低电压供给单元120和第二低电压供给单元130。在第一操作模式下,第一低电压供给单元120可以将第一低电压提供给公共节点CN。第一低电压供给单元120可以基于第一操作模式信号CMOSEN来将第二电源电压V2提供给公共节点CN。第一低电压供给单元120可以包括第一供给元件121。例如,第一供给元件121可以是N沟道MOS晶体管。第一供给元件121可以在其栅极处接收第一操作模式信号CMOSEN,可以在其漏极处电耦接到公共节点CN,并且可以在其源极处电耦接到第二电源电压V2的端子。
在第二操作模式下,第二低电压供给单元130可以将第二低电压提供给公共节点CN。第二低电压供给单元130可以基于第二操作模式信号CMLEN和偏置电压NBIAS来将第二电源电压V2提供给公共节点CN。第二低电压供给单元130可以基于偏置电压NBIAS来从第二电源电压V2产生第二低电压。第二低电压供给单元130可以基于第二操作模式信号CMLEN来将第二低电压提供给公共节点CN。第二低电压供给单元130可以包括电压限制元件131和第二供给元件132。电压限制元件131可以基于偏置电压NBIAS来产生比第二电源电压V2具有更高电平的第二低电压。电压限制元件131可以基于偏置电压NBIAS来调节第二低电压的电平。偏置电压NBIAS可以具有任意电压电平以调节电压限制元件131的电导率。例如,电压限制元件131可以是N沟道MOS晶体管。电压限制元件131可以在其栅极处接收偏置电压NBIAS,并且可以在其源极处电耦接到第二电源电压V2的端子。第二供给元件132可以基于第二操作模式信号CMLEN来将通过电压限制元件131产生的第二低电压提供给公共节点CN。例如,第二供给元件132可以是N沟道MOS晶体管。第二供给元件132可以在其栅极处接收第二操作模式信号CMLEN,可以在其漏极处电耦接到公共节点CN,并且可以在其源极处电耦接到电压限制元件131的漏极。
参考图1,混合缓冲器电路100还可以包括缓冲器控制电路160。第一操作模式信号CMOSEN和第二操作模式信号CMLEN可以被产生以分别指示第一操作模式和第二操作模式。缓冲器控制电路160可以基于模式选择信号MS来产生第一操作模式信号CMOSEN和第二操作模式信号CMLEN。例如,模式选择信号MS可以是基于半导体装置的操作速度而被产生的任意控制信号。稍后将进一步描述缓冲器控制电路160。
参考图1,混合缓冲器电路100还可以包括门控单元140。门控单元140可以在第一操作模式下基于输入信号IN和输入信号INB来将高电压提供给第一输出节点PO和第二输出节点NO中的一个输出节点。门控单元140可以在第二操作模式下将高电压提供给第一输出节点PO和第二输出节点NO,而不管输入信号IN和输入信号INB如何。例如,门控单元140可以基于第一操作模式信号CMOSEN以及输入信号IN和输入信号INB来将第一电源电压V1的端子电耦接到第一输出节点PO和第二输出节点NO。当第一操作模式信号CMOSEN被使能时,门控单元140可以基于输入信号IN和输入信号INB来将第一电源电压V1的端子电耦接到第一输出节点PO和第二输出节点NO中的一个输出节点。当第一操作模式信号CMOSEN被禁止时,门控单元140可以将第一电源电压V1的端子电耦接到第一输出节点PO和第二输出节点NO两者。门控单元140可以包括第一门控元件141和第二门控元件142。第一门控元件141和第二门控元件142可以是P沟道MOS晶体管。第一门控元件141可以在其栅极处接收第一门控信号GC1,可以在其源极处电耦接到第一电源电压V1的端子,并且可以在其漏极处电耦接到第二输出节点NO。第二门控元件142可以在其栅极处接收第二门控信号GC2,可以在其源极处电耦接到第一电源电压V1的端子,并且可以在其漏极处电耦接到第一输出节点PO。缓冲器控制电路160可以基于第一操作模式信号CMOSEN以及输入信号IN和输入信号INB来产生第一门控信号GC1和第二门控信号GC2。
参考图1,混合缓冲器电路100还可以包括负载单元150。负载单元150可以电耦接在第一电源电压V1的端子与门控单元140之间。负载单元150可以包括第一电阻元件151和第二电阻元件152。例如,第一电阻元件151可以与第二电阻元件152具有实质上相同的电阻值。第一电阻元件151可以在其一个端部处电耦接到第一电源电压V1的端子,而可以在其另一个端部处电耦接到第一门控元件141的源极。第二电阻元件152可以在其一个端部处电耦接到第一电源电压V1的端子,而可以在其另一个端部处电耦接到第二门控元件142的源极。
图2是示出图1所示的缓冲器控制电路160的配置的示例的示图。参考图2,缓冲器控制电路160可以包括模式选择器161和门控控制器162。模式选择器161可以基于模式选择信号MS来产生第一操作模式信号CMOSEN和第二操作模式信号CMLEN。例如,模式选择信号MS可以在第一操作模式下具有逻辑低电平,并且模式选择器161可以基于具有逻辑低电平的模式选择信号MS来将第一操作模式信号CMOSEN使能为高电平。例如,模式选择信号MS可以在第二操作模式下具有逻辑高电平,并且模式选择器161可以基于具有逻辑高电平的模式选择信号MS来将第二操作模式信号CMLEN使能为高电平。
门控控制器162可以基于第一操作模式信号CMOSEN以及输入信号IN和输入信号INB来产生第一门控信号GC1和第二门控信号GC2。在一个实施例中,门控控制器162可以基于第二操作模式信号CMLEN以及输入信号IN和输入信号INB而被修改和/或改变以产生第一门控信号GC1和第二门控信号GC2。当第一操作模式信号CMOSEN被禁止时,门控控制器162可以使能第一门控信号GC1和第二门控信号GC2两者。当第一操作模式信号CMOSEN被使能时,门控控制器162可以基于输入信号IN和输入信号INB来使能第一门控信号GC1和第二门控信号GC2中的一个门控信号。
图3是示出图2所示的门控控制器162的配置的示例的示图。参考图3,门控控制器162可以执行或非操作。例如,门控控制器162可以包括第一或非门171和第二或非门172。第一或非门171可以接收互补输入信号INB以及第一操作模式信号CMOSEN的反相信号CMOSENB,并且可以产生第一门控信号GC1。第二或非门172可以接收正输入信号IN以及第一操作模式信号CMOSEN的反相信号CMOSENB,并且可以产生第二门控信号GC2。当第一操作模式信号CMOSEN被禁止为低电平时,不管输入信号IN和输入信号INB如何,第一或非门171和第二或非门172都可以将第一门控信号GC1和第二门控信号GC2两者使能为低电平。当第一操作模式信号CMOSEN被使能为高电平并且正输入信号IN具有高电平时,第一门控信号GC1可以被禁止为高电平,而第二门控信号GC2可以被使能为低电平。当第一操作模式信号CMOSEN被使能为高电平并且正输入信号IN具有低电平时,第一门控信号GC1可以被使能为低电平,而第二门控信号GC2可以被禁止为高电平。图3示出了用被配置为接收第一操作模式信号CMOSEN的反相信号CMOSENB以及输入信号IN和输入信号INB的与非门来实现的门控控制器162的实施例。然而,门控控制器162可以被修改和/或改变为以各种逻辑电路来实现。例如,门控控制器162可以用被配置为接收第一操作模式信号CMOSEN以及输入信号IN和输入信号INB的与门来实现。
图4A和图4B是示出图1所示的混合缓冲器电路100的操作的示例的示图。下文中将参考图1至图4B描述的是混合缓冲器电路100的操作。模式选择信号MS可以具有逻辑低电平以指示第一操作模式。模式选择器161可以将第一操作模式信号CMOSEN使能为高电平,并且可以将第二操作模式信号CMLEN禁止为低电平。第一低电压供给单元120的第一供给元件121可以基于第一操作模式信号CMOSEN而被导通,可以将第二电源电压V2的端子电耦接到公共节点CN,并且可以将与第二电源电压V2具有实质上相同电平的第一低电压VL1提供给公共节点CN。第二低电压供给单元130的第二供给元件132可以被关断。输入信号IN和输入信号INB中的每个输入信号的高电平可以是输入高电压VINH的电平,而输入信号IN和输入信号INB中的每个输入信号的低电平可以是输入低电压VINL的电平。输入高电压VINH的电平和输入低电压VINL的电平可以根据实施例而变化。当正输入信号IN具有高电平且互补输入信号INB具有低电平时,输入单元110的第一开关元件111可以被导通,而第二开关元件112可以被关断。门控控制器162可以将第一门控信号GC1禁止为高电平,而可以将第二门控信号GC2使能为低电平。第二门控元件142可以被导通,并且可以将与第一电源电压V1具有实质上相同电平的高电压VH提供给第一输出节点PO。第一门控元件141可以被关断,并且不会将高电压VH提供给第二输出节点NO。因此,第一输出节点PO可以由高电压VH来驱动,并且可以从第一输出节点PO输出具有与高电压VH相对应的电平的正输出信号OUT。第二输出节点NO可以由第一低电压VL1来驱动,并且可以从第二输出节点NO产生具有与第一低电压VL1相对应的电平的互补输出信号OUTB。
当正输入信号IN具有低电平且互补输入信号INB具有高电平时,输入单元110的第一开关元件111可以被关断,而第二开关元件112可以被导通。门控控制器162可以将第一门控信号GC1使能为低电平,而可以将第二门控信号GC2禁止为高电平。第一门控元件141可以被导通,并且可以将高电压VH提供给第二输出节点NO。第二门控元件142可以被关断,并且不会将高电压VH提供给第一输出节点PO。因此,第一输出节点PO可以由第一低电压VL1来驱动,并且可以从第一输出节点PO输出具有与第一低电压VL1相对应的电平的正输出信号OUT。第二输出节点NO可以由高电压VH来驱动,并且可以从第二输出节点NO产生具有与高电压VH相对应的电平的互补输出信号OUTB。如图4A所示,输出信号OUT和输出信号OUTB可以在高电压VH与第一低电压VL1之间摆动,并且可以被产生为实质上在第一电源电压V1与第二电源电压V2之间充分摆动的信号。
模式选择信号MS可以具有逻辑高电平以指示第二操作模式。模式选择器161可以将第一操作模式信号CMOSEN禁止为低电平,并且可以将第二操作模式信号CMLEN使能为高电平。第一低电压供给单元120的第一供给元件121可以被关断。第二低电压供给单元130的电压限制元件131可以基于偏置电压NBIAS而产生比第二电源电压V2具有更高电平的第二低电压VL2。第二供给元件132可以基于第二操作模式信号CMLEN而被导通,并且可以将第二低电压VL2提供给公共节点CN。门控控制器162可以基于被禁止的第一操作模式信号CMOSEN而将第一门控信号GC1和第二门控信号GC2中的两者使能为低电压。在第二操作模式下,第一门控元件141和第二门控元件142可以保持被导通。当正输入信号IN具有高电平而互补输入信号INB具有低电平时,输入单元110的第一开关元件111可以被导通,而第二开关元件112可以被关断。第一输出节点PO可以由高电压VH来驱动,并且可以从第一输出节点PO输出具有与高电压VH相对应的电平的正输出信号OUT。第二输出节点NO可以由第二低电压VL2来驱动,并且可以从第二输出节点NO产生具有与第二低电压VL2相对应的电平的互补输出信号OUTB。
当正输入信号IN具有低电平而互补输入信号INB具有高电平时,输入单元110的第一开关元件111可以被关断,而第二开关元件112可以被导通。因此,第一输出节点PO可以由第二低电压VL2来驱动,并且可以从第一输出节点PO输出具有与第二低电压VL2相对应的电平的正输出信号OUT。第二输出节点NO可以由高电压VH来驱动,并且可以从第二输出节点NO产生具有与高电压VH相对应的电平的互补输出信号OUTB。如图4B所示,输出信号OUT和输出信号OUTB可以在高电压VH与第二低电压VL2之间摆动,并且可以被产生为实质上在第一电源电压V1与第二低电压VL2之间摆动的信号。因此,输出信号OUT和输出信号OUTB可以在第二操作模式下具有比在第一操作模式下更小的摆动宽度。
图5是示出根据本公开的一个实施例的混合缓冲器电路100′的配置的示例的示图。除了一些元件的耦接关系之外,图5的混合缓冲器电路100′可以与图1的混合缓冲器电路100实质上相同。混合缓冲器电路100′可以通过基于输入信号IN和输入信号INB而改变第一输出节点PO的电压电平和第二输出节点NO的电压电平来产生输出信号OUT和输出信号OUTB。混合缓冲器电路100′可以包括输入单元110、第一低电压供给单元120、第二低电压供给单元130、门控单元140′、负载单元150′以及缓冲器控制电路160。在下文中,将不会再次描述混合缓冲器电路100′中与图1的混合缓冲器电路100的元件、信号以及电压相同的元件、信号以及电压。图5的混合缓冲器电路100′与图1的混合缓冲器电路100可以由于门控单元140′与负载单元150′之间的耦接关系而彼此不同。在图5的混合缓冲器电路100′中,门控单元140′可以电耦接到第一电源电压V1的端子,而负载单元150′可以电耦接在门控单元140′与第一输出节点PO及第二输出节点NO之间。图5的混合缓冲器电路100′可以具有电耦接在第一电源电压V1与负载单元150′之间的门控单元140′,因此可以减少寄生电容和/或固有电阻的影响。
图6是示出根据本公开的一个实施例的混合缓冲器电路200的配置的示例的示图。参考图6,混合缓冲器电路200中的元件的特征可以与参考图1描述的混合缓冲器电路100中的元件的特征相反地对称。因此,混合缓冲器电路200的技术特征和操作方案可以与混合缓冲器电路100实质上相同。参考图6,混合缓冲器电路200可以包括输入单元210。输入单元210可以接收输入信号IN和输入信号INB,并且可以基于输入信号IN和输入信号INB来将第一输出节点PO和第二输出节点NO电耦接到公共节点CN。输入单元210可以基于输入信号IN和输入信号INB来改变第一输出节点PO的电压电平和第二输出节点NO的电压电平。混合缓冲器电路200可以在第一操作模式下基于输入信号IN和输入信号INB来将低电压提供给第一输出节点PO和第二输出节点NO。混合缓冲器电路200可以在第一操作模式下将第一高电压提供给公共节点CN。例如,低电压可以与第二电源电压V2具有实质上相同的电平。例如,第一高电压可以与第一电源电压V1具有实质上相同的电平。因此,混合缓冲器电路200可以在第一操作模式下基于输入信号IN和输入信号INB而通过第一输出节点PO和第二输出节点NO来产生在第一高电压与低电压之间摆动的输出信号OUT和输出信号OUTB。
混合缓冲器电路200可以在第二操作模式下将低电压提供给第一输出节点PO和第二输出节点NO,而不管输入信号IN和输入信号INB如何。混合缓冲器电路200可以在第二操作模式下将第二高电压提供给公共节点CN。例如,第二高电压可以比第一高电压具有更低的电平。第二高电压可以具有比第一电源电压V1低而比第二电源电压V2高的电平。因此,混合缓冲器电路200可以在第二操作模式下基于输入信号IN和输入信号INB而通过第一输出节点PO和第二输出节点NO来产生在第二高电压与低电压之间摆动的输出信号OUT和输出信号OUTB。
输入单元210可以包括第一开关元件211和第二开关元件212。第一开关元件211和第二开关元件212可以是P沟道MOS晶体管。第一开关元件211可以在其栅极处接收正输入信号IN,可以在其漏极处电耦接到第二输出节点NO,并且可以在其源极处电耦接到公共节点CN。第二开关元件212可以在其栅极处接收互补输入信号INB,可以在其漏极处电耦接到第一输出节点PO,并且可以在其源极处电耦接到公共节点CN。
参考图6,混合缓冲器电路200还可以包括第一高电压供给单元220和第二高电压供给单元230。在第一操作模式下,第一高电压供给单元220可以将第一高电压提供给公共节点CN。第一高电压供给单元220可以基于第一操作模式信号CMOSEN来将第一电源电压V1提供给公共节点CN。第一高电压供给单元220可以包括第一供给元件221。例如,第一供给元件221可以是P沟道MOS晶体管。第一供给元件221可以在其栅极处接收第一操作模式信号CMOSEN,可以在其漏极处电耦接到公共节点CN,并且可以在其源极处电耦接到第一电源电压V1的端子。
在第二操作模式下,第二高电压供给单元230可以将第二高电压提供给公共节点CN。第二高电压供给单元230可以基于第二操作模式信号CMLEN和偏置电压PBIAS来将第二高电压提供给公共节点CN。第二高电压供给单元230可以基于偏置电压PBIAS来从第一电源电压V1产生第二高电压。第二高电压供给单元230可以基于第二操作模式信号CMLEN来将第二高电压提供给公共节点CN。第二高电压供给单元230可以包括电压限制元件231和第二供给元件232。电压限制元件231可以基于偏置电压PBIAS来产生比第一电源电压V1具有更低电平的第二高电压。电压限制元件231可以基于偏置电压PBIAS来调节第二高电压的电平。偏置电压PBIAS可以具有任意电压电平以调节电压限制元件231的电导率。例如,电压限制元件231可以是P沟道MOS晶体管。电压限制元件231可以在其栅极处接收偏置电压PBIAS,并且可以在其源极处电耦接到第一电源电压V1的端子。第二供给元件232可以基于第二操作模式信号CMLEN来将通过电压限制元件231产生的第二高电压提供给公共节点CN。例如,第二供给元件232可以是P沟道MOS晶体管。第二供给元件232可以在其栅极处接收第二操作模式信号CMLEN,可以在其漏极处电耦接到公共节点CN,并且可以在其源极处电耦接到电压限制元件231的漏极。
参考图6,混合缓冲器电路200还可以包括缓冲器控制电路260。缓冲器控制电路260可以基于模式选择信号MS来产生第一操作模式信号CMOSEN和第二操作模式信号CMLEN。例如,缓冲器控制电路260可以基于在第一操作模式下具有低电平的模式选择信号MS来产生被使能为低电平的第一操作模式信号CMOSEN和被禁止为高电平的第二操作模式信号CMLEN。例如,缓冲器控制电路260可以基于在第二操作模式下具有高电平的模式选择信号MS来产生被禁止为高电平的第一操作模式信号CMOSEN和被使能为低电平的第二操作模式信号CMLEN。
参考图6,混合缓冲器电路200还可以包括门控单元240。门控单元240可以在第一操作模式下基于输入信号IN和输入信号INB来将低电压提供给第一输出节点PO和第二输出节点NO中的一个输出节点。门控单元240可以在第二操作模式下将低电压提供给第一输出节点PO和第二输出节点NO,而不管输入信号IN和输入信号INB如何。例如,门控单元240可以基于第一操作模式信号CMOSEN以及输入信号IN和输入信号INB来将第二电源电压V2的端子电耦接到第一输出节点PO和第二输出节点NO。当第一操作模式信号CMOSEN被使能时,门控单元240可以基于输入信号IN和输入信号INB来将第二电源电压V2的端子电耦接到第一输出节点PO和第二输出节点NO中的一个输出节点。当第一操作模式信号CMOSEN被禁止时,门控单元240可以将第二电源电压V2的端子电耦接到第一输出节点PO和第二输出节点NO两者。门控单元240可以包括第一门控元件241和第二门控元件242。第一门控元件241和第二门控元件242可以是N沟道MOS晶体管。第一门控元件241可以在其栅极处接收第一门控信号GC1,可以在其源极处电耦接到第二电源电压V2的端子,并且可以在其漏极处电耦接到第二输出节点NO。第二门控元件242可以在其栅极处接收第二门控信号GC2,可以在其源极处电耦接到第二电源电压V2的端子,并且可以在其漏极处电耦接到第一输出节点PO。
缓冲器控制电路260可以基于第一操作模式信号CMOSEN以及输入信号IN和输入信号INB来产生第一门控信号GC1和第二门控信号GC2。例如,当第二操作模式信号CMLEN被使能为低电平时,不管输入信号IN和输入信号INB如何,缓冲器控制电路260都可以将第一门控信号GC1和第二门控信号GC2使能为高电平。例如,当第一操作模式信号CMOSEN被使能为低电平、正输入信号IN具有高电平而互补输入信号具有低电平时,缓冲器控制电路260可以将第一门控信号GC1使能为高电平并且可以将第二门控信号GC2禁止为低电平。例如,当第一操作模式信号CMOSEN被使能为低电平、正输入信号IN具有低电平而互补输入信号具有高电平时,缓冲器控制电路260可以将第一门控信号GC1禁止为低电平并且可以将第二门控信号GC2使能为高电平。
参考图6,混合缓冲器电路200还可以包括负载单元250。负载单元250可以电耦接在第二电源电压V2的端子与门控单元240之间。负载单元250可以包括第一电阻元件251和第二电阻元件252。第一电阻元件251可以在其一个端部处电耦接到第二电源电压V2的端子,而可以在其另一个端部处电耦接到第一门控元件241的源极。第二电阻元件252可以在其一个端部处电耦接到第二电源电压V2的端子,而可以在其另一个端部处电耦接到第二门控元件242的源极。
图7A和图7B是示出图6所示的混合缓冲器电路200的操作的示例的示图。在下文中将参考图6至图7B描述的是混合缓冲器电路200的操作。模式选择信号MS可以具有逻辑低电平以指示第一操作模式。混合缓冲器电路200可以将第一操作模式信号CMOSEN使能为低电平,而可以将第二操作模式信号CMLEN禁止为高电平。第一高电压供给单元220的第一供给元件221可以基于第一操作模式信号CMOSEN而被导通,可以将第一电源电压V1的端子电耦接到公共节点CN,并且可以将与第一电源电压V1具有实质上相同电平的第一高电压VH1提供给公共节点CN。第二高电压供给单元230的第二供给元件232可以被关断。输入信号IN和输入信号INB中的每个输入信号的高电平可以是输入高电压VINH的电平,而输入信号IN和输入信号INB中的每个输入信号的低电平可以是输入低电压VINL的电平。当正输入信号IN具有低电平而互补输入信号INB具有高电平时,输入单元210的第一开关元件211可以被导通,而第二开关元件212可以被关断。第二门控元件242可以被导通,并且可以将与第二电源电压V2具有实质上相同电平的低电压VL提供给第一输出节点PO。第一门控元件241可以被关断,并且不会将低电压VL提供给第二输出节点NO。因此,第一输出节点PO可以由低电压VL来驱动,并且可以从第一输出节点PO输出具有与低电压VL相对应的电平的正输出信号OUT。第二输出节点NO可以由第一高电压VH1来驱动,并且可以从第二输出节点NO产生具有与第一高电压VH1相对应的电平的互补输出信号OUTB。
当正输入信号IN具有高电平而互补输入信号INB具有低电平时,输入单元210的第一开关元件211可以被关断,而第二开关元件212可以被导通。第一门控元件241可以被导通,并且可以将与第二电源电压V2具有实质上相同电平的低电压VL提供给第二输出节点NO。第二门控元件242可以被关断,并且不会将低电压VL提供给第一输出节点PO。因此,第一输出节点PO可以由第一高电压VH1来驱动,并且可以从第一输出节点PO输出具有与第一高电压VH1相对应的电平的正输出信号OUT。第二输出节点NO可以由低电压VL来驱动,并且可以从第二输出节点NO产生具有与低电压VL相对应的电平的互补输出信号OUTB。如图7A所示,输出信号OUT和输出信号OUTB可以在第一高电压VH1与低电压VL之间摆动,并且可以被产生为实质上在第一电源电压V1与第二电源电压V2之间充分摆动的信号。
模式选择信号MS可以具有逻辑高电平以指示第二操作模式。缓冲器控制电路260可以将第一操作模式信号CMOSEN禁止为高电平,而可以将第二操作模式信号CMLEN使能为低电平。第一高电压供给单元220的第一供给元件221可以被关断。第二高电压供给单元230的电压限制元件231可以基于偏置电压PBIAS来产生比第一电源电压V1具有更低电平的第二高电压VH2。第二供给元件232可以基于第二操作模式信号CMLEN而被导通,并且可以将第二高电压VH2提供给公共节点CN。在第二操作模式下,第一门控元件241和第二门控元件242可以保持被导通。当正输入信号IN具有低电平而互补输入信号INB具有高电平时,输入单元210的第一开关元件211可以被导通,而第二开关元件212可以被关断。第一输出节点PO可以由低电压VL来驱动,并且可以从第一输出节点PO输出具有与低电压VL相对应的电平的正输出信号OUT。第二输出节点NO可以由第二高电压VH2来驱动,并且可以从第二输出节点NO产生具有与第二高电压VH2相对应的电平的互补输出信号OUTB。
当正输入信号IN具有高电平而互补输入信号INB具有低电平时,输入单元210的第一开关元件211可以被关断,而第二开关元件212可以被导通。因此,第一输出节点PO可以由第二高电压VH2来驱动,并且可以从第一输出节点PO输出具有与第二高电压VH2相对应的电平的正输出信号OUT。第二输出节点NO可以由低电压VL来驱动,并且可以从第二输出节点NO产生具有与低电压VL相对应的电平的互补输出信号OUTB。如图7B所示,输出信号OUT和输出信号OUTB可以在第二高电压VH2与低电压VL之间摆动,并且可以被产生为实质上在第二高电压VH2与第二电源电压V2之间摆动的信号。因此,输出信号OUT和输出信号OUTB可以在第二操作模式下具有比在第一操作模式下更小的摆动宽度。
图8是示出根据本公开的一个实施例的混合缓冲器电路300的配置的示例的示图。参考图8,混合缓冲器电路300可以是上面参考图1和图6描述的混合缓冲器电路100与混合缓冲器电路200的部分的组合。因此,混合缓冲器电路300的技术特征和操作方案可以与混合缓冲器电路100以及混合缓冲器电路200实质上相同。参考图8,混合缓冲器电路300可以包括输入单元310。输入单元310可以接收输入信号IN和输入信号INB,并且可以基于输入信号IN和输入信号INB来将第一输出节点PO和第二输出节点NO分别电耦接到第一公共节点CN1和第二公共节点CN2。输入单元310可以通过基于输入信号IN和输入信号INB而改变第一输出节点PO的电压电平和第二输出节点NO的电压电平来产生输出信号OUT和输出信号OUTB。根据操作模式,混合缓冲器电路300可以将第一高电压和第二高电压中的一个高电压提供给第一公共节点CN1,而可以将第一低电压和第二低电压中的一个低电压提供给第二公共节点CN2。第一高电压可以具有与第一电源电压V1实质上相同的电平,而第二高电压可以具有比第一高电压更低的电平。第一低电压可以具有与第二电源电压V2实质上相同的电平,而第二低电压可以具有比第一低电压高而比第二高电压低的电平。在第一操作模式下,混合缓冲器电路300可以将第一高电压提供给第一公共节点CN1,而可以将第一低电压提供给第二公共节点CN2。在第二操作模式下,混合缓冲器电路300可以将第二高电压提供给第一公共节点CN1,而可以将第二低电压提供给第二公共节点CN2。
在第一操作模式下,混合缓冲器电路300可以基于输入信号IN和输入信号INB而将第一高电压和第一低电压分别提供给第一输出节点PO和第二输出节点NO。输入单元310可以基于输入信号IN和输入信号INB而将第一输出节点PO和第二输出节点NO分别电耦接到第一公共节点CN1和第二公共节点CN2。因此,在第一操作模式下,混合缓冲器电路300可以基于输入信号IN和输入信号INB而通过第一输出节点PO和第二输出节点NO来产生在第一高电压与第一低电压之间摆动的输出信号OUT和输出信号OUTB。在第二操作模式下,混合缓冲器电路300可以基于输入信号IN和输入信号INB而将第二高电压和第二低电压分别提供给第一输出节点PO和第二输出节点NO。输入单元310可以基于输入信号IN和输入信号INB而将第一输出节点PO和第二输出节点NO分别电耦接到第一公共节点CN1和第二公共节点CN2。因此,在第二操作模式下,混合缓冲器电路300可以基于输入信号IN和输入信号INB而通过第一输出节点PO和第二输出节点NO来产生在第二高电压与第二低电压之间摆动的输出信号OUT和输出信号OUTB。
输入单元310可以包括第一开关元件311A、第二开关元件312A、第三开关元件311B和第四开关元件312B。第一开关元件311A和第三开关元件311B可以是P沟道MOS晶体管。第二开关元件312A和第四开关元件312B可以是N沟道MOS晶体管。第一开关元件311A可以在其栅极处接收正输入信号IN,可以在其漏极处电耦接到第二输出节点NO,并且可以在其源极处电耦接到第一公共节点CN1。第二开关元件312A可以在其栅极处接收正输入信号IN,可以在其漏极处电耦接到第二输出节点NO,并且可以在其源极处电耦接到第二公共节点CN2。第三开关元件311B可以在其栅极处接收互补输入信号INB,可以在其漏极处电耦接到第一输出节点PO,并且可以在其源极处电耦接到第一公共节点CN1。第四开关元件312B可以在其栅极处接收互补输入信号INB,可以在其漏极处电耦接到第一输出节点PO,并且可以在其源极处电耦接到第二公共节点CN2。
参考图8,混合缓冲器电路300还可以包括第一低电压供给单元320A、第二低电压供给单元330A、第一高电压供给单元320B和第二高电压供给单元330B。在第一操作模式下,第一低电压供给单元320A可以将第一低电压提供给第二公共节点CN2。第一低电压供给单元320A可以基于第一操作模式信号CMOSEN而将第二电源电压V2提供给第二公共节点CN2。第一低电压供给单元320A可以包括第一低电压供给元件321A。例如,第一低电压供给元件321A可以是N沟道MOS晶体管。第一低电压供给元件321A可以在其栅极处接收第一操作模式信号CMOSEN,可以在其漏极处电耦接到第二公共节点CN2,并且可以在其源极处电耦接到第二电源电压V2的端子。
在第二操作模式下,第二低电压供给单元330A可以将第二低电压提供给第二公共节点CN2。第二低电压供给单元330A可以基于第二操作模式信号CMLEN和偏置电压NBIAS而将第二低电压提供给第二公共节点CN2。第二低电压供给单元330A可以基于偏置电压NBIAS而从第二电源电压V2产生第二低电压。第二低电压供给单元330A可以基于第二操作模式信号CMLEN而将第二低电压提供给第二公共节点CN2。第二低电压供给单元330A可以包括低电压限制元件331A和第二低电压供给元件332A。低电压限制元件331A可以基于偏置电压NBIAS而产生比第二电源电压V2具有更高电平的第二低电压。低电压限制元件331A可以基于偏置电压NBIAS来调节第二低电压的电平。例如,低电压限制元件331A可以是N沟道MOS晶体管。低电压限制元件331A可以在其栅极处接收偏置电压NBIAS,并且可以在其源极处电耦接到第二电源电压V2的端子。第二低电压供给元件332A可以基于第二操作模式信号CMLEN而将通过低电压限制元件331A产生的第二低电压提供给第二公共节点CN2。例如,第二低电压供给元件332A可以是N沟道MOS晶体管。第二低电压供给元件332A可以在其栅极处接收第二操作模式信号CMLEN,可以在其漏极处电耦接到第二公共节点CN2,并且可以在其源极处电耦接到低电压限制元件331A的漏极。
在第一操作模式下,第一高电压供给单元320B可以将第一高电压提供给第一公共节点CN1。第一高电压供给单元320B可以基于第一操作模式信号CMOSEN而将第一电源电压V1提供给第一公共节点CN1。第一高电压供给单元320B可以包括第一高电压供给元件321B。例如,第一高电压供给元件321B可以是P沟道MOS晶体管。第一高电压供给元件321B可以在其栅极处接收第一操作模式信号CMOSEN的反相信号CMOSENB,可以在其漏极处电耦接到第一公共节点CN1,并且可以在其源极处电耦接到第一电源电压V1的端子。
在第二操作模式下,第二高电压供给单元330B可以将第二高电压提供给第一公共节点CN1。第二高电压供给单元330B可以基于第二操作模式信号CMLEN和偏置电压PBIAS而将第二高电压提供给第一公共节点CN1。第二高电压供给单元330B可以基于偏置电压PBIAS而从第一电源电压V1产生第二高电压。第二高电压供给单元330B可以基于第二操作模式信号CMLEN而将第二高电压提供给第一公共节点CN1。第二高电压供给单元330B可以包括高电压限制元件331B和第二高电压供给元件332B。高电压限制元件331B可以基于偏置电压PBIAS而产生比第一电源电压V1具有更低电平的第二高电压。高电压限制元件331B可以基于偏置电压PBIAS来调节第二高电压的电平。例如,高电压限制元件331B可以是P沟道MOS晶体管。高电压限制元件331B可以在其栅极处接收偏置电压PBIAS,并且可以在其源极处电耦接到第一电源电压V1的端子。第二高电压供给元件332B可以基于第二操作模式信号CMLEN而将通过高电压限制元件331B产生的第二高电压提供给第一公共节点CN1。例如,第二高电压供给元件332B可以是P沟道MOS晶体管。第二高电压供给元件332B可以在其栅极处接收第二操作模式信号CMLEN的反相信号CMLENB,可以在其漏极处电耦接到第一公共节点CN1,并且可以在其源极处电耦接到高电压限制元件331B的漏极。
参考图8,混合缓冲器电路300还可以包括缓冲器控制电路360。缓冲器控制电路360可以基于模式选择信号MS来产生第一操作模式信号CMOSEN和第二操作模式信号CMLEN。例如,缓冲器控制电路360可以基于在第一操作模式下具有低电平的模式选择信号MS来产生被使能为高电平的第一操作模式信号CMOSEN和被禁止为低电平的第二操作模式信号CMLEN。例如,缓冲器控制电路360可以基于在第二操作模式下具有高电平的模式选择信号MS来产生被禁止为低电平的第一操作模式信号CMOSEN和被使能为高电平的第二操作模式信号CMLEN。
图9A和图9B是示出图8所示的混合缓冲器电路300的操作的示例的示图。在下文中将参考图8至图9B描述的是混合缓冲器电路300的操作。模式选择信号MS可以具有逻辑低电平以指示第一操作模式。混合缓冲器电路300可以将第一操作模式信号CMOSEN使能为高电平,而可以将第二操作模式信号CMLEN禁止为低电平。第一低电压供给单元320A的第一低电压供给元件321A可以基于第一操作模式信号CMOSEN而被导通,可以将第二电源电压V2的端子电耦接到第二公共节点CN2,并且可以将与第二电源电压V2具有实质上相同电平的第一低电压VL1提供给第二公共节点CN2。第一高电压供给单元320B的第一高电压供给元件321B可以基于第一操作模式信号CMOSEN的反相信号CMOSENB而被导通,可以将第一电源电压V1的端子电耦接到第一公共节点CN1,并且可以将与第一电源电压V1具有实质上相同电平的第一高电压VH1提供给第一公共节点CN1。第二低电压供给单元330A的第二低电压供给元件332A以及第二高电压供给单元330B的第二高电压供给元件332B可以被关断。
输入信号IN和输入信号INB中的每个输入信号的高电平可以是输入高电压VINH的电平,而输入信号IN和输入信号INB中的每个输入信号的低电平可以是输入低电压VINL的电平。当正输入信号IN具有低电平而互补输入信号INB具有高电平时,输入单元310的第一开关元件311A和第四开关元件312B可以被导通,而第二开关元件312A和第三开关元件311B可以被关断。因此,第一输出节点PO可以由第一低电压VL1来驱动,并且可以从第一输出节点PO输出具有与第一低电压VL1相对应的电平的正输出信号OUT。第二输出节点NO可以由第一高电压VH1来驱动,并且可以从第二输出节点NO产生具有与第一高电压VH1相对应的电平的互补输出信号OUTB。
当正输入信号IN具有高电平而互补输入信号INB具有低电平时,输入单元310的第二开关元件312A和第三开关元件311B可以被导通,而输入单元310的第一开关元件311A和第四开关元件312B可以被关断。因此,第一输出节点PO可以由第一高电压VH1来驱动,并且可以从第一输出节点PO输出具有与第一高电压VH1相对应的电平的正输出信号OUT。第二输出节点NO可以由第一低电压VL1来驱动,并且可以从第二输出节点NO产生具有与第一低电压VL1相对应的电平的互补输出信号OUTB。如图9A所示,输出信号OUT和输出信号OUTB可以在第一高电压VH1与第一低电压VL1之间摆动,并且可以被产生为实质上在第一电源电压V1与第二电源电压V2之间充分摆动的信号。
模式选择信号MS可以具有逻辑高电平以指示第二操作模式。缓冲器控制电路360可以将第一操作模式信号CMOSEN禁止为低电平,而可以将第二操作模式信号CMLEN使能为高电平。第一低电压供给单元320A的第一低电压供给元件321A以及第一高电压供给单元320B的第一高电压供给元件321B可以被关断。第二低电压供给单元330A的低电压限制元件331A可以基于偏置电压NBIAS来产生比第二电源电压V2具有更高电平的第二低电压VL2。第二低电压供给元件332A可以基于第二操作模式信号CMLEN而被导通,并且可以将第二低电压VL2提供给第二公共节点CN2。第二高电压供给单元330B的高电压限制元件331B可以基于偏置电压PBIAS来产生比第一电源电压V1具有更低电平的第二高电压VH2。第二高电压供给元件332B可以基于第二操作模式信号CMLEN的反相信号CMLENB而被导通,并且可以将第二高电压VH2提供给第一公共节点CN1。
输入信号IN和输入信号INB中的每个输入信号的高电平可以是输入高电压VINH的电平,而输入信号IN和输入信号INB中的每个输入信号的低电平可以是输入低电压VINL的电平。当正输入信号IN具有低电平而互补输入信号INB具有高电平时,输入单元310的第一开关元件311A和第四开关元件312B可以被导通,而第二开关元件312A和第三开关元件311B可以被关断。第一输出节点PO可以由第二低电压VL2来驱动,并且可以从第一输出节点PO输出具有与第二低电压VL2相对应的电平的正输出信号OUT。第二输出节点NO可以由第二高电压VH2来驱动,并且可以从第二输出节点NO产生具有与第二高电压VH2相对应的电平的互补输出信号OUTB。
当正输入信号IN具有高电平而互补输入信号INB具有低电平时,输入单元310的第一开关元件311A和第四开关元件312B可以被关断,而输入单元310的第二开关元件312A和第三开关元件311B可以被导通。因此,第一输出节点PO可以由第二高电压VH2来驱动,并且可以从第一输出节点PO输出具有与第二高电压VH2相对应的电平的正输出信号OUT。第二输出节点NO可以由第二低电压VL2来驱动,并且可以从第二输出节点NO产生具有与第二低电压VL2相对应的电平的互补输出信号OUTB。如图9B所示,输出信号OUT和输出信号OUTB可以在第二高电压VH2与第二低电压VL2之间摆动。因此,输出信号OUT和输出信号OUTB可以在第二操作模式下具有比在第一操作模式下更小的摆动宽度。
虽然上面已经描述了特定实施例,但是本领域技术人员要理解的是,仅以示例的方式描述了实施例。因此,不应基于所描述的实施例来限制混合缓冲器电路。
Claims (35)
1.一种缓冲器电路,包括:
输入单元,其被配置为基于输入信号来将第一输出节点和第二输出节点电耦接到公共节点,
其中,所述缓冲器电路被配置为在第一操作模式下基于所述输入信号来将高电压提供给所述第一输出节点和所述第二输出节点中的一个输出节点,并且被配置为在所述第一操作模式下将第一低电压提供给所述公共节点,以及
其中,所述缓冲器电路被配置为在第二操作模式下将所述高电压提供给所述第一输出节点和所述第二输出节点两者,并且被配置为在所述第二操作模式下将与所述第一低电压具有不同电平的第二低电压提供给所述公共节点。
2.根据权利要求1所述的缓冲器电路,其中,所述高电压与第一电源电压具有实质上相同的电平,而所述第一低电压与比所述第一电源电压具有更低电平的第二电源电压具有实质上相同的电平。
3.根据权利要求2所述的缓冲器电路,其中,所述第二低电压具有比所述第一低电压高而比所述第一电源电压低的电平。
4.根据权利要求1所述的缓冲器电路,还包括门控单元,所述门控单元被配置为在所述第一操作模式下基于所述输入信号来将所述高电压提供给所述第一输出节点和所述第二输出节点中的一个输出节点,并且被配置为在所述第二操作模式下将所述高电压提供给所述第一输出节点和所述第二输出节点两者。
5.根据权利要求1所述的缓冲器电路,其中,基于第一操作模式信号来进入所述第一操作模式,并且所述高电压基于所述第一操作模式信号和所述输入信号而被提供给所述第一输出节点和所述第二输出节点中的一个输出节点。
6.根据权利要求4所述的缓冲器电路,还包括负载单元,所述负载单元电耦接在所述门控单元与第一电源电压的端子之间并且被配置为提供所述高电压。
7.根据权利要求4所述的缓冲器电路,还包括负载单元,所述负载单元电耦接在所述门控单元与所述第一输出节点及所述第二输出节点之间。
8.根据权利要求2所述的缓冲器电路,还包括:
第一低电压供给单元,其被配置为在所述第一操作模式下将所述第一低电压提供给所述公共节点;以及
第二低电压供给单元,其被配置为在所述第二操作模式下从所述第二电源电压产生所述第二低电压并且将所述第二低电压提供给所述公共节点。
9.根据权利要求8所述的缓冲器电路,其中,所述第二低电压供给单元包括:
电压限制元件,其被配置为基于偏置电压来从所述第二电源电压产生所述第二低电压;以及
供给元件,其被配置为在所述第二操作模式下将所述第二低电压提供给所述公共节点。
10.一种缓冲器电路,包括:
输入单元,其电耦接在第一输出节点、第二输出节点与公共节点之间,并且被配置为基于输入信号来改变所述第一输出节点的电压电平和所述第二输出节点的电压电平,
其中,所述缓冲器电路被配置为在第一操作模式下将第一高电压提供给所述公共节点,并且被配置为在所述第一操作模式下基于所述输入信号来将低电压提供给所述第一输出节点和所述第二输出节点中的一个输出节点,以及
其中,所述缓冲器电路被配置为在第二操作模式下将与所述第一高电压具有不同电平的第二高电压提供给所述公共节点,并且被配置为在所述第二操作模式下将所述低电压提供给所述第一输出节点和所述第二输出节点两者。
11.根据权利要求10所述的缓冲器电路,其中,所述第一高电压与第一电源电压具有实质上相同的电平,而所述低电压与比所述第一电源电压具有更低电平的第二电源电压具有实质上相同的电平。
12.根据权利要求11所述的缓冲器电路,其中,所述第二高电压具有比所述第一高电压低而比所述第二电源电压高的电平。
13.根据权利要求10所述的缓冲器电路,还包括门控单元,所述门控单元被配置为在所述第一操作模式下基于所述输入信号来将所述低电压提供给所述第一输出节点和所述第二输出节点中的一个输出节点,并且被配置为在所述第二操作模式下将所述低电压提供给所述第一输出节点和所述第二输出节点两者。
14.根据权利要求13所述的缓冲器电路,还包括负载单元,所述负载单元电耦接在所述门控单元与第二电源电压的端子之间并且被配置为提供所述低电压。
15.根据权利要求11所述的缓冲器电路,还包括:
第一高电压供给单元,其被配置为在所述第一操作模式下将所述第一高电压提供给所述公共节点;以及
第二高电压供给单元,其被配置为在所述第二操作模式下从所述第一电源电压产生所述第二高电压并且将所述第二高电压提供给所述公共节点。
16.根据权利要求15所述的缓冲器电路,其中,所述第二高电压供给单元包括:
电压限制元件,其被配置为基于偏置电压来从所述第一电源电压产生所述第二高电压;以及
供给元件,其被配置为在所述第二操作模式下将所述第二高电压提供给所述公共节点。
17.一种缓冲器电路,包括:
输入单元,其电耦接在第一输出节点、第二输出节点与公共节点之间,并且被配置为基于输入信号来改变所述第一输出节点的电压电平和所述第二输出节点的电压电平;以及
门控单元,其被配置为基于第一操作模式信号和所述输入信号来将高电压提供给所述第一输出节点和所述第二输出节点。
18.根据权利要求17所述的缓冲器电路,还包括:
第一低电压供给单元,其被配置为基于所述第一操作模式信号来将第一低电压提供给所述公共节点;以及
第二低电压供给单元,其被配置为基于第二操作模式信号和偏置电压来将与所述第一低电压具有不同电平的第二低电压提供给所述公共节点。
19.根据权利要求18所述的缓冲器电路,其中,所述高电压与第一电源电压具有实质上相同的电平,而所述第一低电压与比所述第一电源电压具有更低电平的第二电源电压具有实质上相同的电平。
20.根据权利要求19所述的缓冲器电路,其中,所述第二低电压具有比所述第一低电压高而比所述第一电源电压低的电平。
21.根据权利要求17所述的缓冲器电路,其中,所述输入单元包括:
第一开关元件,其电耦接在所述第二输出节点与所述公共节点之间,并且被配置为基于所述输入信号来将所述第二输出节点与所述公共节点电耦接;以及
第二开关元件,其电耦接在所述第一输出节点与所述公共节点之间,并且被配置为基于所述输入信号的互补信号来将所述第一输出节点与所述公共节点电耦接。
22.根据权利要求19所述的缓冲器电路,其中,所述门控单元包括:
第一门控元件,其被配置为基于第一门控信号来将所述第一电源电压作为所述高电压提供给所述第二输出节点;以及
第二门控元件,其被配置为基于第二门控信号来将所述第一电源电压作为所述高电压提供给所述第一输出节点,
其中,所述第一门控信号和所述第二门控信号基于所述第一操作模式信号和所述输入信号而被产生。
23.根据权利要求22所述的缓冲器电路,
其中,当所述第一操作模式信号被使能时,所述第一门控元件和所述第二门控元件基于所述输入信号来将所述高电压提供给所述第一输出节点和所述第二输出节点中的一个输出节点;以及
其中,当所述第一操作模式信号被禁止时,所述第一门控元件和所述第二门控元件将所述高电压提供给所述第一输出节点和所述第二输出节点两者。
24.根据权利要求22所述的缓冲器电路,还包括缓冲器控制电路,所述缓冲器控制电路被配置为基于模式选择信号和所述输入信号来产生所述第一操作模式信号、所述第二操作模式信号、所述第一门控信号以及所述第二门控信号。
25.根据权利要求18所述的缓冲器电路,其中,所述第一低电压供给单元包括第一供给元件,所述第一供给元件被配置为基于所述第一操作模式信号来将所述第一低电压提供给所述公共节点。
26.根据权利要求25所述的缓冲器电路,其中,所述第二低电压供给单元包括:
电压限制元件,其被配置为接收所述偏置电压,并且被配置为产生比第二电源电压具有更高电平的所述第二低电压;以及
第二供给元件,其被配置为基于所述第二操作模式信号来将从所述电压限制元件产生的所述第二低电压提供给所述公共节点。
27.根据权利要求19所述的缓冲器电路,还包括负载单元,所述负载单元电耦接在所述门控单元与所述第一电源电压的端子之间。
28.一种缓冲器电路,包括:
输入单元,其电耦接在第一公共节点与第二公共节点之间,并且被配置为基于输入信号来改变第一输出节点的电压电平和第二输出节点的电压电平,
其中,所述缓冲器电路被配置为根据操作模式而将第一高电压和与所述第一高电压具有不同电平的第二高电压中的一个高电压提供给所述第一公共节点,并且被配置为根据所述操作模式而将第一低电压和与所述第一低电压具有不同电平的第二低电压中的一个低电压提供给所述第二公共节点。
29.根据权利要求28所述的缓冲器电路,
其中,所述缓冲器电路被配置为在第一操作模式下将所述第一高电压提供给所述第一公共节点,并且被配置为在所述第一操作模式下将所述第一低电压提供给所述第二公共节点,以及
其中,所述缓冲器电路被配置为在第二操作模式下将所述第二高电压提供给所述第一公共节点,并且被配置为在所述第二操作模式下将所述第二低电压提供给所述第二公共节点。
30.根据权利要求28所述的缓冲器电路,
其中,所述第一高电压与第一电源电压具有实质上相同的电平,而所述第一低电压与第二电源电压具有实质上相同的电平,以及
其中,所述第二高电压比所述第一高电压具有更低的电平,而所述第二低电压具有比所述第一低电压高而比所述第二高电压低的电平。
31.根据权利要求28所述的缓冲器电路,其中,所述输入单元包括:
第一开关元件,其被配置为基于正输入信号来将所述第二输出节点与所述第一公共节点电耦接;
第二开关元件,其被配置为基于所述正输入信号来将所述第二输出节点与所述第二公共节点电耦接;
第三开关元件,其被配置为基于互补输入信号来将所述第一输出节点与所述第一公共节点电耦接;以及
第四开关元件,其被配置为基于所述互补输入信号来将所述第一输出节点与所述第二公共节点电耦接。
32.根据权利要求28所述的缓冲器电路,还包括:
第一高电压供给单元,其被配置为在第一操作模式下将所述第一高电压提供给所述第一公共节点;以及
第二高电压供给单元,其被配置为在第二操作模式下从第一电源电压产生所述第二高电压并且将所述第二高电压提供给所述第一公共节点。
33.根据权利要求32所述的缓冲器电路,其中,所述第二高电压供给单元包括:
电压限制元件,其被配置为基于偏置电压来从所述第一电源电压产生所述第二高电压;以及
供给元件,其被配置为在所述第二操作模式下将所述第二高电压提供给所述第一公共节点。
34.根据权利要求28所述的缓冲器电路,还包括:
第一低电压供给单元,其被配置为在第一操作模式下将所述第一低电压提供给所述第二公共节点;以及
第二低电压供给单元,其被配置为在第二操作模式下从第二电源电压产生所述第二低电压并且将所述第二低电压提供给所述第二公共节点。
35.根据权利要求34所述的缓冲器电路,其中,所述第二低电压供给单元包括:
电压限制元件,其被配置为基于偏置电压来从所述第二电源电压产生所述第二低电压;以及
供给元件,其被配置为在所述第二操作模式下将所述第二低电压提供给所述第二公共节点。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020170176619A KR20190075203A (ko) | 2017-12-21 | 2017-12-21 | 하이브리드 버퍼 회로 |
KR10-2017-0176619 | 2017-12-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109951181A true CN109951181A (zh) | 2019-06-28 |
CN109951181B CN109951181B (zh) | 2023-03-14 |
Family
ID=66950715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811002867.5A Active CN109951181B (zh) | 2017-12-21 | 2018-08-30 | 缓冲器电路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10382041B2 (zh) |
KR (1) | KR20190075203A (zh) |
CN (1) | CN109951181B (zh) |
TW (1) | TWI751363B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980057027A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 장치용 버퍼 |
US20080204079A1 (en) * | 2007-02-23 | 2008-08-28 | Samsung Electronics, Co. Ltd. | Level shifting circuits for generating output signals having similar duty cycle ratios |
KR20100088912A (ko) * | 2009-02-02 | 2010-08-11 | 주식회사 하이닉스반도체 | 페이지 버퍼 회로 |
US20120074987A1 (en) * | 2010-09-28 | 2012-03-29 | Texas Instruments Incorporated | Electronic device and method for buffering |
CN104681086A (zh) * | 2013-11-29 | 2015-06-03 | 爱思开海力士有限公司 | 半导体装置的缓冲电路 |
CN106487375A (zh) * | 2015-08-31 | 2017-03-08 | 爱思开海力士有限公司 | 缓冲器电路、接收器和使用接收器的系统 |
CN106575963A (zh) * | 2014-06-30 | 2017-04-19 | 菲尼萨公司 | 信号转换 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5298810A (en) | 1992-09-11 | 1994-03-29 | Cypress Semiconductor Corporation | BiCMOS CMOS/ECL data multiplexer |
US6522174B2 (en) | 2001-04-16 | 2003-02-18 | Intel Corporation | Differential cascode current mode driver |
US6836149B2 (en) * | 2002-04-12 | 2004-12-28 | Stmicroelectronics, Inc. | Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit |
US6856178B1 (en) * | 2003-07-31 | 2005-02-15 | Silicon Bridge, Inc. | Multi-function input/output driver |
US7145359B2 (en) * | 2004-06-28 | 2006-12-05 | Silicon Laboratories Inc. | Multiple signal format output buffer |
US7598779B1 (en) * | 2004-10-08 | 2009-10-06 | Altera Corporation | Dual-mode LVDS/CML transmitter methods and apparatus |
ITMI20051276A1 (it) * | 2005-07-06 | 2007-01-07 | St Microelectronics Srl | Trasmettitore multi-standard |
US7432746B2 (en) * | 2006-07-31 | 2008-10-07 | Agere Systems, Inc. | CMOS buffer with complementary outputs having reduced voltage swing |
WO2009013814A1 (ja) * | 2007-07-24 | 2009-01-29 | Fujitsu Limited | 半導体装置 |
US7965121B2 (en) * | 2008-01-03 | 2011-06-21 | Mediatek Inc. | Multifunctional output drivers and multifunctional transmitters using the same |
US8126045B2 (en) * | 2008-08-29 | 2012-02-28 | International Business Machines Corporation | System and method for latency reduction in speculative decision feedback equalizers |
WO2012176250A1 (ja) * | 2011-06-23 | 2012-12-27 | パナソニック株式会社 | 差動スイッチ駆動回路及び電流ステアリング型デジタル・アナログ変換器 |
CN102916704B (zh) * | 2011-10-21 | 2016-08-03 | 上海华力微电子有限公司 | 高速电流模式逻辑到互补金属氧化物半导体信号转换电路 |
JP5792690B2 (ja) * | 2012-07-26 | 2015-10-14 | 株式会社東芝 | 差動出力回路および半導体集積回路 |
US9197214B2 (en) * | 2013-07-30 | 2015-11-24 | Broadcom Corporation | High speed level shifter with amplitude servo loop |
US9106212B2 (en) * | 2013-10-31 | 2015-08-11 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and apparatus for interfacing integrated circuits (ICs) that operate at different supply voltages |
US9419593B2 (en) * | 2014-10-07 | 2016-08-16 | Freescale Semiconductor, Inc. | Current mode logic circuit for high speed input/output applications |
-
2017
- 2017-12-21 KR KR1020170176619A patent/KR20190075203A/ko unknown
-
2018
- 2018-07-17 US US16/037,451 patent/US10382041B2/en active Active
- 2018-08-02 TW TW107126842A patent/TWI751363B/zh active
- 2018-08-30 CN CN201811002867.5A patent/CN109951181B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980057027A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 장치용 버퍼 |
US20080204079A1 (en) * | 2007-02-23 | 2008-08-28 | Samsung Electronics, Co. Ltd. | Level shifting circuits for generating output signals having similar duty cycle ratios |
KR20100088912A (ko) * | 2009-02-02 | 2010-08-11 | 주식회사 하이닉스반도체 | 페이지 버퍼 회로 |
US20120074987A1 (en) * | 2010-09-28 | 2012-03-29 | Texas Instruments Incorporated | Electronic device and method for buffering |
CN104681086A (zh) * | 2013-11-29 | 2015-06-03 | 爱思开海力士有限公司 | 半导体装置的缓冲电路 |
CN106575963A (zh) * | 2014-06-30 | 2017-04-19 | 菲尼萨公司 | 信号转换 |
CN106487375A (zh) * | 2015-08-31 | 2017-03-08 | 爱思开海力士有限公司 | 缓冲器电路、接收器和使用接收器的系统 |
Also Published As
Publication number | Publication date |
---|---|
US10382041B2 (en) | 2019-08-13 |
CN109951181B (zh) | 2023-03-14 |
TW201929435A (zh) | 2019-07-16 |
TWI751363B (zh) | 2022-01-01 |
US20190199352A1 (en) | 2019-06-27 |
KR20190075203A (ko) | 2019-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6946893B2 (en) | Level shift circuit and semiconductor integrated circuit | |
KR100591520B1 (ko) | 감소된 전압 입출력의 3상태 버퍼 및 그 제조 방법 | |
US6188244B1 (en) | Hysteresis input buffer | |
US5097148A (en) | Integrated circuit buffer with improved drive capability | |
KR20010049227A (ko) | 레벨조정회로 및 이를 포함하는 데이터 출력회로 | |
WO2017098909A1 (ja) | 出力回路 | |
CA2201853A1 (en) | High voltage level shifter for switching high voltage in non-volatile memory integrated circuits | |
CN113691249B (zh) | 工作周期校正电路及其方法 | |
US6559676B1 (en) | Output buffer circuit | |
CN109687862A (zh) | 一种双向电平转换电路和双向电平转换芯片 | |
US11387818B2 (en) | Level conversion device and method | |
JPS63300623A (ja) | 半導体バツフア回路 | |
US20050140430A1 (en) | Programmable AC current booster for faster edge-rate output in high speed applications | |
CN109951181A (zh) | 缓冲器电路 | |
US6239617B1 (en) | Mixed voltage output driver with automatic impedance adjustment | |
CN111771335A (zh) | 电平移位器电路 | |
US11005454B1 (en) | Pre-driver circuits for an output driver | |
CN104935326B (zh) | 接口电路中的输出电路 | |
JPH05291939A (ja) | Cmosセルフブースト回路 | |
JPH06252740A (ja) | デジタル論理回路 | |
US10735000B1 (en) | Pre-driver circuits for an output driver | |
US20080042723A1 (en) | Junction field effect transistor input buffer level shifting circuit | |
TWI804248B (zh) | 具有低傳輸延遲的位準轉換器 | |
EP4372992A1 (en) | Cascoded transistor switch | |
US20030062924A1 (en) | Voltage translation circuit using a controlled transmission PMOS transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |