CN102916704B - 高速电流模式逻辑到互补金属氧化物半导体信号转换电路 - Google Patents

高速电流模式逻辑到互补金属氧化物半导体信号转换电路 Download PDF

Info

Publication number
CN102916704B
CN102916704B CN201110322330.9A CN201110322330A CN102916704B CN 102916704 B CN102916704 B CN 102916704B CN 201110322330 A CN201110322330 A CN 201110322330A CN 102916704 B CN102916704 B CN 102916704B
Authority
CN
China
Prior art keywords
difference
difference pipe
pipe
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110322330.9A
Other languages
English (en)
Other versions
CN102916704A (zh
Inventor
曹永峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201110322330.9A priority Critical patent/CN102916704B/zh
Priority to US13/656,700 priority patent/US8749269B2/en
Publication of CN102916704A publication Critical patent/CN102916704A/zh
Application granted granted Critical
Publication of CN102916704B publication Critical patent/CN102916704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明公开了一种高速电流模式逻辑到互补金属氧化物半导体信号转换电路，包括：第一差分单元，第二差分单元和输出单元，其中，设有一电阻与第一反相器并联。第一差分管M1和第二差分管M2为NMOS管，第三差分管M3和第四差分管M4为PMOS管。本发明提供的CML到CMOS转换电路较传统电路将延时时间从64ps提高到了34ps，提高了将近一倍，这样为高速并转串电路提供了更多的时钟延时冗余度。

Description

高速电流模式逻辑到互补金属氧化物半导体信号转换电路
技术领域
本发明涉及半导体电路设计领域，尤其涉及一种高速电流模式逻辑（CML）到互补金属氧化物半导体（CMOS）时钟信号转换电路。
背景技术
现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL等，其中，CML电平是所有高速数据接口中最简单的一种，其输入和输出是匹配好的，减少了外围器件，适合于更高频段工作，CML接口典型的输出电路是一个差分对形式。该差分对的集电极电阻为50Ω，输出信号的高低电平切换是靠共发射极差分对的开关控制的，差分对的发射极到地的恒流源典型值为16mA。假定CML的输出负载为一个50Ω上拉电阻，则单端CML输出信号的摆幅为VCC~VCC-0.4V。在这种情况下，差分输出信号摆幅为800mV，信号摆幅较小，所以功耗很低，CML接口电平功耗低于ECL的1/2，而且它的差分信号接口和ECL、LVDS电平具有类似的特点。
在高速的并转串电路中，往往超过3GHz的时钟输入都是CML模式的，而在较低频率的并转串电路都是通过数字电路来实现。这样就需要一个CML转成CMOS的电路，在整个高速并转串过程中，往往需要时钟的延时不要超过一个时钟周期，这样就要求CML转CMOS电路的延时能够越短越好，传统的电路如图1所示。由阿根廷的Tondo,D.F.和Lopez,R.R.发表的文章《一种低压、高速的CMOS/CML16:1的串行器》（《Alow-power,high-speedCMOS/CML16:1serializer》，Micro-Nanoelectronics,TechnologyandApplications,2009.EAMTA20091-2Oct.2009，page(s):81-86）中提出了目前使用最为广泛的CML到CMOS时钟信号转换电路结构，具体65nm制程和45nm制程的信号转换电路图分别如图2a、图2b所示。
发明内容
针对上述存在的问题，本发明的目的是提供一种高速电流模式逻辑（CML）到互补金属氧化物半导体（CMOS）时钟信号转换电路，降低了原电路结构的延时，并保持了原电路结构的功能有效性。
本发明的目的是通过下述技术方案实现的：
一种高速电流模式逻辑到互补金属氧化物半导体信号转换电路，包括：
第一差分单元，第二差分单元和输出单元，所述第一差分单元包括第一差分管M1、第二差分管M2，所述第二差分单元包括第三差分管M3、第四差分管M4，所述输出单元由第一反相器和第二反相器串接而成，所述第一差分管M1、所述第二差分管M2的栅极之间接收输入电压，所述第一差分管M1的源极或者漏极与所述第二差分管M2的源极或者漏极连接，所述第一差分管M1的源极或者漏极与所述第三差分管M3的源极或者漏极连接，所述第二差分管M2的源极或者漏极与所述第四差分管M4的源极或者漏极连接，所述第三差分管M3和所述第四差分管M4的栅极对接，所述第三差分管的栅极和其源极或者漏极连通，所述第一反相器的输入端与所述第二差分管M2的源极或者漏极连接，所述第三差分管M3的源极或者漏极、所述第四差分管M4的源极或者漏极与电源电压连接，其中，设有一电阻与所述第一反相器并联。
上述信号转换电路，其中，所述第一差分管M1和所述第二差分管M2为NMOS管。
上述信号转换电路，其中，所述第三差分管M3和所述第四差分管M4为PMOS管。
上述信号转换电路，其中，所述第一反相器的输入端通过电阻与其输出端连接。
上述信号转换电路，其中，所述信号转换电路的延时时间为34ps。
与已有技术相比，本发明的有益效果在于：
本发明提供的CML到CMOS转换电路较传统电路将延时时间从64ps提高到了34ps，提高了将近一倍，这样为高速并转串电路提供了更多的时钟延时冗余度。
附图说明
图1是传统的CML转成CMOS的高速并转串电路示意图；
图2a、图2b分别是现有技术中的65nm制程和45nm制程的CML转成CMOS的高速并转串电路示意图；
图3是本发明的CML转成CMOS的高速并转串电路示意图；
图4是本发明的CML转成CMOS的高速并转串电路的仿真输出波形图。
具体实施方式
下面结合原理图和具体操作实施例对本发明作进一步说明。
如图3所示，本发明高速电流模式逻辑（CML）到互补金属氧化物半导体（CMOS）时钟信号转换电路包括：第一差分单元，第二差分单元和输出单元，第一差分单元包括第一差分管M1、第二差分管M2，第二差分单元包括第三差分管M3、第四差分管M4，输出单元由第一反相器100和第二反相器200串接而成，第一差分管M1、第二差分管M2的栅极之间接收输入电压DP、DN，第一差分管M1的源极或者漏极与第二差分管M2的源极或者漏极连接，第一差分管M1的源极或者漏极与第三差分管M3的源极或者漏极连接，第二差分管M2的源极或者漏极与第四差分管M4的源极或者漏极连接，第三差分管M3和第四差分管M4的栅极对接，第三差分管的栅极和其源极或者漏极连通，第一反相器的输入端与第二差分管M2的源极或者漏极连接，第三差分管M3的源极或者漏极、第四差分管M4的源极或者漏极与电源电压VDD连接，其中，设有一电阻110与第一反相器100并联，即第一反相器100的输入端通过电阻110与其输出端连接。如此在第一反相器100输入输出端用一电阻110相连，扩展了第一反相器100作为放大器的带宽，所以缩短了从CML转换到CMOS信号的延时时间。
进一步地，第一差分管M1和第二差分管M2为NMOS管。
进一步地，第三差分管M3和第四差分管M4为PMOS管。
进一步地，通过图4的传统转换电路与改进后的转换电路仿真输出波形图可以看到，本发明较传统电路将延时时间从64ps提高到了34ps，提高了将近一倍，这样为高速并转串电路提供了更多的时钟延时冗余度。
综上所述，本发明提供的CML到CMOS转换电路较传统电路将延时时间从64ps提高到了34ps，提高了将近一倍，这样为高速并转串电路提供了更多的时钟延时冗余度。
以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何对该高速CML到CMOS时钟信号转换电路进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在本发明的范围内。

Claims (4)

1.一种高速电流模式逻辑到互补金属氧化物半导体信号转换电路，包括：
第一差分单元，第二差分单元和输出单元，所述第一差分单元包括第一差分管M1、第二差分管M2，所述第二差分单元包括第三差分管M3、第四差分管M4，所述输出单元由第一反相器和第二反相器串接而成，所述第一差分管M1、所述第二差分管M2的栅极之间接收输入电压，所述第一差分管M1的源极或者漏极与所述第二差分管M2的源极或者漏极连接，所述第一差分管M1的源极或者漏极与所述第三差分管M3的源极或者漏极连接，所述第二差分管M2的源极或者漏极与所述第四差分管M4的源极或者漏极连接，所述第三差分管M3和所述第四差分管M4的栅极对接，所述第三差分管的栅极和其源极或者漏极连通，所述第一反相器的输入端与所述第二差分管M2的源极或者漏极连接，所述第三差分管M3的源极或者漏极、所述第四差分管M4的源极或者漏极与电源电压连接，其特征在于，设有一电阻仅与所述第一反相器并联，所述第一反相器的输入端通过所述电阻与其输出端连接。
2.根据权利要求1所述的信号转换电路，其特征在于，所述第一差分管M1和所述第二差分管M2为NMOS管。
3.根据权利要求1所述的信号转换电路，其特征在于，所述第三差分管M3和所述第四差分管M4为PMOS管。
4.根据权利要求1所述的信号转换电路，其特征在于，所述信号转换电路的延时时间为34ps。
CN201110322330.9A 2011-10-21 2011-10-21 高速电流模式逻辑到互补金属氧化物半导体信号转换电路 Active CN102916704B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110322330.9A CN102916704B (zh) 2011-10-21 2011-10-21 高速电流模式逻辑到互补金属氧化物半导体信号转换电路
US13/656,700 US8749269B2 (en) 2011-10-21 2012-10-20 CML to CMOS conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110322330.9A CN102916704B (zh) 2011-10-21 2011-10-21 高速电流模式逻辑到互补金属氧化物半导体信号转换电路

Publications (2)

Publication Number Publication Date
CN102916704A CN102916704A (zh) 2013-02-06
CN102916704B true CN102916704B (zh) 2016-08-03

Family

ID=47614956

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110322330.9A Active CN102916704B (zh) 2011-10-21 2011-10-21 高速电流模式逻辑到互补金属氧化物半导体信号转换电路

Country Status (2)

Country Link
US (1) US8749269B2 (zh)
CN (1) CN102916704B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9225324B2 (en) * 2014-04-21 2015-12-29 Qualcomm Incorporated Circuit for generating accurate clock phase signals for high-speed SERDES
CN104682967B (zh) * 2015-01-30 2018-12-14 天津中科海高微波技术有限公司 基于差分结构的GaAs逻辑单元及其串并转换电路
US9595975B1 (en) 2015-09-30 2017-03-14 Samsung Display Co., Ltd. Low-latency high-gain current-mode logic slicer
CN109428567B (zh) * 2017-08-25 2022-08-12 深圳市中兴微电子技术有限公司 一种实现占空比调整的装置
KR20190075203A (ko) * 2017-12-21 2019-07-01 에스케이하이닉스 주식회사 하이브리드 버퍼 회로
CN113595841B (zh) * 2020-04-30 2022-10-18 烽火通信科技股份有限公司 一种peci总线扩展方法及系统
KR20220098854A (ko) 2021-01-05 2022-07-12 에스케이하이닉스 주식회사 지연 변동을 보상하는 반도체 장치 및 이를 포함하는 클록 전달 회로
CN116633342B (zh) * 2023-07-21 2023-09-26 灿芯半导体(苏州)有限公司 一种占空比优化的cml到cmos电平的转换电路
CN117978148B (zh) * 2024-03-29 2024-06-25 芯耀辉科技有限公司 用于时钟接收电路的信号处理方法及时钟接收电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1608346A (zh) * 2001-08-29 2005-04-20 皇家飞利浦电子股份有限公司 改进后的具有减小的抖动的分频器和基于它的发射器
US7929241B1 (en) * 2004-04-26 2011-04-19 Marvell International Ltd. Signal conversion system and method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169434B1 (en) * 1997-09-05 2001-01-02 Rambus Inc. Conversion circuit with duty cycle correction for small swing signals, and associated method
US6717474B2 (en) * 2002-01-28 2004-04-06 Integrated Programmable Communications, Inc. High-speed differential to single-ended converter
US6819142B2 (en) * 2003-03-13 2004-11-16 Infineon Technologies Ag Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption
US6806744B1 (en) * 2003-10-03 2004-10-19 National Semiconductor Corporation High speed low voltage differential to rail-to-rail single ended converter

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1608346A (zh) * 2001-08-29 2005-04-20 皇家飞利浦电子股份有限公司 改进后的具有减小的抖动的分频器和基于它的发射器
US7929241B1 (en) * 2004-04-26 2011-04-19 Marvell International Ltd. Signal conversion system and method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高性能收发器的研究与设计;奚剑雄;《中国优秀硕士学位论文全文数据库》;20050915(第5期);第52-53页 *

Also Published As

Publication number Publication date
US20130099822A1 (en) 2013-04-25
US8749269B2 (en) 2014-06-10
CN102916704A (zh) 2013-02-06

Similar Documents

Publication Publication Date Title
CN102916704B (zh) 高速电流模式逻辑到互补金属氧化物半导体信号转换电路
JP6140860B2 (ja) シングルエンド構成可能マルチモードドライバ
TWI740114B (zh) 具有自低電力待機至低頻信號傳輸之快速變換之轉發器
US8610462B1 (en) Input-output circuit and method of improving input-output signals
US7619460B2 (en) Reference clock receiver compliant with LVPECL, LVDS and PCI-Express supporting both AC coupling and DC coupling
US8390315B1 (en) Configurable input-output (I/O) circuitry with pre-emphasis circuitry
TWI511457B (zh) 低壓差分信號驅動電路與數位信號傳輸器
JP6250839B2 (ja) スキュー補正を有するｓｅｒｄｅｓ電圧モードドライバ
CN107181482A (zh) 输入输出接收电路
TWI756707B (zh) 晶片外驅動電路和訊號補償方法
US20090230993A1 (en) Low power high-speed output driver
US20040183565A1 (en) CML (current mode logic) OCD (off chip driver) - ODT (on die termination) circuit for bidirectional data transmission
CN103947114A (zh) 用于hdmi传输应用的带有内置去加重的高速预驱动器和电压电平转换器
CN104796092A (zh) 均衡电路
CN103888093A (zh) 差分信号的共模电平重置电路
CN105375916A (zh) 一种改进的异或门逻辑单元电路
Partovi et al. Single-ended transceiver design techniques for 5.33 Gb/s graphics applications
JP4957405B2 (ja) 信号波形等化回路及び受信回路
JP2012510768A (ja) Ｃｍｌ信号の論理ファミリ間の変換を行うシステムおよび方法
CN102109869B (zh) 驱动电路
CN104539251B (zh) 低噪声低压差分信号发送器
Kim et al. A four-channel 32-Gb/s transceiver with current-recycling output driver and on-chip AC coupling in 65-nm CMOS process
CN108449082A (zh) 一种cml电平转cmos电平的电路结构
CN107181481A (zh) 输入输出接收电路
CN205039798U (zh) 兼容pecl/ttl/cmos电平的输出电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant