CN113595841B - 一种peci总线扩展方法及系统 - Google Patents
一种peci总线扩展方法及系统 Download PDFInfo
- Publication number
- CN113595841B CN113595841B CN202010364975.8A CN202010364975A CN113595841B CN 113595841 B CN113595841 B CN 113595841B CN 202010364975 A CN202010364975 A CN 202010364975A CN 113595841 B CN113595841 B CN 113595841B
- Authority
- CN
- China
- Prior art keywords
- signal
- gtl
- lvds
- ttl
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Bus Control (AREA)
- Communication Control (AREA)
Abstract
本发明公开了一种PECI总线扩展方法及系统,涉及PECI总线扩展领域,该方法包括第一转换设备将PECI芯片的GTL信号转换为LVDS信号。将所述LVDS信号传输至远端的第二转换设备,并在第二转换设备将所述LVDS信号转化为所述GTL信号,并提供给各个远端被管理器件。所述被管理器件发出GTL信号至第二转换设备,所述第二转换设备将该GTL信号转化为LVDS信号。将所述LVDS信号传输至第一转换设备,由第一转换设备将所述LVDS信号转化为GTL信号并提供给PECI芯片。本发明能够满足PECI线路远距离、复杂环境的应用场景需求。
Description
技术领域
本发明涉及PECI总线扩展领域,具体涉及一种PECI总线扩展方法及系统。
背景技术
机架式服务器是一种高性能通用计算机,作为网络重要节点,存储、处理网络上的数据或信息。随着云计算、大数据、移动互联和物联网的快速发展,带来了对海量的数据、多样化和信息服务、复杂的数据聚合与交互能力的挑战,并且,在“硬件重构+软件定义+网络功能虚拟化”的融合架构驱动下,无论是互联网数据中心、企业级数据中心,还是电信网基础设施,对服务器的需求愈加迫切和多样化。
PECI总线是服务器中的一个重要管理总线,它将服务器内的管理芯片与CPU,PCH或其他外设连接起来,实现这些芯片的温度管理,功耗管理,系统错误监控,和调节诊断等功能。
随着服务器设计的复杂程度越来越高,服务器主板尺寸增大,导致PECI走线长度增长。且服务器中需要监控的模块和芯片数量也在持续增长,导致PECI总线挂在设备数量增加。同时高密度,多节点服务器需要引入跨板连接,引入分板连接器。这些都对PECI总线的稳定性和传输可靠性造成了影响。由于PECI线路的限制,无法进行 PECI信号在复杂环境下的传输,导致服务器设计受限。无法满足复杂应用场景需求。
发明内容
针对现有技术中存在的缺陷,本发明的目的在于提供一种PECI 总线扩展方法及系统,能够满足PECI线路远距离、复杂环境的应用场景需求。
为达到以上目的,第一方面,本发明实施例提供一种PECI总线扩展方法,其包括:
第一转换设备将PECI芯片的GTL信号转换为LVDS信号;
将所述LVDS信号传输至远端的第二转换设备,并在第二转换设备将所述LVDS信号转化为所述GTL信号,并提供给各个远端被管理器件;
所述被管理器件发出GTL信号至第二转换设备,所述第二转换设备将该GTL信号转化为LVDS信号;
将所述LVDS信号传输至第一转换设备,由第一转换设备将所述 LVDS信号转化为GTL信号并提供给PECI芯片。
作为一个优选的实施方案,所述GTL信号转换为LVDS信号包括:
获取PECI芯片的GTL信号,输入至GTL-TTL转换电路中,得到TTL信号;
将TTL信号输入至TTL-LVDS转化电路中,得到LVDS信号。
作为一个优选的实施方案,所述第一装换设备与第二转换设备电路结构相同。
第二方面,本发明实施例还提供一种PECI总线扩展电路,其包括第一转换设备和第二转换设备,
所述第一转换设备将PECI芯片的GTL信号转换为LVDS信号;
所述第二转换设备在远端接收LVDS信号,将所述LVDS信号转化为所述GTL信号,并提供给各个远端被管理器件;
所述被管理器件发出GTL信号至第二转换设备,所述第二转换设备将该GTL信号转化为LVDS信号;
所述第一转换设备接收LVDS信号,并将所述LVDS信号转化为 GTL信号并提供给PECI芯片。
作为一个优选的实施方案,第一转换设备,包括GTL-TTL 转换电路以及TTL-LVDS转化电路,
所述GTL-TTL 转换电路用于获取PECI芯片的GTL信号,并转化为TTL信号;
所述TTL-LVDS转化电路用于获取TTL信号,并转化为LVDS 信号。
作为一个优选的实施方案,所述第一转换设备与第二转换设备结构相同。
作为一个优选的实施方案,所述GTL-TTL 转换电路包括第一mos 管M1、第二mos管M2以及第三mos管M3;
M1的源级作为SREF接口,漏级作为DREF接口,栅级与M2 的栅极、M3的栅极详解,作为GREF接口,M2的源级作为S1接口,漏级作为D1接口,M3的源级作为S2接口,漏级作为D2接口所述 SREF接口接GLT信号,所述DREF和GREF接TTL的3.3V参考电平,D1以及D2接受回传的TTL信号,通过S1以及S2发出GTL信号给PECI芯片;
当D1接口与D2接口接入TTL信号时,S1接口为PECI输出信号的输出接口;
当S2接口接入PECI输入信号时,D1接口与D2接口为TTL电平的输出端。
作为一个优选的实施方案,所述TTL -LVDS转换电路包括:单端信号转差分信号器件和差分信号转单端信号器件;
所述单端信号转差分信号器件的输入端作为TTL -LVDS转换电路的第一端,所述差分信号转单端信号器件的输出端作为TTL -LVDS 转换电路的第二端,所述单端信号转差分信号器件的输出端与差分信号转单端信号器件的输出端相接作为第三端;
所述第一端与第二端为TTL信号的输入、输出端,所述第三端为LVDS信号的输入、输出端。
作为一个优选的实施方案,所述PECI中线扩展电路具体为:
所述PECI芯片输入端接GTL-TTL 转换电路的SREF接口,PECI 芯片输出端接GTL-TTL 转换电路的S1以及S2接口,GTL-TTL 转换电路的DREF接口、GREF接口、接地电容的另一端以及第一电阻的一端相接,所述第一电阻的另一端与第二电阻一端、第三电阻的一端、3.3v电源相接,所述第二电阻的另一端与TTL -LVDS转换电路的第一端、GTL-TTL 转换电路的D1接口相接,所述第三电阻的另一端与TTL -LVDS转换电路的第二端、GTL-TTL 转换电路的D2接口相接。
作为一个优选的实施方案,各个所述远端被管理器件并联,并分别与一个第二转换设备相接。
与现有技术相比,本发明的优点在于:
本发明一种PECI总线扩展方法及系统通过将第一转换设备将 GTL信号转化为LVDS信号,使得PECI总线发出的信息,能够依赖 LVDS信号的特性,传输到较远的地方,达到较远的被管理器件位置。进一步的,第二转换设备,则进一步将传输过来的LVDS信号转化为GTL信号,使得PECI发出的信息,以被管理器件能够理解的形式发送给被管理器件。进一步的,被管理器件返回PECI信号再次经过第二第二转换设备变为LVDS信号,传送至第一转换设备转化为PEIC 信号提供给PECI芯片,实现了PECI芯片对于较远的被管理设备的通信。这种通信方式具有较多的优点:传输距离远、功耗低、误码率低,串扰少,辐射低。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面对实施例对应的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明一种PECI总线扩展方法实施例的步骤流程图;
图2为本发明一种PECI总线扩展系统实施例的结构示意图;
图3为本发明一种PECI总线扩展系统实施例的GTL-TTL 转换电路示意图;
图4为本发明一种PECI总线扩展系统实施例的GTL-LVDS转换电路示意图;
图5为本发明一种PECI总线扩展系统实施例的结构示意图。
具体实施方式
以下结合附图对本发明的实施例作进一步详细说明。
本发明实施例提供一种PECI总线扩展方法及系统,其通过PECI 信号与LVDS信号的转化,能够实现PECI芯片与较远位置器件的稳定、安全、高效的通信。
为达到上述技术效果,本申请的总体思路如下:
第一转换设备将PECI芯片的GTL信号转换为LVDS信号;
将所述LVDS信号传输至远端的第二转换设备,并在第二转换设备将所述LVDS信号转化为所述GTL信号,并提供给各个远端被管理器件;
所述被管理器件发出GTL信号至第二转换设备,所述第二转换设备将该GTL信号转化为LVDS信号;
将所述LVDS信号传输至第一转换设备,由第一转换设备将所述 LVDS信号转化为GTL信号并提供给PECI芯片。
综上所述,本发明将不能够远距离传输的GTL信号通过第一转换设备转换为能够远距离传输的LVDS信号,从而实现了PECI芯片发出信息的远距离发送;而为了远端被管理器件能够理解这些信息,第二转换设备再讲LVDS信号转化问GTL信号提供给被管理器件,实现了PECI芯片到远端被管理器件的询问;进一步的,远端被管理器件反馈该信息,在通过第二转换设备,从GTL信号转换为LVDS 信号,传输至第一转换设备,第一转换设备将该LVDS信号转换为 GTL信号传给PECI芯片,最终完成了PECI芯片对远程被管理器件的交流。
为了更好的理解上述技术方案,下面结合具体实施方式进行详细的说明。
参见图1所示,本发明实施例提供一种PECI总线扩展方法,其包括:
S1:第一转换设备将PECI芯片的GTL信号转换为LVDS信号。
PECI的GTL信号是服务器中的一个重要管理信号,它将服务器内的管理芯片与CPU,PCH或其他外设进行通信起来,实现这些芯片的温度管理,功耗管理,系统错误监控,和调节诊断等功能。但是 PECI上需要挂载设备数量多、密度高,而GTL信号在较远环境中传输是十分容易受损的。因此,在传输前需要将GTL信号转换为LVDS 信号。
S2:将所述LVDS信号传输至远端的第二转换设备,并在第二转换设备将所述LVDS信号转化为所述GTL信号,并提供给各个远端被管理器件。
LVDS信号是一种低振幅差分信号。它使用幅度非常低的信号(约 350mV)通过一对差分PCB走线或平衡电缆传输数据。它能以高达数千Mbps的速度传送串行数据。由于电压信号幅度较低,而且采用恒流源模式驱动,故只产生极低的噪声,消耗非常小的功率,甚至不论频率高低功耗都几乎不变。此外,由于LVDS以差分方式传送数据,所以不易受共模噪音影响
因此,在GTL信号转化为LVDS信号后,通过LVDS来进行传输,从而避免传输过程的影响,而由于远端被管理器件需求的信号是 GTL信号,因此在远端被管理设备前,设置第二转化设备,将传输过来的LVDS信号转化为GTL信号,再提供给远端被管理器件。
作为一个优选的实施方案,GTL信号转换为LVDS信号包括:
获取PECI芯片的GTL信号,输入至GTL-TTL转换电路中,得到TTL信号;
将TTL信号输入至TTL-LVDS转化电路中,得到LVDS信号。
本发明在GTL信号转化为LVDS信号之间设置TTL信号,实现了GTL转LVDS信号的转换。首先GLT转换为TTL再由TTL转换为LVDS。
S3:所述被管理器件发出GTL信号至第二转换设备,所述第二转换设备将该GTL信号转化为LVDS信号。
远端被管理器件接受到PECI的管理信号后,需要进行反馈,因此,本发明优选远端被管理信号再次经过第二转换设备,将远端被管理设备反馈的GTL信号转化为LVDS信号。
S4:将所述LVDS信号传输至第一转换设备,由第一转换设备将所述LVDS信号转化为GTL信号并提供给PECI芯片。
PECI芯片需要的信号仍然是GTL信号,因此,本发明优选远端被管理设备经过第二转换设备发过来的LVDS信号经过第一转换设备,转换为GTL信号,再提供给PECI芯片。
优选的,第一装换设备与第二转换设备电路结构相同。第一转换设备和第二转换设备均是实现了LVDS和GTL之间的相互转换,因此,可以在PECI芯片以及远端被管理设备前均设置相同的电路结构,分别作为第一转换设备和第二转换设备。
如图2所示,本发明实施例还提供一种PECI总线扩展电路,其包括第一转换设备和第二转换设备:
所述第一转换设备将PECI芯片的GTL信号转换为LVDS信号;
所述第二转换设备在远端接收LVDS信号,将所述LVDS信号转化为所述GTL信号,并提供给各个远端被管理器件;
所述被管理器件发出GTL信号至第二转换设备,所述第二转换设备将该GTL信号转化为LVDS信号;
所述第一转换设备接收LVDS信号,并将所述LVDS信号转化为 GTL信号并提供给PECI芯片。
其第一转换器件负责PECI芯片收发信号的转换,保证PECI保证芯片只接受、发出GTL信号即可,而第一转换设备传输出去的或者接受的信号为LVDS信号,保证了信息的抗干扰性和安全性。
其第二转换设备负责远端被管理设备收发信号的转换,保证远端被管理器件能够接受到GTL信号,并发出GTL信号即可接受PECI 芯片的管理。而第二抓换设备负责完成GTL信号与LVDS信号的转换,并与第一转换通过LVDS进行通信。
由于第一转换设备和第二转换设备均完成了了GTL信号至 LVDS信号和LVDS信号至GLT信号的转换,优选的第一转换设备与第二转换设备结构相同。
优选的,第一转换设备,包括GTL-TTL 转换电路以及TTL-LVDS 转化电路,
所述GTL-TTL 转换电路用于获取PECI芯片的GTL信号,并转化为TTL信号;
所述TTL-LVDS转化电路用于获取TTL信号,并转化为LVDS 信号。
通过TTL 信号作为中间信号,完成GTL信号至TTL 信号再到 LVDS信号的转化,以及LVDS信号至TTL 信号再到GTL信号的转换。
举例来说,如图3所示,所述GTL-TTL 转换电路包括第一mos 管M1、第二mos管M2以及第三mos管M3;
M1的源级作为SREF接口,漏级作为DREF接口,栅级与M2 的栅极、M3的栅极详解,作为GREF接口,M2的源级作为S1接口,漏级作为D1接口,M3的源级作为S2接口,漏级作为D2接口所述 SREF接口接GLT信号,所述DREF和GREF接TTL的3.3V参考电平,D1以及D2接受回传的TTL信号,通过S1以及S2发出GTL信号给PECI芯片;
当D1接口与D2接口接入TTL信号时,S1接口为PECI输出信号的输出接口;
当S2接口接入PECI输入信号时,D1接口与D2接口为TTL电平的输出端。
GTL-TTL转换电路工作时,SREF,GREF与DREF分别作为参考电压输入管脚,SREF接GTL的1V参考电平,DREF和GREF接TTL 的3.3V参考电平。当S1为1V时,D1对应电平为3.3V,当S1为 0V时,D1对应电平为0V。反向也是同理,当D1电平为3.3V时候, S1对应电平为1V,当D1电平为0V时,S1对应电平为0V。实现电路两侧S1,D1 1V电平与3.3V电平转换功能。
本发明将原本双向通信的单路分割为了单向通信的双路,同时实现了将GTL电平与差分的TTL电平的转化,解决了GTL在传输过程中,抗干扰能力差,扩展性能差的问题,且进一步使得多个设备间的PECI通信成为可能。
进一步的,所述TTL -LVDS转换电路包括:单端信号转差分信号器件和差分信号转单端信号器件;
所述单端信号转差分信号器件的输入端作为TTL -LVDS转换电路的第一端,所述差分信号转单端信号器件的输出端作为TTL -LVDS 转换电路的第二端,所述单端信号转差分信号器件的输出端与差分信号转单端信号器件的输出端相接作为第三端;
所述第一端与第二端为TTL信号的输入、输出端,所述第三端为LVDS信号的输入、输出端。
将上述举例进行拼合,可以得到如图4所述的第一转换设备/第二转换设备:
所述PECI中线扩展电路具体为:
所述PECI芯片输入端接GTL-TTL 转换电路的SREF接口,PECI 芯片输出端接GTL-TTL 转换电路的S1以及S2接口,GTL-TTL 转换电路的DREF接口、GREF接口、接地电容的另一端以及第一电阻的一端相接,所述第一电阻的另一端与第二电阻一端、第三电阻的一端、3.3v电源相接,所述第二电阻的另一端与TTL -LVDS转换电路的第一端、GTL-TTL 转换电路的D1接口相接,所述第三电阻的另一端与TTL -LVDS转换电路的第二端、GTL-TTL 转换电路的D2接口相接。
将原本双向通信的总线分成两路单向通信线路,S1为PECI输出信号,S2为PECI输入信号管脚。通过M1电平转换后将2路GTL 电平转换为2路TTL电平,G为TTL的输出电平,H为TTL的输入电平。通过单端转差分电路D,与R,将G转换为差分信号A,B输出。同时也可将输出的差分信号A,B转化为单端信号R作为GTL-TTL电平转换模块M1的D2输入。D2通过电平转换为M2的S2输入,从而实现GTL到LVDS双向转换。
进一步的,如图5所示,各个所述远端被管理器件并联,并分别与一个第二转换设备相接。
这种并联连接,实现多个设备间的PECI总线通信,实现PECI 信号的长距离,跨连接器传输。为高端复杂服务器的内部通信提供支持。例如,在网关上,通过LVDS信号对多块单板上的多个器件进行通信、管理。
总体来说,本发明实施例提供的一种PECI总线扩展方法及系统,能够满足PECI线路远距离、复杂环境的应用场景需求。
本领域内的技术人员应明白,本发明的实施例可提供为方法、系统、或计算机程序产品。因此,本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且,本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/ 或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器,使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中,使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品,该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上,使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理,从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (8)
1.一种PECI总线扩展方法,其特征在于,其包括:
第一转换设备将PECI芯片的GTL信号转换为LVDS信号;
将所述LVDS信号传输至远端的第二转换设备,并在第二转换设备将所述LVDS信号转化为所述GTL信号,并提供给各个远端被管理器件;
所述被管理器件发出GTL信号至第二转换设备,所述第二转换设备将该GTL信号转化为LVDS信号;
将所述LVDS信号传输至第一转换设备,由第一转换设备将所述LVDS信号转化为GTL信号并提供给PECI芯片;
所述GTL信号转换为LVDS信号,具体包括:
获取PECI芯片的GTL信号,输入至GTL-TTL转换电路中,得到TTL信号;
将TTL信号输入至TTL-LVDS转换电路中,得到LVDS信号。
2.如权利要求1所述的一种PECI总线扩展方法,其特征在于:
所述第一转换设备与第二转换设备电路结构相同。
3.一种PECI总线扩展系统,其特征在于:其包括第一转换设备和第二转换设备,
所述第一转换设备将PECI芯片的GTL信号转换为LVDS信号;
所述第二转换设备在远端接收LVDS信号,将所述LVDS信号转化为所述GTL信号,并提供给各个远端被管理器件;
所述被管理器件发出GTL信号至第二转换设备,所述第二转换设备将该GTL信号转化为LVDS信号;
所述第一转换设备接收LVDS信号,并将所述LVDS信号转化为GTL信号并提供给PECI芯片;
第一转换设备,包括GTL-TTL 转换电路以及TTL-LVDS转换电路,
所述GTL-TTL 转换电路用于获取PECI芯片的GTL信号,并转化为TTL信号;
所述TTL-LVDS转换电路用于获取TTL信号,并转化为LVDS信号。
4.如权利要求3所述一种PECI总线扩展系统,其特征在于:所述第一转换设备与第二转换设备结构相同。
5.如权利要求3所述一种PECI总线扩展系统,其特征在于:
所述GTL-TTL 转换电路包括第一mos管M1、第二mos管M2以及第三mos管M3;
M1的源级作为SREF接口,漏级作为DREF接口,栅级与M2的栅极、M3的栅极相接,作为GREF接口,M2的源级作为S1接口,漏级作为D1接口,M3的源级作为S2接口,漏级作为D2接口所述SREF接口接GLT信号,所述DREF和GREF接TTL的3.3V参考电平,D1以及D2接受回传的TTL信号,通过S1以及S2发出GTL信号给PECI芯片;
当D1接口与D2接口接入TTL信号时,S1接口为PECI输出信号的输出接口;
当S2接口接入PECI输入信号时,D1接口与D2接口为TTL电平的输出端。
6.如权利要求3或5所述一种PECI总线扩展系统,其特征在于:
所述TTL -LVDS转换电路包括:单端信号转差分信号器件和差分信号转单端信号器件;
所述单端信号转差分信号器件的输入端作为TTL -LVDS转换电路的第一端,所述差分信号转单端信号器件的输出端作为TTL -LVDS转换电路的第二端,所述单端信号转差分信号器件的输出端与差分信号转单端信号器件的输出端相接作为第三端;
所述第一端与第二端为TTL信号的输入、输出端,所述第三端为LVDS信号的输入、输出端。
7.如权利要求6所述的一种PECI总线扩展系统,其特征在于:
所述PECI总线扩展系统具体为:
所述PECI芯片输入端接GTL-TTL 转换电路的SREF接口,PECI芯片输出端接GTL-TTL 转换电路的S1以及S2接口,GTL-TTL 转换电路的DREF接口、GREF接口、接地电容的另一端以及第一电阻的一端相接,所述第一电阻的另一端与第二电阻一端、第三电阻的一端、3.3v电源相接,所述第二电阻的另一端与TTL -LVDS转换电路的第一端、GTL-TTL 转换电路的D1接口相接,所述第三电阻的另一端与TTL -LVDS转换电路的第二端、GTL-TTL 转换电路的D2接口相接。
8.如权利要求3所述的一种PECI总线扩展系统,其特征在于:
各个所述远端被管理器件并联,并分别与一个第二转换设备相接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010364975.8A CN113595841B (zh) | 2020-04-30 | 2020-04-30 | 一种peci总线扩展方法及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010364975.8A CN113595841B (zh) | 2020-04-30 | 2020-04-30 | 一种peci总线扩展方法及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113595841A CN113595841A (zh) | 2021-11-02 |
CN113595841B true CN113595841B (zh) | 2022-10-18 |
Family
ID=78237414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010364975.8A Active CN113595841B (zh) | 2020-04-30 | 2020-04-30 | 一种peci总线扩展方法及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113595841B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6218858B1 (en) * | 1999-01-27 | 2001-04-17 | Xilinx, Inc. | Programmable input/output circuit for FPGA for use in TTL, GTL, GTLP, LVPECL and LVDS circuits |
CN101179269A (zh) * | 2006-11-10 | 2008-05-14 | 中兴通讯股份有限公司 | 实现差分电平信号到单端电平信号的转换电路 |
CN102916704A (zh) * | 2011-10-21 | 2013-02-06 | 上海华力微电子有限公司 | 高速电流模式逻辑到互补金属氧化物半导体信号转换电路 |
-
2020
- 2020-04-30 CN CN202010364975.8A patent/CN113595841B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6218858B1 (en) * | 1999-01-27 | 2001-04-17 | Xilinx, Inc. | Programmable input/output circuit for FPGA for use in TTL, GTL, GTLP, LVPECL and LVDS circuits |
CN101179269A (zh) * | 2006-11-10 | 2008-05-14 | 中兴通讯股份有限公司 | 实现差分电平信号到单端电平信号的转换电路 |
CN102916704A (zh) * | 2011-10-21 | 2013-02-06 | 上海华力微电子有限公司 | 高速电流模式逻辑到互补金属氧化物半导体信号转换电路 |
Non-Patent Citations (2)
Title |
---|
《High speed communications links for ASICs》;I. Montandon等;《Proceedings the European Design and Test Conference. ED&TC 1995》;19950309;全文 * |
《高速低压差分信号传输接收电路设计》;杨维;《中国优秀博硕士学位论文全文数据库(硕士)——信息科技辑》;20110515;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN113595841A (zh) | 2021-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9672182B2 (en) | High-speed serial ring | |
CN110784259B (zh) | 一种基于pam4的一体化光模块误码测试仪 | |
RU2716033C1 (ru) | Модуль типовых авиационных интерфейсов | |
CN108879150A (zh) | 一种线缆背板以及通讯设备 | |
CN109561032B (zh) | 一种交换机模块及包括其的交换机 | |
CN112231161B (zh) | 多芯片调试方法及多芯片调试装置 | |
CN113595841B (zh) | 一种peci总线扩展方法及系统 | |
CN108255652B (zh) | 一种信号测试装置 | |
CN116932450B (zh) | PCIe Retimer系统时钟架构及其工作方法 | |
CN112765074A (zh) | 一种图形处理器拓扑切换设备和图形处理器板卡 | |
CN101667991B (zh) | 一种设置预加重和/或均衡参数的方法及装置 | |
CN110740085B (zh) | 一种基于并机系统的通信方法、通信装置及终端 | |
CN112653516A (zh) | 一种服务器中访问dimm的方法、系统、设备及介质 | |
CN109510750B (zh) | 一种电路板、服务器以及服务器网络 | |
CN114020669B (zh) | 一种基于cpld的i2c链路系统及服务器 | |
CN113568847B (zh) | 一种网卡与处理器的互联装置及服务器 | |
CN115587057A (zh) | 一种服务器系统中高速信号等长设计方法及系统 | |
CN114138354B (zh) | 一种支持multihost的板载OCP网卡系统及服务器 | |
CN115580365A (zh) | 一种时钟信号传输方法、装置、设备及介质 | |
CN211628236U (zh) | 一种PCIE Slimline连接器的带宽配置装置 | |
CN218526326U (zh) | 短程传输can协议通讯网络 | |
CN220273788U (zh) | 一种afdx总线交换设备 | |
TWI763542B (zh) | 板對板橋接信號傳輸系統 | |
CN210725503U (zh) | 高速信号的pcb组件及包含该组件的电子设备 | |
CN115877180A (zh) | 一种测试装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |