CN112765074A - 一种图形处理器拓扑切换设备和图形处理器板卡 - Google Patents

一种图形处理器拓扑切换设备和图形处理器板卡 Download PDF

Info

Publication number
CN112765074A
CN112765074A CN202011570857.9A CN202011570857A CN112765074A CN 112765074 A CN112765074 A CN 112765074A CN 202011570857 A CN202011570857 A CN 202011570857A CN 112765074 A CN112765074 A CN 112765074A
Authority
CN
China
Prior art keywords
pcie
cable
port
switch
pcie switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202011570857.9A
Other languages
English (en)
Inventor
杨洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202011570857.9A priority Critical patent/CN112765074A/zh
Publication of CN112765074A publication Critical patent/CN112765074A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种图形处理器拓扑切换设备和图形处理器板卡，设备包括：连接第一中央处理器与图形处理器的第一PCIE切换器的第一端口的第一纵向PCIE线缆、连接第二中央处理器与图形处理器的第二PCIE切换器的第一端口的第二纵向PCIE线缆、连接第一PCIE切换器的第二端口和第二PCIE切换器的第二端口的横向PCIE光纤线缆，以及基板管理控制器；基板管理控制器通过内部集成电路总线连接到第一纵向PCIE线缆、第二纵向PCIE线缆、和横向PCIE光纤线缆，配置为获取并基于第一纵向PCIE线缆、第二纵向PCIE线缆、和横向PCIE光纤线缆的配置标识而配置第一PCIE切换器和第二PCIE切换器的固件，以形成图形处理器拓扑。本发明能够提升各拓扑下的节点性能并拓宽应用场景。

Description

一种图形处理器拓扑切换设备和图形处理器板卡
技术领域
本发明涉及人工智能领域，更具体地，特别是指一种图形处理器拓扑切换设备和图形处理器板卡。
背景技术
随着人工智能相关产业的快速发展，以GPU(图形处理器)服务器为代表的AI(人工智能)服务器需求量大增，其中PCIE(计算机与外部设备的连接标准扩展)标准卡形态的GPU或者AI加速卡，因为其遵循PCIE规范，适用性强，且价格相对便宜，获得了广泛的使用。但是PCIE标准卡形态的GPU卡，由于GPU卡和GPU卡之间不存在单独的通信链路，需要借助PCIE链路完成CPU和GPU之间的通信以及GPU和GPU之间的通信。
不同的PCIE链路拓扑各有利弊，现有技术使用PCIE多路选择器(MUX) 来切换拓扑。但使用PCIE MUX会增加链路的SI(信噪比)损耗，导致可能需要增加信号增强的部件，带来成本的提升和调试的困难。另外，MUX支持的拓扑种类较少，不满足实际需要，单个拓扑的性能也只能适用于不同的应用场景，无法覆盖所有的应用场景。
针对现有技术中拓扑切换的性能不佳、使用环境受限的问题，目前尚无有效的解决方案。
发明内容
有鉴于此，本发明实施例的目的在于提出一种图形处理器拓扑切换设备和图形处理器板卡，能够提升各拓扑下的节点性能并拓宽应用场景。
基于上述目的，本发明实施例的第一方面提供了一种图形处理器拓扑切换设备，包括：
第一纵向PCIE线缆，配置为在第一中央处理器和连接到多个图形处理器的第一PCIE切换器的第一端口之间建立PCIE连接；
第二纵向PCIE线缆，配置为在第二中央处理器和连接到多个图形处理器的第二PCIE切换器的第一端口之间建立PCIE连接；
横向PCIE光纤线缆，配置为在第一PCIE切换器的第二端口和第二PCIE 切换器的第二端口之间建立PCIE连接；
基板管理控制器，通过内部集成电路总线连接到第一纵向PCIE线缆、第二纵向PCIE线缆、和横向PCIE光纤线缆，配置为获取并基于第一纵向 PCIE线缆、第二纵向PCIE线缆、和横向PCIE光纤线缆的配置标识而配置第一PCIE切换器和第二PCIE切换器的固件，以形成图形处理器拓扑。
在一些实施方式中，设备还包括PCIE线缆配置标识模块，通过通用输入输出总线连接到基板管理控制器，配置为对基板管理控制器提供配置标识和相对应的图形处理器拓扑之间的对应关系。
在一些实施方式中，图形处理器拓扑包括平衡模式；基板管理控制器基于第一纵向PCIE线缆、第二纵向PCIE线缆、和横向PCIE光纤线缆的配置标识而配置第一PCIE切换器和第二PCIE切换器的固件，以形成平衡模式的拓扑包括：
启用第一PCIE切换器的第一端口并禁用第一PCIE切换器的第二端口；
启用第二PCIE切换器的第一端口并禁用第二PCIE切换器的第二端口；
将第一PCIE切换器和第二PCIE切换器配置为允许连接到第一PCIE切换器的多个图形处理器和连接到第二PCIE切换器的多个图形处理器之间通过在第一中央处理器和第二中央处理器之间建立连接的超级通道互连而进行超级通道互连通信。
在一些实施方式中，图形处理器拓扑包括级联模式；基板管理控制器基于第一纵向PCIE线缆、第二纵向PCIE线缆、和横向PCIE光纤线缆的配置标识而配置第一PCIE切换器和第二PCIE切换器的固件，以形成级联模式的拓扑包括：
启用第一PCIE切换器的第一端口和第二端口，并将第一PCIE切换器的第二端口配置为下行端口；
禁用第二PCIE切换器的第一端口，启用第二PCIE切换器的第二端口，并将第二PCIE切换器的第二端口配置为上行端口；
将第一PCIE切换器和第二PCIE切换器配置为允许连接到第一PCIE切换器的多个图形处理器和连接到第二PCIE切换器的多个图形处理器之间通过横向PCIE光纤线缆进行点对点通信。
在一些实施方式中，图形处理器拓扑包括综合模式；基板管理控制器基于第一纵向PCIE线缆、第二纵向PCIE线缆、和横向PCIE光纤线缆的配置标识而配置第一PCIE切换器和第二PCIE切换器的固件，以形成综合模式的拓扑包括：
启用第一PCIE切换器的第一端口和第二端口；
启用第二PCIE切换器的第一端口和第二端口；
将第一PCIE切换器和第二PCIE切换器配置为允许连接到第一PCIE切换器的多个图形处理器和连接到第二PCIE切换器的多个图形处理器之间通过横向PCIE光纤线缆进行点对点通信。
在一些实施方式中，第一中央处理器和第二中央处理器均为intel处理器。
基于上述目的，本发明实施例的第二方面提供了另一种图形处理器拓扑切换设备，包括：
第一纵向PCIE线缆，配置为在第一中央处理器和连接到多个图形处理器的第一PCIE切换器的第一端口之间建立PCIE连接；
第二纵向PCIE线缆，配置为在第二中央处理器和连接到多个图形处理器的第二PCIE切换器的第一端口之间建立PCIE连接；
第一横向PCIE线缆，配置为在第二中央处理器和第一PCIE切换器的第二端口之间建立PCIE连接；
第二横向PCIE线缆，配置为在第一中央处理器和第二PCIE切换器的第二端口之间建立PCIE连接；
基板管理控制器，通过内部集成电路总线连接到第一纵向PCIE线缆、第二纵向PCIE线缆、第一横向PCIE线缆、和第二横向PCIE线缆，配置为获取并基于第一纵向PCIE线缆、第二纵向PCIE线缆、第一横向PCIE线缆、和第二横向PCIE线缆的配置标识而配置第一PCIE切换器和第二PCIE切换器的固件，以形成图形处理器拓扑。
在一些实施方式中，设备还包括PCIE线缆配置标识模块，通过通用输入输出总线连接到基板管理控制器，配置为对基板管理控制器提供配置标识和相对应的图形处理器拓扑之间的对应关系。
在一些实施方式中，图形处理器拓扑包括AMD模式；基板管理控制器基于第一纵向PCIE线缆、第二纵向PCIE线缆、第一横向PCIE线缆、和第二横向PCIE线缆的配置标识而配置第一PCIE切换器和第二PCIE切换器的固件，以形成AMD模式的拓扑包括：
启用第一PCIE切换器的第一端口和第二端口；
启用第二PCIE切换器的第一端口和第二端口；
将第一PCIE切换器和第二PCIE切换器配置为允许连接到第一PCIE切换器的多个图形处理器和连接到第二PCIE切换器的多个图形处理器之间通过在第一中央处理器和第二中央处理器之间建立连接的超级通道互连而进行超级通道互连通信。
本发明实施例的第三方面提供了一种图形处理器板卡，包括：
通过超级通道互连的第一中央处理器和第二中央处理器；
第一PCIE切换器和第二PCIE切换器；
分别连接到第一PCIE切换器和第二PCIE切换器多个图形处理器；
前述的图形处理器拓扑切换设备。
本发明具有以下有益技术效果：本发明实施例提供的图形处理器拓扑切换设备和图形处理器板卡，通过使用基板管理控制器通过内部集成电路总线连接到第一纵向PCIE线缆、第二纵向PCIE线缆、和横向PCIE光纤线缆，配置为获取并基于第一纵向PCIE线缆、第二纵向PCIE线缆、和横向 PCIE光纤线缆的配置标识而配置第一PCIE切换器和第二PCIE切换器的固件，以形成图形处理器拓扑的技术方案，能够提升各拓扑下的节点性能并拓宽应用场景。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明提供的图形处理器拓扑切换设备的第一实施例；
图2为本发明提供的图形处理器拓扑切换设备的第二实施例。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种能够提升各拓扑下的节点性能并拓宽应用场景的图形处理器拓扑切换设备的一个实施例。图1示出的是本发明提供的图形处理器拓扑切换设备的流程示意图。
所述的图形处理器拓扑切换设备，如图1所示，包括：
第一纵向PCIE线缆，配置为在第一中央处理器和连接到多个图形处理器的第一PCIE切换器的第一端口之间建立PCIE连接；
第二纵向PCIE线缆，配置为在第二中央处理器和连接到多个图形处理器的第二PCIE切换器的第一端口之间建立PCIE连接；
横向PCIE光纤线缆，配置为在第一PCIE切换器的第二端口和第二PCIE 切换器的第二端口之间建立PCIE连接；
基板管理控制器，通过内部集成电路总线连接到第一纵向PCIE线缆、第二纵向PCIE线缆、和横向PCIE光纤线缆，配置为获取并基于第一纵向 PCIE线缆、第二纵向PCIE线缆、和横向PCIE光纤线缆的配置标识而配置第一PCIE切换器和第二PCIE切换器的固件，以形成图形处理器拓扑。
为了更加灵活的支持GPU的各种拓扑，本发明方案提出了一种基于 BMC(基板管理控制器)控制和Cable(线缆)互联的多功能GPU板，CPU 和PCIE Switch(切换器)之间通过Cable互联，两个PCIE Switch之间也通过Cable互联，不同的Cable互联方式会产生不同的Cable配置ID(标识)， BMC根据Cable配置ID，获取当前Cable的连接状态，并通过I2C去配置PCIe Switch的Firmware(固件)，来实现不同的拓扑支持。
在一些实施方式中，设备还包括PCIE线缆配置标识模块，通过通用输入输出总线连接到基板管理控制器，配置为对基板管理控制器提供配置标识和相对应的图形处理器拓扑之间的对应关系。
在一些实施方式中，图形处理器拓扑包括平衡模式；基板管理控制器基于第一纵向PCIE线缆、第二纵向PCIE线缆、和横向PCIE光纤线缆的配置标识而配置第一PCIE切换器和第二PCIE切换器的固件，以形成平衡模式的拓扑包括：
启用第一PCIE切换器的第一端口并禁用第一PCIE切换器的第二端口；
启用第二PCIE切换器的第一端口并禁用第二PCIE切换器的第二端口；
将第一PCIE切换器和第二PCIE切换器配置为允许连接到第一PCIE切换器的多个图形处理器和连接到第二PCIE切换器的多个图形处理器之间通过在第一中央处理器和第二中央处理器之间建立连接的超级通道互连而进行超级通道互连通信。
在一些实施方式中，图形处理器拓扑包括级联模式；基板管理控制器基于第一纵向PCIE线缆、第二纵向PCIE线缆、和横向PCIE光纤线缆的配置标识而配置第一PCIE切换器和第二PCIE切换器的固件，以形成级联模式的拓扑包括：
启用第一PCIE切换器的第一端口和第二端口，并将第一PCIE切换器的第二端口配置为下行端口；
禁用第二PCIE切换器的第一端口，启用第二PCIE切换器的第二端口，并将第二PCIE切换器的第二端口配置为上行端口；
将第一PCIE切换器和第二PCIE切换器配置为允许连接到第一PCIE切换器的多个图形处理器和连接到第二PCIE切换器的多个图形处理器之间通过横向PCIE光纤线缆进行点对点通信。
在一些实施方式中，图形处理器拓扑包括综合模式；基板管理控制器基于第一纵向PCIE线缆、第二纵向PCIE线缆、和横向PCIE光纤线缆的配置标识而配置第一PCIE切换器和第二PCIE切换器的固件，以形成综合模式的拓扑包括：
启用第一PCIE切换器的第一端口和第二端口；
启用第二PCIE切换器的第一端口和第二端口；
将第一PCIE切换器和第二PCIE切换器配置为允许连接到第一PCIE切换器的多个图形处理器和连接到第二PCIE切换器的多个图形处理器之间通过横向PCIE光纤线缆进行点对点通信。
在一些实施方式中，第一中央处理器和第二中央处理器均为intel处理器。
下面根据具体实施例进一步阐述本发明的具体实施方式。
BMC配置PCIE SWITCH实现Balance(平衡)和Cascade(级联)拓扑切换，具体方式参见图1，当支持Balance模式时BMC通过配置PCIE SWITCH0和SWITCH1的Firmware，使PCIESwitch0和Switch1的PORT1 (端口)disable(禁用)，此时支持Balance拓扑；当支持Cascade拓扑时， BMC过配置PCIE SWITCH0和SWITCH1的Firmware，使PCIE Switch1的 PORT0disable，并将PCIE Switch0的PORT1配置为下行，PCIE Switch1的 PORT1配置为上行，以支持Cascade拓扑，基于此实现GPU的拓扑切换。
另外，可通过BMC配置PCIE Switch，将PCIE Switch0和PCIe Switch1 之间的Link改为Fabric(光纤)Link，该拓扑在Balance拓扑的基础上，通过Fabric PORT将两颗PCIESwitch连接在一起，既拥有Balance和 Common(通常)拓扑CPU-GPU之间的高带宽，又可以像Cascade拓扑一样，实现8个GPU之间的Peer to Peer通信，融合了上述Balance、Common、Cascade拓扑的优势。
以8张GPU卡组成的系统为例，每个PCIE Switch下挂4张GPU卡，每个PCIE Switch有一个PCIE X16的上行带宽，两个PCIE Switch之间通过 PCIE Fabric LINK互联。本发明的核心在于CPU和GPU之间的通信通过两组PCIE X16连接，具有很高的通信带宽，不同PCIESwitch下面的GPU也可以通过PCIE Switch Fabric LINK进行Peer to Peer通信，GPU之间的通信具有更高的带宽和更低的延迟，预期获得更佳的性能。
对于深度学习类的应用，由于其GPU卡之间需要较大数据量的通信， BMC可以配置PCIE SWITCH的Firmware使不同PCIE Switch下的GPU可以使用PCIE Switch Fabric LINK进行通信，由于该拓扑不同SWITCH下GPU 进行通信的带宽更高、延迟更低，这样可以获取更好的深度学习性能。针对GPU的云应用，由于其通常会将单台服务器租售给多个用户，所以PCIE Switch之间的GPU无需通信，BMC可以配置PCIE SWITCH的Firmware，该情况下可以Disable Fabric Link。
从上述实施例可以看出，本发明实施例提供的图形处理器拓扑切换设备，通过使用基板管理控制器通过内部集成电路总线连接到第一纵向PCIE 线缆、第二纵向PCIE线缆、和横向PCIE光纤线缆，配置为获取并基于第一纵向PCIE线缆、第二纵向PCIE线缆、和横向PCIE光纤线缆的配置标识而配置第一PCIE切换器和第二PCIE切换器的固件，以形成图形处理器拓扑的技术方案，能够提升各拓扑下的节点性能并拓宽应用场景。
基于上述目的，本发明实施例的第二个方面，提出了又一种能够提升各拓扑下的节点性能并拓宽应用场景的图形处理器拓扑切换设备的一个实施例。图2示出的是本发明提供的图形处理器拓扑切换设备的流程示意图。
所述的图形处理器拓扑切换设备，如图2所示，包括：
第一纵向PCIE线缆，配置为在第一中央处理器和连接到多个图形处理器的第一PCIE切换器的第一端口之间建立PCIE连接；
第二纵向PCIE线缆，配置为在第二中央处理器和连接到多个图形处理器的第二PCIE切换器的第一端口之间建立PCIE连接；
第一横向PCIE线缆，配置为在第二中央处理器和第一PCIE切换器的第二端口之间建立PCIE连接；
第二横向PCIE线缆，配置为在第一中央处理器和第二PCIE切换器的第二端口之间建立PCIE连接；
基板管理控制器，通过内部集成电路总线连接到第一纵向PCIE线缆、第二纵向PCIE线缆、第一横向PCIE线缆、和第二横向PCIE线缆，配置为获取并基于第一纵向PCIE线缆、第二纵向PCIE线缆、第一横向PCIE线缆、和第二横向PCIE线缆的配置标识而配置第一PCIE切换器和第二PCIE切换器的固件，以形成图形处理器拓扑。
在一些实施方式中，设备还包括PCIE线缆配置标识模块，通过通用输入输出总线连接到基板管理控制器，配置为对基板管理控制器提供配置标识和相对应的图形处理器拓扑之间的对应关系。
在一些实施方式中，图形处理器拓扑包括AMD模式；基板管理控制器基于第一纵向PCIE线缆、第二纵向PCIE线缆、第一横向PCIE线缆、和第二横向PCIE线缆的配置标识而配置第一PCIE切换器和第二PCIE切换器的固件，以形成AMD模式的拓扑包括：
启用第一PCIE切换器的第一端口和第二端口；
启用第二PCIE切换器的第一端口和第二端口；
将第一PCIE切换器和第二PCIE切换器配置为允许连接到第一PCIE切换器的多个图形处理器和连接到第二PCIE切换器的多个图形处理器之间通过在第一中央处理器和第二中央处理器之间建立连接的超级通道互连而进行超级通道互连通信。
针对AMD CPU或者ARM CPU，由于其比Intel CPU具有更多的PCIE 资源，其CPU通常可以提供更多和PCIe SWITCH互联的通道，可通过更换 Cable互联的方式，将每个PCIESWITCH改为两组上行和CPU进行互联。 BMC通过配置PCIe SWITCH的Firmware实现上述功能。在上述拓扑中， BMC可以动态将8个GPU分配给CPU0或者CPU1，实现了GPU资源的按需分配。
从上述实施例可以看出，本发明实施例提供的图形处理器拓扑切换设备，通过使用基板管理控制器通过内部集成电路总线连接到第一纵向PCIE 线缆、第二纵向PCIE线缆、第一横向PCIE线缆、和第二横向PCIE线缆，配置为获取并基于第一纵向PCIE线缆、第二纵向PCIE线缆、第一横向PCIE 线缆、和第二横向PCIE线缆的配置标识而配置第一PCIE切换器和第二PCIE 切换器的固件，以形成图形处理器拓扑的技术方案，能够提升各拓扑下的节点性能并拓宽应用场景。
基于上述目的，本发明实施例的第三个方面，提出了一种在多领域联合训练中兼顾数据隐私和模型训练效果的图形处理器板卡的一个实施例。
图形处理器板卡包括：
通过超级通道互连的第一中央处理器和第二中央处理器；
第一PCIE切换器和第二PCIE切换器；
分别连接到第一PCIE切换器和第二PCIE切换器多个图形处理器；
前述的图形处理器拓扑切换设备。
需要特别指出的是，上述图形处理器板卡的实施例采用了所述图形处理器拓扑切换设备的实施例来具体说明各模块的工作过程，本领域技术人员能够很容易想到，将这些模块应用到所述图形处理器拓扑切换设备的其他实施例中。当然，由于所述图形处理器拓扑切换设备实施例中的各个模块均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于所述图形处理器板卡也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在所述实施例之上。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的设备权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种图形处理器拓扑切换设备，其特征在于，包括：
第一纵向PCIE线缆，配置为在第一中央处理器和连接到多个图形处理器的第一PCIE切换器的第一端口之间建立PCIE连接；
第二纵向PCIE线缆，配置为在第二中央处理器和连接到多个图形处理器的第二PCIE切换器的第一端口之间建立PCIE连接；
横向PCIE光纤线缆，配置为在第一PCIE切换器的第二端口和第二PCIE切换器的第二端口之间建立PCIE连接；
基板管理控制器，通过内部集成电路总线连接到所述第一纵向PCIE线缆、所述第二纵向PCIE线缆、和所述横向PCIE光纤线缆，配置为获取并基于所述第一纵向PCIE线缆、所述第二纵向PCIE线缆、和所述横向PCIE光纤线缆的配置标识而配置所述第一PCIE切换器和所述第二PCIE切换器的固件，以形成图形处理器拓扑。
2.根据权利要求1所述的设备，其特征在于，还包括：
PCIE线缆配置标识模块，通过通用输入输出总线连接到所述基板管理控制器，配置为对所述基板管理控制器提供所述配置标识和相对应的图形处理器拓扑之间的对应关系。
3.根据权利要求2所述的设备，其特征在于，所述图形处理器拓扑包括平衡模式；所述基板管理控制器基于所述第一纵向PCIE线缆、所述第二纵向PCIE线缆、和所述横向PCIE光纤线缆的配置标识而配置所述第一PCIE切换器和所述第二PCIE切换器的固件，以形成平衡模式的拓扑包括：
启用所述第一PCIE切换器的第一端口并禁用所述第一PCIE切换器的第二端口；
启用所述第二PCIE切换器的第一端口并禁用所述第二PCIE切换器的第二端口；
将所述第一PCIE切换器和所述第二PCIE切换器配置为允许连接到所述第一PCIE切换器的多个图形处理器和连接到所述第二PCIE切换器的多个图形处理器之间通过在所述第一中央处理器和所述第二中央处理器之间建立连接的超级通道互连而进行超级通道互连通信。
4.根据权利要求2所述的设备，其特征在于，所述图形处理器拓扑包括级联模式；所述基板管理控制器基于所述第一纵向PCIE线缆、所述第二纵向PCIE线缆、和所述横向PCIE光纤线缆的配置标识而配置所述第一PCIE切换器和所述第二PCIE切换器的固件，以形成级联模式的拓扑包括：
启用所述第一PCIE切换器的第一端口和第二端口，并将所述第一PCIE切换器的第二端口配置为下行端口；
禁用所述第二PCIE切换器的第一端口，启用所述第二PCIE切换器的第二端口，并将所述第二PCIE切换器的第二端口配置为上行端口；
将所述第一PCIE切换器和所述第二PCIE切换器配置为允许连接到所述第一PCIE切换器的多个图形处理器和连接到所述第二PCIE切换器的多个图形处理器之间通过所述横向PCIE光纤线缆进行点对点通信。
5.根据权利要求2所述的设备，其特征在于，所述图形处理器拓扑包括综合模式；所述基板管理控制器基于所述第一纵向PCIE线缆、所述第二纵向PCIE线缆、和所述横向PCIE光纤线缆的配置标识而配置所述第一PCIE切换器和所述第二PCIE切换器的固件，以形成综合模式的拓扑包括：
启用所述第一PCIE切换器的第一端口和第二端口；
启用所述第二PCIE切换器的第一端口和第二端口；
将所述第一PCIE切换器和所述第二PCIE切换器配置为允许连接到所述第一PCIE切换器的多个图形处理器和连接到所述第二PCIE切换器的多个图形处理器之间通过所述横向PCIE光纤线缆进行点对点通信。
6.根据权利要求3、4、或5所述的设备，其特征在于，所述第一中央处理器和所述第二中央处理器均为intel处理器。
7.一种图形处理器拓扑切换设备，其特征在于，包括：
第一纵向PCIE线缆，配置为在第一中央处理器和连接到多个图形处理器的第一PCIE切换器的第一端口之间建立PCIE连接；
第二纵向PCIE线缆，配置为在第二中央处理器和连接到多个图形处理器的第二PCIE切换器的第一端口之间建立PCIE连接；
第一横向PCIE线缆，配置为在所述第二中央处理器和第一PCIE切换器的第二端口之间建立PCIE连接；
第二横向PCIE线缆，配置为在所述第一中央处理器和第二PCIE切换器的第二端口之间建立PCIE连接；
基板管理控制器，通过内部集成电路总线连接到所述第一纵向PCIE线缆、所述第二纵向PCIE线缆、所述第一横向PCIE线缆、和所述第二横向PCIE线缆，配置为获取并基于所述第一纵向PCIE线缆、所述第二纵向PCIE线缆、所述第一横向PCIE线缆、和所述第二横向PCIE线缆的配置标识而配置所述第一PCIE切换器和所述第二PCIE切换器的固件，以形成图形处理器拓扑。
8.根据权利要求7所述的设备，其特征在于，还包括：
PCIE线缆配置标识模块，通过通用输入输出总线连接到所述基板管理控制器，配置为对所述基板管理控制器提供所述配置标识和相对应的图形处理器拓扑之间的对应关系。
9.根据权利要求8所述的设备，其特征在于，所述图形处理器拓扑包括AMD模式；所述基板管理控制器基于所述第一纵向PCIE线缆、所述第二纵向PCIE线缆、所述第一横向PCIE线缆、和所述第二横向PCIE线缆的配置标识而配置所述第一PCIE切换器和所述第二PCIE切换器的固件，以形成AMD模式的拓扑包括：
启用所述第一PCIE切换器的第一端口和第二端口；
启用所述第二PCIE切换器的第一端口和第二端口；
将所述第一PCIE切换器和所述第二PCIE切换器配置为允许连接到所述第一PCIE切换器的多个图形处理器和连接到所述第二PCIE切换器的多个图形处理器之间通过在所述第一中央处理器和所述第二中央处理器之间建立连接的超级通道互连而进行超级通道互连通信。
10.一种图形处理器拓扑切换图形处理器板卡，其特征在于，包括：
通过超级通道互连的第一中央处理器和第二中央处理器；
第一PCIE切换器和第二PCIE切换器；
分别连接到所述第一PCIE切换器和所述第二PCIE切换器多个图形处理器；
根据权利要求1-9中任意一项所述的图形处理器拓扑切换设备。
CN202011570857.9A 2020-12-26 2020-12-26 一种图形处理器拓扑切换设备和图形处理器板卡 Withdrawn CN112765074A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011570857.9A CN112765074A (zh) 2020-12-26 2020-12-26 一种图形处理器拓扑切换设备和图形处理器板卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011570857.9A CN112765074A (zh) 2020-12-26 2020-12-26 一种图形处理器拓扑切换设备和图形处理器板卡

Publications (1)

Publication Number Publication Date
CN112765074A true CN112765074A (zh) 2021-05-07

Family

ID=75695842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011570857.9A Withdrawn CN112765074A (zh) 2020-12-26 2020-12-26 一种图形处理器拓扑切换设备和图形处理器板卡

Country Status (1)

Country Link
CN (1) CN112765074A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113849431A (zh) * 2021-09-24 2021-12-28 山东云海国创云计算装备产业创新中心有限公司 一种系统拓扑结构切换方法、装置及介质
WO2024078223A1 (zh) * 2022-10-13 2024-04-18 超聚变数字技术有限公司 一种电子设备及其PCIe拓扑配置方法和装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113849431A (zh) * 2021-09-24 2021-12-28 山东云海国创云计算装备产业创新中心有限公司 一种系统拓扑结构切换方法、装置及介质
WO2024078223A1 (zh) * 2022-10-13 2024-04-18 超聚变数字技术有限公司 一种电子设备及其PCIe拓扑配置方法和装置

Similar Documents

Publication Publication Date Title
RU2543558C2 (ru) Способ и усройство маршрутизации ввода-вывода и карта
CN112765074A (zh) 一种图形处理器拓扑切换设备和图形处理器板卡
US20080123552A1 (en) Method and system for switchless backplane controller using existing standards-based backplanes
CN105553886A (zh) 一种可灵活扩展端口数量的pcie交换机
CN116501681A (zh) Cxl数据传输板卡及控制数据传输的方法
RU2716033C1 (ru) Модуль типовых авиационных интерфейсов
CN205263801U (zh) 一种pcie信号的切换板卡
TW201316172A (zh) 伺服器及其串列埠切換電路
CN118193408A (zh) 内存资源的访问系统和方法、存储介质及电子设备
CN112202600B (zh) 一种多节点单主机与多主机通信自动切换装置及方法
CN106649162A (zh) 一种Pci‑Express多端口聚合系统及其使用方法
CN105530205B (zh) 一种微波设备汇聚的装置和方法
CN102906943B (zh) 连接器及服务器
CN108183872B (zh) 交换机系统及其构建方法
CN113568847B (zh) 一种网卡与处理器的互联装置及服务器
CN106161169A (zh) 一种多主机网络交换系统
CN207503207U (zh) 用于多接口的综合测试系统
CN109510750A (zh) 一种电路板、服务器以及服务器网络
EP2897325B1 (en) Communication system
CN210270889U (zh) 智能分析扩展设备及服务器
CN112702211B (zh) 一种基于Kubernetes的网络服务网格系统
CN214101389U (zh) 互联系统和互联模块
US20050038949A1 (en) Apparatus for enabling distributed processing across a plurality of circuit cards
CN115098422A (zh) 一种基于NVLink总线的多GPU交互系统及服务器
CN203870516U (zh) 基于高速外设互联的网口转接卡

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210507

WW01 Invention patent application withdrawn after publication