CN116501681A - Cxl数据传输板卡及控制数据传输的方法 - Google Patents
Cxl数据传输板卡及控制数据传输的方法 Download PDFInfo
- Publication number
- CN116501681A CN116501681A CN202310776401.5A CN202310776401A CN116501681A CN 116501681 A CN116501681 A CN 116501681A CN 202310776401 A CN202310776401 A CN 202310776401A CN 116501681 A CN116501681 A CN 116501681A
- Authority
- CN
- China
- Prior art keywords
- cxl
- processor
- host
- memory module
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 46
- 238000004590 computer program Methods 0.000 claims description 18
- 238000011144 upstream manufacturing Methods 0.000 claims description 13
- 230000004044 response Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 4
- 238000005516 engineering process Methods 0.000 abstract description 3
- 238000013468 resource allocation Methods 0.000 abstract 1
- 239000004744 fabric Substances 0.000 description 22
- 238000012545 processing Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 8
- 238000012360 testing method Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000001427 coherent effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/111—Switch interfaces, e.g. port details
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Communication Control (AREA)
Abstract
本申请实施例提供了一种CXL数据传输板卡及控制数据传输的方法，该CXL数据传输板卡包括：控制芯片，控制芯片是支持开放式互连标准CXL协议的芯片，控制芯片上部署了上行端口和下行端口；上行端口与主机连接,其中，主机是支持高速串行计算机扩展总线标准PCIe协议的设备或支持CXL协议的设备；下行端口与处理器和/或内存模组连接，下行端口与上行端口对应连接，主机用于通过上行端口将数据传输至对应的下行端口，以通过下行端口将数据传输至处理器和/或内存模组。通过本申请，解决了相关技术中存在的无法根据不同的工作负载进行资源的重新调配的问题，达到实现灵活调配资源的效果。
Description
技术领域
本申请实施例涉及计算机领域，具体而言，涉及一种CXL数据传输板卡及控制数据传输的方法。
背景技术
伴随云计算应用的发展，信息化逐渐覆盖到社会的各个领域，人们的日常工作越来越多的通过网络来交流，网络数据量也在爆发式的增长，服务器作为处理和存储数据的核心设备，对性能和配置的要求也越来越高。当今服务器技术的发展，正处于内存架构的瓶颈问题：内存通道数量的增长，已经赶不上CPU核心数量的增长，从而导致每个核心可以处理的内存带宽降低，限制了处理器的性能。
目前内存和处理器是紧耦合的，内存都部署在服务器节点内。内存成本是占整个服务器成本的比例很高，但是在实际使用中，内存的使用效率并不高，有的内存空间根本没有被访问，有的内存空间则存放了一些比较冷的数据，它访问的频率其实很低。这部分的内存没能很好地发挥它的价值。相关技术中的CXL内存的扩展并不能根据不同的工作负载进行资源的重新调配。
由此可见，相关技术中存在无法根据不同的工作负载进行资源的重新调配的问题。
发明内容
本申请实施例提供了一种CXL数据传输板卡及控制数据传输的方法，以至少解决相关技术中存在的无法根据不同的工作负载进行资源的重新调配的问题。
根据本申请的一个实施例，提供了一种CXL数据传输板卡，包括：控制芯片，上述控制芯片是支持开放式互连标准CXL协议的芯片，上述控制芯片上部署了上行端口和下行端口；上述上行端口与主机连接,其中，上述主机是支持高速串行计算机扩展总线标准PCIe协议的设备或支持上述CXL协议的设备；上述下行端口与处理器和/或内存模组连接，上述下行端口与上述上行端口对应连接，上述主机用于通过上述上行端口将数据传输至对应的上述下行端口，以通过上述下行端口将上述数据传输至上述处理器和/或上述内存模组,其中，上述处理器和上述内存模组均是支持上述PCIe协议的设备或支持上述CXL协议的设备。
根据本申请的另一个实施例，提供了一种控制数据传输的方法，包括：通过上行端口接收主机发送的数据请求，其中，上述数据请求中包括待传输的数据，上述主机是支持PCIe协议的设备或支持CXL协议的设备；响应上述数据请求，从路由表中查找上述主机的路由信息；按照上述路由信息将上述数据传输至与上述上行端口对应的下行端口连接的处理器和/或内存模组中，其中，上述下行端口与上述上行端口对应连接, 上述处理器和上述内存模组均是支持上述PCIe协议的设备或支持上述CXL协议的设备。
根据本申请的另一个实施例，提供了一种链路交换的控制系统，上述链路交换的控制系统包括上述的CXL数据传输板卡。
根据本申请的又一个实施例，还提供了一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
根据本申请的又一个实施例，还提供了一种电子设备，包括存储器和处理器，所述存储器中存储有计算机程序，所述处理器被设置为运行所述计算机程序以执行上述任一项方法实施例中的步骤。
通过本申请，CXL数据传输板卡中的控制芯片是支持CXL协议的芯片，并部署了上行端口和下行端口；上行端口与主机连接,其中，主机是支持PCIe协议的设备或支持CXL协议的设备；下行端口与处理器和/或内存模组连接，下行端口与上行端口对应连接，使得主机即可以接处理器又可以接内存模组，从而可以根据实际需要灵活配置处理器和内存模组的数量。因此，可以解决相关技术中存在的无法根据不同的工作负载进行资源的重新调配的问题，达到实现灵活调配资源的效果。
附图说明
图1是根据本申请实施例的CXL数据传输板卡的结构示意图；
图2是根据本申请实施例的CXL数据传输板卡的具体结果示意图；
图3是根据本申请实施例的switch层面的连接图；
图4是根据本申请实施例的控制信号传输的方法的流程图二；
图5是根据本申请实施例的外部管理器对控制芯片进行管理的示意图；
图6是根据本申请实施例的控制数据传输的方法的流程图；
图7是根据本申请实施例的电子设备的示意图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本申请的实施例。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
下面对本实施例中的相关技术解释如下：
CXL：（Compute Express Link），是一种开放工业标准用于高带宽低延迟的设备互联。它可以用来连接CPU和GPU，内存和智能网卡等类型的设备。
GPU，图像处理器（Graphic Processing Unit）；
CXL SW，计算高速链路交换机（Compute Express Link switch）；
CPU，中央处理器（Central Processing Unit）。
在本实施例中提供了一种CXL数据传输板卡，图1是根据本申请实施例的CXL数据传输板卡的结构示意图，如图1所示，该CXL数据传输板卡包括：
控制芯片，控制芯片是支持开放式互连标准CXL协议的芯片，控制芯片上部署了上行端口和下行端口；
上行端口与主机连接,其中，主机是支持高速串行计算机扩展总线标准PCIe协议的设备或支持CXL协议的设备；
下行端口与处理器和/或内存模组连接，下行端口与上行端口对应连接，主机用于通过上行端口将数据传输至对应的下行端口，以通过下行端口将数据传输至处理器和/或内存模组,其中，处理器和内存模组均是支持PCIe协议的设备或支持CXL协议的设备。
本实施例中的CXL数据传输板卡可以应用于需要高速数据传输和大规模数据处理的场景中，例如数据中心，高性能计算，人工智能云计算等场景。
在本实施例中，控制芯片是支持CXL协议的芯片，包括高速互连架构CXL SwitchFabric。CXL Switch Fabric可以连接多个CXL设备，形成一个共享资源的计算平台。CXLSwitch Fabric给CXL设备提供了一个可扩展、灵活的基础架构，可以通过在CXL设备之间提供高速的点对点连接来实现设备之间的通信和数据传输。CXL设备可以是主机也可以是处理器、内存模组等设备。
可选地，CXL Switch Fabric架构分为三层：事务层(Transaction Layer)、链路层(Link Layer)和物理层(Physical Layer)。为了同时兼容PCIe协议和CXL协议，CXL SwitchFabric架构中提供了Flex Bus端口,使设备可以在PCIe设备和CXL设备中进行选择。CXL.cache和CXL.mem协议被组合在一起共享一个公共的事务层和链路层，而CXL.io拥有自己的事务层和链路层。CXL链路层与CXL ARB或MUX交互，从而交织来自两个逻辑流的流量。物理层中还包含两个子层，分别是逻辑子层和电气子层。其中,逻辑子层可以在PCIe模式和CXL模式之间切换，而电气子层则遵循PCIe规范。在事务层中，CXL.io为I/O设备提供了一个非一致性的加载或存储接口。
可选地，处理器可以是CPU，也可以是GPU，CPU与GPU之间可以绕过 PCIe协议，用CXL协议来共享，互取对方的内存资源。透过 CXL协议， CPU 与GPU之间形同连成单一个庞大的堆栈内存池，本实施例中的，GPU BOX既可以支持PCIE协议，又可以支持CXL协议。如图2所示，CXL数据传输板卡可以是CXL Switch板，控制芯片可以是CXL Switch芯片，处理器可以是GPU，上行设备可以连接多个主机HOST,下行设备可以连接GPU BOX，也可以接内存模组，配置灵活。且每个主机均可以和不同的下行设备连接，通过改变CXL Switch芯片的烧录信息来改变主机HOST和下行设备的连接关系。连接的上行设备和下行设备的数量可以由具体的CXL Switch芯片的功能决定。
可选地，在下行设备为GPU BOX时，GPU BOX内部支持16个GPU插槽，与CXL Switch芯片通过CDFP线缆进行互联，板载CPLD用于控制BOX的上电时序，板载总线主控制器BMC（Bus Master Controller）用于管理GPU的工作状态。
可选地，内存模组是基于CXL总线协议的设备，可以实现内存远端拓展，多主机共享内存，内存板的CDFP接口通过CDFP线缆与CXL Switch板卡互联，板载BMC和CPLD负责CXLSwitch板卡d的管理，包括散热控制、上下电、状态指示等。
通过本申请，CXL数据传输板卡中的控制芯片是支持CXL协议的芯片，并部署了上行端口和下行端口；上行端口与主机连接,其中，主机是支持PCIe协议的设备或支持CXL协议的设备；下行端口与处理器和/或内存模组连接，下行端口与上行端口对应连接，使得主机即可以接处理器又可以接内存模组，从而可以根据实际需要灵活配置处理器和内存模组的数量。因此，可以解决相关技术中存在的无法根据不同的工作负载进行资源的重新调配的问题，达到实现灵活调配资源的效果。
在一个示例性实施例中，上行端口和下行端口均为N个，N是大于1的自然数。N的取值由控制芯片的功能确定，例如，N可以是16， 也可以是4等，如图2所示，CXL Switch芯片中设置6个上下行端口。本实施例通过灵活设置N的取值，可以灵活的设置连接的上下行设备，实现对资源的灵活调配。
在一个示例性实施例中,控制芯片包括以下至少之一：
控制单元，控制单元用于控制上行端口和下行端口之间的CXL链路的拓扑,其中，CXL链路用于连接对应的上行端口和下行端口。
管理单元，管理单元用于管理主机与处理器和/或内存模组之间的路由信息。
识别单元，识别单元与处理器和/或内存模组连接，识别单元用于在主机与处理器和/或内存模组建立连接的情况下，识别处理器和/或内存模组支持的协议类型。
在本实施例中，在控制芯片是CXL Switch Fabric架构的芯片时，控制单元可以是多个CXL Switch Fanout组成，CXL switch Fanout指的是在CXL Switch Fabric中，将一条CXL链路复制到多个另外的链路的过程。这个过程允许多个设备能够同时访问和共享同一个CXL链路上的设备，从而提高系统性能和可扩展性。控制芯片能够实现CXL switchFanout是因为CXL支持点对点拓扑结构，可以允许多个设备通过一条CXL链路相互通信，在链路中转数据包。CXL switch Fanout的主要用途是提高系统中多个设备之间的连接效率和数据吞吐量。
管理单元可以是多个CXL Switch Root组成，CXL设备通过CXL端口与CXL SwitchFabric连接。CXL Switch Root维护着一个路由表，用于存储和管理网络中各个节点之间的路由信息。当CXL设备发送数据请求时，路由表选择最佳路径，将数据转发到目的CXL设备,例如，将HOST1中的数据传输至内存模组中存储。CXL数据传输板卡中的CXL端口的流量管理器将数据按顺序存储在缓存区中，以便快速处理和传输。CXL Switch Fabric根据输入端口和路由表的信息，在缓冲区中选择最佳路径，并将数据转发到目标CXL设备的端口。在转发数据的同时，CXL Switch Fabric还需要确保控制芯片内部通信速度的稳定和性能的一致性。当CXL设备需要返回数据时，CXL Switch Fabric同样会根据路由信息和缓存区的状态，找到最佳的路径，将数据传输到目标设备。
识别单元可以通过BIOS命令去识别端口连接的是PCLE设备还是CXL设备。例如，主机以IntelEagle Stream 系列的CPU为例，CXL互连完全依赖于 PCIe 5.0电气层，所有拓扑都依赖于PCIe。Eagle Stream CPU可以支持CXL4X16个通道。CXL 和 PCI Express 设备可以同时工作在给定端口下，每个设备8lane。任何x16 PCI Express端口都可以连接到PCIExpress设备或CXL设备。识别单元能够自动检测另一端是PCI Express卡还是CXL设备，并动态配置链接。在连接CXL设备的时候，应该在BIOS提前进行设置CXL模式，还可以通过BIOS命令去识别端口连接的是PCLE设备还是CXL设备。本实施例通过控制芯片可以控制链路拓扑和路由信息，以及识别设备的类型，从而可以快速的对资源进行调配。
在一个示例性实施例中，主机包括M个，处理器包括P个，内存模组包括K个，其中，M、P以及K均是大于或等于1的自然数。
在本实施例中，在M大于1的情况下，M个主机共享K个内存模组。在N为16时，M大于或等于2且小于或等于7。在N为16，M为7，P为7时，处理器和主机一一对应,或者，一个主机对应多个处理器,其中，主机和处理器之间通过PCIe协议传输数据。在K大于1的情况下，一个主机对应多个内存模组，多个内存模组组成一个主机的内存资源池，其中，主机与内存模组之间通过CXL协议传输数据,主机的数量和内存模组的数量呈正比关系。例如，在控制芯片选用CXL 2.0 switch芯片的情况下，控制芯片兼容PCIe 5.0，支持不同的firmware（写入（可擦写/>）或/> (电可擦可编程只读存储器)中的程序）切换，控制芯片共计16个端口port，每个port都可以配置成PCIe或者CXL，支持PCIe与CXL混用的场景。可以最多接7个HOST,最少接2个。在应用于高速计算的场景中时，上行设备可以连接7个HOST,下行设备可以连接7个GPU，每个HOST接一个GPU，可以多路并行处理数据。也可以接2个主机，每个主机出4路X16信号，HOST1接4个GPU用于加速处理数据，HOST2接4X16的内存模组用于读取存储数据；也可以上行连接4个主机,下行连接8X16的内存模组,走CXL协议。每个主机分出两组X16 port,接两个X16内存模组。
可选地，如图3所示，在控制芯片的switch层面，可以由多个VCXL组成，可以根据主机的指令要求，映射到指定的物理端口，最多可以支持分配16个逻辑存储空间。每个VCXL都有自己的ID，在主机的控制下用来绑定或者解绑VCXL到物理端口的映射，实现不同端口间的配置。
本实施例中的端口可以基于应用实际需求进行灵活配置，主机的数量和主机的端口资源信息也可以进行灵活配置。从而可以实现灵活调配资源的目的。
在一个示例性实施例中，CXL数据传输板卡还包括：连接器,连接器连接控制芯片和管理器，其中，管理器用于通过连接器管理控制芯片的运行。在本实施例中，连接器可以是电缆组件连接器MCIO，如图2所示，CXL Switch芯片通过连接器MCIO与外部的管理器CPU相连接。如图4所示，管理器CPU管理CXL Switch芯片的I2C、RESET、状态指示等。本实施例通过外部管理器对控制芯片进行管理，可以准确的控制控制芯片的工作状态。
在一个示例性实施例中，CXL数据传输板卡，还包括：时钟发生器，时钟发生器与控制芯片连接，用于产生启动控制芯片的第一初始化时钟信号，并用于在控制芯片启动之后，产生协调控制芯片的时钟频率的第一时钟信号。在本实施例中，时钟发生器通过预设接口与控制芯片、处理器以及内存模组均连接，用于分别产生启动控制芯片、处理器以及内存模组的第二初始化时钟信号，并用于在控制芯片、处理器以及内存模组启动之后，产生协调控制芯片、处理器以及内存模组的时钟频率的第二时钟信号。如图4所示，CXL数据传输板卡支持RJ45接口,为BMC管理网口。每个CDFP接口配有一组红绿双色灯，按照时钟发生器产生的时钟信号，红色灯在数据传输正常时不亮、故障后常亮；绿色灯在无数据传输时常亮、正常数据传输时以1Hz的频率闪烁。本实施例通过时钟发生器可以准确的对数据的传输进行监测。
在一个示例性实施例中，CXL数据传输板卡还包括：调试设备，调试设备与控制芯片连接，用于对控制芯片的CXL性能进行调试。在本实施例中，调试设备调试的范围包括:CXL边际测试，与PCIe调试的方式相同; CXL链接速度、宽度、符合性测试;启用或禁用交错模式进行系统压力或性能或带宽测试。此外，还包括CXL合规性测试、CXL压力测试、CXL延迟测试等。此外，还包括链接和协议错误处理，利用PCIe ERR消息通过CXL.io、CXL.io协议错误被记录并显示出来。本实施例通过调试设备的调试可以保证数据传输的正确性。
本申请实施例中所提供的方法实施例可以在移动终端、计算机终端或者类似的运算装置中执行。以运行在移动终端上为例，图5是本申请实施例的一种控制数据传输的方法的移动终端的硬件结构框图。如图5所示，移动终端可以包括一个或多个（图5中仅示出一个）处理器502（处理器502可以包括但不限于微处理器MCU或可编程逻辑器件FPGA等的处理装置）和用于存储数据的存储器504，其中，上述移动终端还可以包括用于通信功能的传输设备506以及输入输出设备508。本领域普通技术人员可以理解，图5所示的结构仅为示意，其并不对上述移动终端的结构造成限定。例如，移动终端还可包括比图1中所示更多或者更少的组件，或者具有与图5所示不同的配置。
存储器504可用于存储计算机程序，例如，应用软件的软件程序以及模块，如本申请实施例中的控制数据传输的方法对应的计算机程序，处理器502通过运行存储在存储器504内的计算机程序，从而执行各种功能应用以及数据处理，即实现上述的方法。存储器504可包括高速随机存储器，还可包括非易失性存储器，如一个或者多个磁性存储装置、闪存、或者其他非易失性固态存储器。在一些实例中，存储器504可进一步包括相对于处理器502远程设置的存储器，这些远程存储器可以通过网络连接至移动终端。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
传输设备506用于经由一个网络接收或者发送数据。上述的网络具体实例可包括移动终端的通信供应商提供的无线网络。在一个实例中，传输设备506包括一个网络适配器（Network Interface Controller，简称为NIC），其可通过基站与其他网络设备相连从而可与互联网进行通讯。在一个实例中，传输设备506可以为射频（Radio Frequency，简称为RF）模块，其用于通过无线方式与互联网进行通讯。
在本实施例中提供了一种控制数据传输的方法，图6是根据本申请实施例的控制数据传输的方法的流程图，如图6所示，该流程包括如下步骤：
步骤S602，通过上行端口接收主机发送的数据请求，其中，数据请求中包括待传输的数据，主机是支持PCIe协议的设备或支持CXL协议的设备；
步骤S604，响应数据请求，从路由表中查找主机的路由信息；
步骤S606，按照路由信息将数据传输至与上行端口对应的下行端口连接的处理器和/或内存模组中，其中，下行端口与上行端口对应连接, 处理器和内存模组均是支持PCIe协议的设备或支持CXL协议的设备。
其中，上述步骤的执行主体可以为控制芯片中设置的处理器，或者与终端或者服务器相对独立设置的处理器或者处理设备等，但不限于此。
本实施例可以应用于需要高速数据传输和大规模数据处理的场景中，例如数据中心，高性能计算，人工智能云计算等场景。
在本实施例中，控制芯片是支持CXL协议的芯片，包括高速互连架构CXL SwitchFabric。CXL Switch Fabric可以连接多个CXL设备，形成一个共享资源的计算平台。CXLSwitch Fabric给CXL设备提供了一个可扩展、灵活的基础架构，可以通过在CXL设备之间提供高速的点对点连接来实现设备之间的通信和数据传输。CXL设备可以是主机也可以是处理器、内存模组等设备。
可选地，CXL Switch Fabric架构分为三层：事务层(Transaction Layer)、链路层(Link Layer)和物理层(Physical Layer)。为了同时兼容PCIe协议和CXL协议，CXL SwitchFabric架构中提供了Flex Bus端口,使设备可以在PCIe设备和CXL设备中进行选择。CXL.cache和CXL.mem协议被组合在一起共享一个公共的事务层和链路层，而CXL.io拥有自己的事务层和链路层。CXL链路层与CXL ARB或MUX交互，从而交织来自两个逻辑流的流量。物理层中还包含两个子层，分别是逻辑子层和电气子层。其中,逻辑子层可以在PCIe模式和CXL模式之间切换，而电气子层则遵循PCIe规范。在事务层中，CXL.io为I/O设备提供了一个非一致性的加载或存储接口。
可选地，处理器可以是CPU，也可以是GPU，CPU与GPU之间可以绕过 PCIe协议，用CXL协议来共享，互取对方的内存资源。透过 CXL协议， CPU 与GPU之间形同连成单一个庞大的堆栈内存池，本实施例中的，GPU BOX既可以支持PCIE协议，又可以支持CXL协议。如图2所示，CXL数据传输板卡可以是CXL Switch板，控制芯片可以是CXL Switch芯片，处理器可以是GPU，上行设备可以连接多个主机HOST,下行设备可以连接GPU BOX，也可以接内存模组，配置灵活。且每个主机均可以和不同的下行设备连接，通过改变CXL Switch芯片的烧录信息来改变主机HOST和下行设备的连接关系。连接的上行设备和下行设备的数量可以由具体的CXL Switch芯片的功能决定。
可选地，在下行设备为GPU BOX时，GPU BOX内部支持16个GPU插槽，与CXL Switch芯片通过CDFP线缆进行互联，板载CPLD用于控制BOX的上电时序，板载总线主控制器BMC（Bus Master Controller）用于管理GPU的工作状态。
可选地，内存模组是基于CXL总线协议的设备，可以实现内存远端拓展，多主机共享内存，内存板的CDFP接口通过CDFP线缆与CXL Switch板卡互联，板载BMC和CPLD负责CXLSwitch板卡d的管理，包括散热控制、上下电、状态指示等。
通过上述步骤，CXL数据传输板卡中的控制芯片是支持CXL协议的芯片，并部署了上行端口和下行端口；上行端口与主机连接,其中，主机是支持PCIe协议的设备或支持CXL协议的设备；下行端口与处理器和/或内存模组连接，下行端口与上行端口对应连接，使得主机即可以接处理器又可以接内存模组，从而可以根据实际需要灵活配置处理器和内存模组的数量。因此，可以解决相关技术中存在的无法根据不同的工作负载进行资源的重新调配的问题，达到实现灵活调配资源的效果。
在一个示例性实施例中，上行端口和下行端口均为N个，N是大于1的自然数。上行端口和下行端口均为N个，N是大于1的自然数。N的取值由控制芯片的功能确定，例如，N可以是16， 也可以是4等，如图2所示，CXL Switch芯片中设置6个上下行端口。本实施例通过灵活设备N的取值，可以灵活的设置连接的上下行设备，实现对资源的灵活调配。
在一个示例性实施例中，响应数据请求，从路由表中查找主机的路由信息之前，方法还包括：设置N个上行端口和N个下行端口之间的CXL链路的拓扑,其中，CXL链路用于连接对应的上行端口和下行端口；基于CXL链路的拓扑确定主机与处理器和/或内存模组之间的路由，得到路由表。其中，按照路由信息将数据传输至与上行端口对应的下行端口连接的处理器和/或内存模组中，包括：通过下行端口将数据缓存至缓存单元中;从路由信息中选择目标路由；按照目标路由将缓存单元中的数据传输至下行端口连接的处理器和/或内存模组中。
在本实施例中，在控制芯片是CXL Switch Fabric架构的芯片时，控制单元可以是多个CXL Switch Fanout组成，CXL switch Fanout指的是在CXL Switch Fabric中，将一条CXL链路复制到多个另外的链路的过程。这个过程允许多个设备能够同时访问和共享同一个CXL链路上的设备，从而提高系统性能和可扩展性。控制芯片能够实现CXL switchFanout是因为CXL支持点对点拓扑结构，可以允许多个设备通过一条CXL链路相互通信，在链路中转数据包。CXL switch Fanout的主要用途是提高系统中多个设备之间的连接效率和数据吞吐量。CXL设备通过CXL端口与CXL Switch Fabric连接。CXL Switch Root维护着一个路由表，用于存储和管理网络中各个节点之间的路由信息。当CXL设备发送数据请求时，路由表选择最佳路径，将数据转发到目的CXL设备,例如，将HOST1中的数据传输至内存模组中存储。CXL数据传输板卡中的CXL端口的流量管理器将数据按顺序存储在缓存区中，以便快速处理和传输。CXL Switch Fabric根据输入端口和路由表的信息，在缓冲区中选择最佳路径，并将数据转发到目标CXL设备的端口。在转发数据的同时，CXL Switch Fabric还需要确保控制芯片内部通信速度的稳定和性能的一致性。当CXL设备需要返回数据时，CXLSwitch Fabric同样会根据路由信息和缓存区的状态，找到最佳的路径，将数据传输到目标设备。
在一个示例性实施例中，按照路由信息将数据传输至与上行端口对应的下行端口连接的处理器和/或内存模组中之前，方法还包括：在主机与处理器和/或内存模组建立连接的情况下，识别处理器和/或内存模组支持的协议类型，以按照处理器和/或内存模组支持的协议类型将数据传输至处理器和/或内存模组支持的协议类型。在本实施例中，通过BIOS命令去识别端口连接的是PCLE设备还是CXL设备。例如，主机以IntelEagle Stream 系列的CPU为例，CXL互连完全依赖于 PCIe 5.0电气层，所有拓扑都依赖于PCIe。EagleStream CPU可以支持CXL4X16个通道。CXL 和 PCI Express 设备可以同时工作在给定端口下，每个设备8lane。任何x16 PCI Express端口都可以连接到PCI Express设备或CXL设备。识别单元能够自动检测另一端是PCI Express卡还是CXL设备，并动态配置链接。在连接CXL设备的时候，应该在BIOS提前进行设置CXL模式，还可以通过BIOS命令去识别端口连接的是PCLE设备还是CXL设备。本实施例通过控制芯片可以控制链路拓扑和路由信息，以及识别设备的类型，从而可以快速的对资源进行调配。
在一个示例性实施例中，主机包括M个，处理器包括P个，内存模组包括K个，其中，M、P以及K均是大于或等于1的自然数。在M大于1的情况下，M个主机共享K个内存模组。在N为16的情况下，M大于或等于2且小于或等于7。在N为16的情况下，M为7，P为7，处理器和主机一一对应,或者，一个主机对应多个处理器,其中，主机和处理器之间通过PCIe协议传输数据。
例如，在控制芯片选用CXL 2.0 switch芯片的情况下，控制芯片兼容PCIe 5.0，支持不同的firmware（写入（可擦写/>）或/> (电可擦可编程只读存储器)中的程序）切换，控制芯片共计16个端口port，每个port都可以配置成PCIe或者CXL，支持PCIe与CXL混用的场景。可以最多接7个HOST,最少接2个。在应用于高速计算的场景中时，上行设备可以连接7个HOST,下行设备可以连接7个GPU，每个HOST接一个GPU，可以多路并行处理数据。也可以接2个主机，每个主机出4路X16信号，HOST1接4个GPU用于加速处理数据，HOST2接4X16的内存模组用于读取存储数据；也可以上行连接4个主机,下行连接8X16的内存模组,走CXL协议。每个主机分出两组X16 port,接两个X16内存模组。
可选地，如图3所示，在控制芯片的switch层面，可以由多个VCXL组成，可以根据主机的指令要求，映射到指定的物理端口，最多可以支持分配16个逻辑存储空间。每个VCXL都有自己的ID，在主机的控制下用来绑定或者解绑VCXL到物理端口的映射，实现不同端口间的配置。
本实施例中的端口可以基于应用实际需求进行灵活配置，主机的数量和主机的端口资源信息也可以进行灵活配置。从而可以实现灵活调配资源的目的。
在一个示例性实施例中，在K大于1的情况下，一个主机对应多个内存模组，多个内存模组组成一个主机的内存资源池，其中，主机与内存模组之间通过CXL协议传输数据,主机的数量和内存模组的数量呈正比关系。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质（如ROM/RAM、磁碟、光盘）中，包括若干指令用以使得一台终端设备（可以是手机，计算机，服务器，或者网络设备等）执行本申请各个实施例所述的方法。
在本实施例中还提供了一种链路交换的控制系统，链路交换的控制系统包括上述的CXL数据传输板卡该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。
本申请的实施例还提供了一种计算机可读存储介质，该计算机可读存储介质中存储有计算机程序，其中，该计算机程序被设置为运行时执行上述任一项方法实施例中的步骤。
在一个示例性实施例中，上述计算机可读存储介质可以包括但不限于：U盘、只读存储器（Read-Only Memory，简称为ROM）、随机存取存储器（Random Access Memory，简称为RAM）、移动硬盘、磁碟或者光盘等各种可以存储计算机程序的介质。
本申请的实施例还提供了一种电子设备，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
本申请的实施例还提供了一种电子设备，图7是根据本申请实施例的电子设备的示意图，如图7所示，包括存储器和处理器，该存储器中存储有计算机程序，该处理器被设置为运行计算机程序以执行上述任一项方法实施例中的步骤。
在一个示例性实施例中，上述电子设备还可以包括传输设备以及输入输出设备，其中，该传输设备和上述处理器连接，该输入输出设备和上述处理器连接。
本实施例中的具体示例可以参考上述实施例及示例性实施方式中所描述的示例，本实施例在此不再赘述。
显然，本领域的技术人员应该明白，上述的本申请的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本申请不限制于任何特定的硬件和软件结合。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (27)
1.一种CXL数据传输板卡，其特征在于，包括：
控制芯片，所述控制芯片是支持开放式互连标准CXL协议的芯片，所述控制芯片上部署了上行端口和下行端口；
所述上行端口与主机连接,其中，所述主机是支持高速串行计算机扩展总线标准PCIe协议的设备或支持所述CXL协议的设备；
所述下行端口与处理器和/或内存模组连接，所述下行端口与所述上行端口对应连接，所述主机用于通过所述上行端口将数据传输至对应的所述下行端口，以通过所述下行端口将所述数据传输至所述处理器和/或所述内存模组,其中，所述处理器和所述内存模组均是支持所述PCIe协议的设备或支持所述CXL协议的设备。
2.根据权利要求1所述的CXL数据传输板卡，其特征在于，所述上行端口和所述下行端口均为N个，所述N是大于1的自然数。
3.根据权利要求2所述的CXL数据传输板卡，其特征在于，所述控制芯片包括：
控制单元，所述控制单元用于控制所述上行端口和所述下行端口之间的CXL链路的拓扑,其中，所述CXL链路用于连接对应的所述上行端口和所述下行端口。
4.根据权利要求2所述的CXL数据传输板卡，其特征在于，所述控制芯片包括：
管理单元，所述管理单元用于管理所述主机与所述处理器和/或所述内存模组之间的路由信息。
5.根据权利要求2-4任一项所述的CXL数据传输板卡，其特征在于，所述控制芯片包括：
识别单元，所述识别单元与所述处理器和/或所述内存模组连接，所述识别单元用于在所述主机与所述处理器和/或所述内存模组建立连接的情况下，识别所述处理器和/或所述内存模组支持的协议类型。
6.根据权利要求2所述的CXL数据传输板卡，其特征在于，所述主机包括M个，所述处理器包括P个，所述内存模组包括K个，其中，所述M、所述P以及所述K均是大于或等于1的自然数。
7.根据权利要求6所述的CXL数据传输板卡，其特征在于，在所述M大于1的情况下，M个所述主机共享K个所述内存模组。
8.根据权利要求6所述的CXL数据传输板卡，其特征在于，所述N为16，所述M大于或等于2且小于或等于7。
9.根据权利要求6所述的CXL数据传输板卡，其特征在于，所述N为16，所述M为7，所述P为7，所述处理器和所述主机一一对应,或者，一个所述主机对应多个所述处理器,其中，所述主机和所述处理器之间通过所述PCIe协议传输数据。
10.根据权利要求6所述的CXL数据传输板卡，其特征在于，在所述K大于1的情况下，一个所述主机对应多个所述内存模组，多个所述内存模组组成一个所述主机的内存资源池，其中，所述主机与所述内存模组之间通过所述CXL协议传输数据,所述主机的数量和所述内存模组的数量呈正比关系。
11.根据权利要求1所述的CXL数据传输板卡，其特征在于，还包括：
连接器,所述连接器连接所述控制芯片和管理器，其中，所述管理器用于通过所述连接器管理所述控制芯片的运行。
12.根据权利要求1所述的CXL数据传输板卡，其特征在于，还包括：
时钟发生器，所述时钟发生器与所述控制芯片连接，用于产生启动所述控制芯片的第一初始化时钟信号，并用于在所述控制芯片启动之后，产生协调所述控制芯片的时钟频率的第一时钟信号。
13.根据权利要求12所述的CXL数据传输板卡，其特征在于，所述时钟发生器通过预设接口与所述控制芯片、所述处理器以及所述内存模组均连接，用于分别产生启动所述控制芯片、所述处理器以及所述内存模组的第二初始化时钟信号，并用于在所述控制芯片、所述处理器以及所述内存模组启动之后，产生协调所述控制芯片、所述处理器以及所述内存模组的时钟频率的第二时钟信号。
14.根据权利要求12所述的CXL数据传输板卡，其特征在于，所述CXL数据传输板卡还包括：
调试设备，所述调试设备与所述控制芯片连接，用于对所述控制芯片的CXL性能进行调试。
15.一种控制数据传输的方法，其特征在于，包括：
通过上行端口接收主机发送的数据请求，其中，所述数据请求中包括待传输的数据，所述主机是支持PCIe协议的设备或支持CXL协议的设备；
响应所述数据请求，从路由表中查找所述主机的路由信息；
按照所述路由信息将所述数据传输至与所述上行端口对应的下行端口连接的处理器和/或内存模组中，其中，所述下行端口与所述上行端口对应连接, 所述处理器和所述内存模组均是支持所述PCIe协议的设备或支持所述CXL协议的设备。
16.根据权利要求15所述的方法，其特征在于，所述上行端口和所述下行端口均为N个，所述N是大于1的自然数。
17.根据权利要求15所述的方法，其特征在于，响应所述数据请求，从路由表中查找所述主机的路由信息之前，所述方法还包括：
设置N个所述上行端口和N个所述下行端口之间的CXL链路的拓扑,其中，所述CXL链路用于连接对应的所述上行端口和所述下行端口；
基于所述CXL链路的拓扑确定所述主机与所述处理器和/或所述内存模组之间的路由，得到所述路由表。
18.根据权利要求15所述的方法，其特征在于，按照所述路由信息将所述数据传输至与所述上行端口对应的下行端口连接的处理器和/或内存模组中，包括：
通过所述下行端口将所述数据缓存至缓存单元中;
从所述路由信息中选择目标路由；
按照所述目标路由将所述缓存单元中的所述数据传输至所述下行端口连接的所述处理器和/或所述内存模组中。
19.根据权利要求15所述的方法，其特征在于，按照所述路由信息将所述数据传输至与所述上行端口对应的下行端口连接的处理器和/或内存模组中之前，所述方法还包括：
在所述主机与所述处理器和/或所述内存模组建立连接的情况下，识别所述处理器和/或所述内存模组支持的协议类型，以按照所述处理器和/或所述内存模组支持的协议类型将所述数据传输至所述处理器和/或所述内存模组支持的协议类型。
20.根据权利要求15所述的方法，其特征在于，所述主机包括M个，所述处理器包括P个，所述内存模组包括K个，其中，所述M、所述P以及所述K均是大于或等于1的自然数。
21.根据权利要求20所述的方法，其特征在于，在所述M大于1的情况下，M个所述主机共享K个所述内存模组。
22.根据权利要求20所述的方法，其特征在于，所述M大于或等于2且小于或等于7。
23.根据权利要求20所述的方法，其特征在于，所述M为7，所述P为7，所述处理器和所述主机一一对应,或者，一个所述主机对应多个所述处理器,其中，所述主机和所述处理器之间通过所述PCIe协议传输数据。
24.根据权利要求20所述的方法，其特征在于，在所述K大于1的情况下，一个所述主机对应多个所述内存模组，多个所述内存模组组成一个所述主机的内存资源池，其中，所述主机与所述内存模组之间通过所述CXL协议传输数据,所述主机的数量和所述内存模组的数量呈正比关系。
25.一种链路交换的控制系统，其特征在于，所述链路交换的控制系统包括权利要求1至14任一项所述的CXL数据传输板卡。
26.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机程序，其中，所述计算机程序被处理器执行时实现所述权利要求15至24任一项中所述的方法的步骤。
27.一种电子设备，包括存储器、处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现所述权利要求15至24任一项中所述的方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310776401.5A CN116501681B (zh) | 2023-06-28 | 2023-06-28 | Cxl数据传输板卡及控制数据传输的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310776401.5A CN116501681B (zh) | 2023-06-28 | 2023-06-28 | Cxl数据传输板卡及控制数据传输的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116501681A true CN116501681A (zh) | 2023-07-28 |
| CN116501681B CN116501681B (zh) | 2023-09-29 |
Family
ID=87330559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310776401.5A Active CN116501681B (zh) | 2023-06-28 | 2023-06-28 | Cxl数据传输板卡及控制数据传输的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116501681B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116701287A (zh) * | 2023-08-09 | 2023-09-05 | 西安甘鑫科技股份有限公司 | 一种基于pcie的多设备兼容设备拓展方法 |
| CN116781511A (zh) * | 2023-08-22 | 2023-09-19 | 苏州浪潮智能科技有限公司 | 主机系统的配置方法及设备、装置、计算系统、存储介质 |
| CN116886644A (zh) * | 2023-09-06 | 2023-10-13 | 苏州浪潮智能科技有限公司 | 交换芯片、内存扩展模组和内存扩展系统 |
| CN117033001A (zh) * | 2023-10-09 | 2023-11-10 | 苏州元脑智能科技有限公司 | 服务器系统、配置方法、cpu、控制模组与存储介质 |
| CN117493237A (zh) * | 2023-12-29 | 2024-02-02 | 苏州元脑智能科技有限公司 | 计算设备、服务器、数据处理方法和存储介质 |
| CN117493026A (zh) * | 2023-12-29 | 2024-02-02 | 苏州元脑智能科技有限公司 | 一种多主机与多计算快速链接内存设备系统及其应用设备 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112597094A (zh) * | 2020-12-24 | 2021-04-02 | 联想长风科技(北京)有限公司 | 一种提高rdma传输效率的装置及方法 |
| US20210311897A1 (en) * | 2020-04-06 | 2021-10-07 | Samsung Electronics Co., Ltd. | Memory with cache-coherent interconnect |
| CN215769533U (zh) * | 2021-07-26 | 2022-02-08 | 联想长风科技(北京)有限公司 | 一种基于cxl加速计算的板卡 |
| US11601377B1 (en) * | 2021-10-11 | 2023-03-07 | Cisco Technology, Inc. | Unlocking computing resources for decomposable data centers |
| CN115858146A (zh) * | 2022-11-09 | 2023-03-28 | 阿里巴巴（中国）有限公司 | 内存扩展系统和计算节点 |
| CN115904714A (zh) * | 2022-11-18 | 2023-04-04 | 苏州浪潮智能科技有限公司 | 一种内存分配系统和服务器 |
| CN115934366A (zh) * | 2023-03-15 | 2023-04-07 | 浪潮电子信息产业股份有限公司 | 服务器存储扩展方法、装置、设备、介质及整机柜系统 |
| CN115982078A (zh) * | 2023-01-19 | 2023-04-18 | 北京超弦存储器研究院 | 一种cxl内存模组及内存存储系统 |
| CN116126742A (zh) * | 2023-01-30 | 2023-05-16 | 苏州浪潮智能科技有限公司 | 内存访问方法、装置、服务器及存储介质 |
| CN116166434A (zh) * | 2023-02-28 | 2023-05-26 | 苏州浪潮智能科技有限公司 | 处理器分配方法及系统、装置、存储介质、电子设备 |
-
2023
- 2023-06-28 CN CN202310776401.5A patent/CN116501681B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210311897A1 (en) * | 2020-04-06 | 2021-10-07 | Samsung Electronics Co., Ltd. | Memory with cache-coherent interconnect |
| CN112597094A (zh) * | 2020-12-24 | 2021-04-02 | 联想长风科技(北京)有限公司 | 一种提高rdma传输效率的装置及方法 |
| CN215769533U (zh) * | 2021-07-26 | 2022-02-08 | 联想长风科技(北京)有限公司 | 一种基于cxl加速计算的板卡 |
| US11601377B1 (en) * | 2021-10-11 | 2023-03-07 | Cisco Technology, Inc. | Unlocking computing resources for decomposable data centers |
| CN115858146A (zh) * | 2022-11-09 | 2023-03-28 | 阿里巴巴（中国）有限公司 | 内存扩展系统和计算节点 |
| CN115904714A (zh) * | 2022-11-18 | 2023-04-04 | 苏州浪潮智能科技有限公司 | 一种内存分配系统和服务器 |
| CN115982078A (zh) * | 2023-01-19 | 2023-04-18 | 北京超弦存储器研究院 | 一种cxl内存模组及内存存储系统 |
| CN116126742A (zh) * | 2023-01-30 | 2023-05-16 | 苏州浪潮智能科技有限公司 | 内存访问方法、装置、服务器及存储介质 |
| CN116166434A (zh) * | 2023-02-28 | 2023-05-26 | 苏州浪潮智能科技有限公司 | 处理器分配方法及系统、装置、存储介质、电子设备 |
| CN115934366A (zh) * | 2023-03-15 | 2023-04-07 | 浪潮电子信息产业股份有限公司 | 服务器存储扩展方法、装置、设备、介质及整机柜系统 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116701287A (zh) * | 2023-08-09 | 2023-09-05 | 西安甘鑫科技股份有限公司 | 一种基于pcie的多设备兼容设备拓展方法 |
| CN116701287B (zh) * | 2023-08-09 | 2023-12-08 | 西安甘鑫科技股份有限公司 | 一种基于pcie的多设备兼容设备拓展方法 |
| CN116781511A (zh) * | 2023-08-22 | 2023-09-19 | 苏州浪潮智能科技有限公司 | 主机系统的配置方法及设备、装置、计算系统、存储介质 |
| CN116781511B (zh) * | 2023-08-22 | 2023-11-03 | 苏州浪潮智能科技有限公司 | 主机系统的配置方法及设备、装置、计算系统、存储介质 |
| CN116886644A (zh) * | 2023-09-06 | 2023-10-13 | 苏州浪潮智能科技有限公司 | 交换芯片、内存扩展模组和内存扩展系统 |
| CN116886644B (zh) * | 2023-09-06 | 2024-01-26 | 苏州浪潮智能科技有限公司 | 交换芯片、内存扩展模组和内存扩展系统 |
| CN117033001A (zh) * | 2023-10-09 | 2023-11-10 | 苏州元脑智能科技有限公司 | 服务器系统、配置方法、cpu、控制模组与存储介质 |
| CN117033001B (zh) * | 2023-10-09 | 2024-02-20 | 苏州元脑智能科技有限公司 | 服务器系统、配置方法、cpu、控制模组与存储介质 |
| CN117493237A (zh) * | 2023-12-29 | 2024-02-02 | 苏州元脑智能科技有限公司 | 计算设备、服务器、数据处理方法和存储介质 |
| CN117493026A (zh) * | 2023-12-29 | 2024-02-02 | 苏州元脑智能科技有限公司 | 一种多主机与多计算快速链接内存设备系统及其应用设备 |
| CN117493026B (zh) * | 2023-12-29 | 2024-03-22 | 苏州元脑智能科技有限公司 | 一种多主机与多计算快速链接内存设备系统及其应用设备 |
| CN117493237B (zh) * | 2023-12-29 | 2024-04-09 | 苏州元脑智能科技有限公司 | 计算设备、服务器、数据处理方法和存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116501681B (zh) | 2023-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116501681B (zh) | Cxl数据传输板卡及控制数据传输的方法 | |
| US7525957B2 (en) | Input/output router for storage networks | |
| CN110489365B (zh) | 交换设备、外围部件互连高速系统及其初始化方法 | |
| US6763417B2 (en) | Fibre channel port adapter | |
| US9300574B2 (en) | Link aggregation emulation for virtual NICs in a cluster server | |
| US6944152B1 (en) | Data storage access through switched fabric | |
| CN110809760B (zh) | 资源池的管理方法、装置、资源池控制单元和通信设备 | |
| CN106817249B (zh) | Fc-ae-1553仿真通信演示系统及数据发送方法 | |
| US20120131201A1 (en) | Virtual Hot Inserting Functions in a Shared I/O Environment | |
| US20140189094A1 (en) | Resilient duplicate link aggregation emulation | |
| CN114546913B (zh) | 一种基于pcie接口的多主机之间数据高速交互的方法和装置 | |
| CN113645047B (zh) | 一种基于智能网卡的带外管理系统和服务器 | |
| US7596650B1 (en) | Increasing availability of input/output (I/O) interconnections in a system | |
| CN113177018B (zh) | 一种使用双槽cpu的服务器 | |
| US9116881B2 (en) | Routing switch apparatus, network switch system, and routing switching method | |
| CN105763488B (zh) | 数据中心汇聚核心交换机及其背板 | |
| CN109634879A (zh) | 一种pcie转接板和服务器监控系统 | |
| WO2020259269A1 (zh) | 转发报文的方法、中间设备和计算机设备 | |
| CN104933001A (zh) | 一种基于RapidIO技术的双控制器数据通信方法 | |
| CN107980223B (zh) | 以太网互联电路及装置 | |
| WO2021244500A1 (zh) | 一种备份状态确定方法、装置及系统 | |
| EP2300925B1 (en) | System to connect a serial scsi array controller to a storage area network | |
| CN215835409U (zh) | 一种万兆单光口以太网适配器 | |
| US20050038949A1 (en) | Apparatus for enabling distributed processing across a plurality of circuit cards | |
| CN106027423A (zh) | PCIe设备共享网络及其数据传输方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |