CN113849431A - 一种系统拓扑结构切换方法、装置及介质 - Google Patents
一种系统拓扑结构切换方法、装置及介质 Download PDFInfo
- Publication number
- CN113849431A CN113849431A CN202111124053.0A CN202111124053A CN113849431A CN 113849431 A CN113849431 A CN 113849431A CN 202111124053 A CN202111124053 A CN 202111124053A CN 113849431 A CN113849431 A CN 113849431A
- Authority
- CN
- China
- Prior art keywords
- signal
- pcie switch
- port
- configuration file
- pcie
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 230000004913 activation Effects 0.000 claims abstract description 3
- 239000004606 Fillers/Extenders Substances 0.000 claims description 21
- 238000013507 mapping Methods 0.000 claims description 19
- 230000006386 memory function Effects 0.000 claims description 8
- 238000013468 resource allocation Methods 0.000 claims description 8
- 238000004590 computer program Methods 0.000 claims description 4
- 238000012795 verification Methods 0.000 claims description 4
- 238000011161 development Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 13
- 238000013473 artificial intelligence Methods 0.000 description 8
- 238000013135 deep learning Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000008713 feedback mechanism Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000002547 anomalous effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011010 flushing procedure Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
- G06F13/126—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Hardware Redundancy (AREA)
Abstract
本申请公开了一种系统拓扑结构切换方法、装置及介质，包括：通过BMC向IO扩展器发送拓扑结构切换指令；通过所述IO扩展器向第一PCIESWITCH输出所述拓扑结构切换指令对应第一IO信号，以及向第二PCIESWITCH输出所述拓扑结构切换指令对应第二IO信号和第三IO信号；基于所述第一IO信号选择相应的第一配置文件进行所述第一PCIE SWITCH的启动；基于所述第二IO信号和所述第三IO信号选择相应的第二配置文件进行所述第二PCIE SWITCH启动。能够在不变动线缆的情况下，实现不同拓扑结构的自动切换，简化了拓扑结构切换的实现方式，降低了固件的开发难度，提高了切换效率，同时增加了拓扑结构切换的稳定性。
Description
技术领域
本申请涉及系统设计技术领域，特别涉及一种系统拓扑结构切换方法、装置及介质。
背景技术
当下前沿技术人工智能离不开深度学习。深度学习的三大要素是数据、算法和计算力，其中数据是基础，算法是工具，计算力是助推器，计算力的提高推动着深度学习的发展，深度学习之前发展缓慢，除了算法的原因外，很重要的一个原因是计算能力的不足，解决计算力最重要的支撑是AI服务器主要指通用的AI(人工智能即ArtificialIntelligence)服务器，GPU(即graphics processing unit，图形处理器)服务器。在AI服务器中，会用到大量的GPU卡进行加速运算，当CPU(即central processing unit，中央处理器)本身的PCIE(即peripheral component interconnect express，一种高速串行计算机扩展总线标准)Port(端口)数量不足以满足下行设备的需求时，往往还会用到PCIE SWITCH进行信号扩展。针对不同的应用场景，需要不同的系统拓扑结构，如平衡模式(Balancemode)，通用模式(Common mode)，级联模式(Cascade mode)，为了满足客户的多样化使用需求，在AI服务器上加入拓扑切换功能不可或缺。同时在每次拓扑切换后，系统上的PCH需要针对不同的拓扑结构进行相应的资源试配，来保证系统的正常运行。
目前，在关机断AC(即Alternating Current，交流电)电后，人工根据需求拆开机箱，进行相应的线缆更换，来实现不同的系统拓扑结构。有些技术可以实现不断电情况下的自动切换，或是增加额外的切换板，通过更改切换板工作模式，改变下行四个PCIE端口之间的连接关系，实现GPU服务器拓扑结构的改变；或是在每次需要切换拓扑时，通过BMC(即Baseboard Management Controller，基板管理控制器)重新刷新PCIE SWITCH的相关固件来实现。但在服务器的应用场景中，不断电不关机是常态，每一次关机重启都会对业务造成一定的不便与损失。因此通过关机后人工更换线缆切换拓扑的方法局限性十分明显，不仅费时费力，需要相关技术人员亲临机房，打开机盖重组线缆排布，还会中断业务，造成一定损失。而增加额外的切换板来实现拓扑切换，会增加开发成本，且使得系统结构显得臃肿。通过BMC刷新PCIE SWITCH的相关固件来实现拓扑切换的方式，需要针对不同厂家的PCIESWITCH进行相应的固件刷新指令的适配，增加了BMC的开发难度与周期；并且刷新PCIESWITCH固件往往会占用较长的时间，还可能出现刷新不成功或刷新异常。
发明内容
有鉴于此，本申请的目的在于提供一种系统拓扑结构切换方法、装置及介质，能够在不变动线缆的情况下，实现不同拓扑结构的自动切换，简化了拓扑结构切换的实现方式，降低了固件的开发难度，提高了切换效率，同时增加了拓扑结构切换的稳定性。其具体方案如下：
第一方面，本申请公开了一种系统拓扑结构切换方法，包括：
通过BMC向IO扩展器发送拓扑结构切换指令；
通过所述IO扩展器向第一PCIE SWITCH输出所述拓扑结构切换指令对应第一IO信号，以及向第二PCIE SWITCH输出所述拓扑结构切换指令对应第二IO信号和第三IO信号；
基于所述第一IO信号选择相应的第一配置文件进行所述第一PCIE SWITCH的启动；
基于所述第二IO信号和所述第三IO信号选择相应的第二配置文件进行所述第二PCIE SWITCH启动。
可选的，所述基于所述第一IO信号选择相应的第一配置文件进行所述第一PCIESWITCH的启动；基于所述第二IO信号和所述第三IO信号选择相应的第二配置文件进行所述第二PCIE SWITCH启动，包括：
基于第一预设映射关系以及所述第一IO信号选择相应的第一配置文件进行所述第一PCIE SWITCH的启动；
基于第二预设映射关系以及所述第二IO信号、所述第三IO信号选择相应的第二配置文件进行所述第二PCIE SWITCH启动。
可选的，还包括：
基于不同的系统拓扑结构，构建不同的所述第一IO信号与不同的所述第一配置文件的对应关系，得到所述第一预设映射关系，以及不同的目标信号组合与不同的所述第二配置文件的对应关系，得到所述第二预设映射关系；
其中，所述目标信号组合为所述第二IO信号、所述第三IO信号的组合。
可选的，所述通过BMC向IO扩展器发送拓扑结构切换指令之前，还包括：
将不同系统拓扑结构对应的所述第一配置文件导入所述第一PCIE SWITCH；
将不同系统拓扑结构对应的所述第二配置文件导入所述第二PCIE SWITCH。
可选的，所述IO扩展器为带有记忆功能的IO扩展器。
可选的，还包括：
将所述第一IO信号、所述第二IO信号和所述第三IO信号反馈至PCH，以便所述PCH根据所述第一IO信号、所述第二IO信号和所述第三IO信号进行相应的资源分配。
可选的，还包括：
将所述第一IO信号、所述第二IO信号和所述第三IO信号反馈至所述BMC，以便所述BMC根据所述第一IO信号、所述第二IO信号和所述第三IO信号进行拓扑结构切换校验。
可选的，所述第一PCIE SWITCH包括第一端口和第二端口，所述第二PCIE SWITCH包括第三端口、第四端口和第五端口，其中，
所述第一端口通过第一线缆与第一CPU连接、所述第二端口通过第二线缆与所述第三端口连接、所述第四端口通过第三线缆与所述第一CPU连接、所述第五端口通过第四线缆与所述第二CPU连接；
并且，所述第一配置文件为包括所述第一端口和所述第二端口的打开关闭状态的配置文件，所述第二配置文件为包括所述第三端口、第四端口和第五端口的打开关闭状态的配置文件。
第二方面，本申请公开了一种系统拓扑结构切换装置，包括BMC、IO扩展器、第一PCIE SWITCH和第二PCIE SWITCH，其中，
所述BMC，用于向所述IO扩展器发送拓扑结构切换指令；
所述IO扩展器，用于向第一PCIE SWITCH输出所述拓扑结构切换指令对应第一IO信号，以及向第二PCIE SWITCH输出所述拓扑结构切换指令对应第二IO信号和第三IO信号；
所述第一PCIE SWITCH，用于基于所述第一IO信号选择相应的第一配置文件进行启动；
所述第二PCIE SWITCH，用于基于所述第二IO信号和所述第三IO信号选择相应的第二配置文件进行启动。
第三方面，本申请公开了一种计算机可读存储介质，用于保存计算机程序，所述计算机程序被处理器执行时实现前述的系统拓扑结构切换方法。
可见，本申请先通过BMC向IO扩展器发送拓扑结构切换指令，之后通过所述IO扩展器向第一PCIE SWITCH输出所述拓扑结构切换指令对应第一IO信号，以及向第二PCIESWITCH输出所述拓扑结构切换指令对应第二IO信号和第三IO信号，最后基于所述第一IO信号选择相应的第一配置文件进行所述第一PCIE SWITCH的启动；基于所述第二IO信号和所述第三IO信号选择相应的第二配置文件进行所述第二PCIE SWITCH启动。也即，本申请实施例通过BMC输出相应的拓扑结构切换指令，然后利用IO扩展器输出该拓扑结构切换指令对应的IO信号，然后根据该IO信号选择相应的配置文件启动PCIE SWITCH，无需断电变化线缆、也无需增加额外的切换版以及进行PCIE SWITCH固件刷新，而是通过拓扑结构切换指令确定相应的配置文件进行启动，能够在不变动线缆的情况下，实现不同拓扑结构的自动切换，简化了拓扑结构切换的实现方式，降低了固件的开发难度，提高了切换效率，同时增加了拓扑结构切换的稳定性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请公开的一种系统拓扑结构切换方法流程图；
图2为本申请公开的一种具体的PCIE SWITCH与CPU的连接关系示意图；
图3为本申请公开的一种平衡模式下的拓扑结构示意图；
图4为本申请公开的一种通用模式下的拓扑结构示意图；
图5为本申请公开的一种级联模式下的拓扑结构示意图；
图6为本申请公开的一种具体的系统结构示意图；
图7为本申请公开的一种具体的系统架构示意图；
图8为本申请公开的一种系统拓扑结构切换装置。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
针对不同的应用场景，需要不同的系统拓扑结构，如平衡模式(Balance mode)，通用模式(Common mode)，级联模式(Cascade mode)：平衡模式(Balance mode)，即系统内的PCIE设备通信负荷被两个CPU均分，这种模式能够充分利用两个CPU资源，但是两个GPU板上的GPU设备在进行互访时，需要经过UPI总线，因此会影响到计算速度。当人工智能应用环境侧重于高性能应用时，采用平衡模式的异构计算拓扑类型；通用模式(Common mode)，即所有的GPU设备都挂在一个CPU下，相互通讯时不需要经过UPI，GPU之间的通信效率有所提高。但其缺点在于某些情况下，两个CPU其中一方通信频繁、另一方闲置，出现负载差异较大的现象，导致CPU资源不能得到充分的利用。级联模式(Cascade mode)，同通用模式一样，所有PCIE资源本质上都挂在一个CPU下，只不过部分PCIE资源通过PCIE SWITCH进行二级连接。重于深度学习应用时，采用通用模式或级联模式的异构计算拓扑类型。为了满足客户的多样化使用需求，在AI服务器上加入拓扑切换功能不可或缺。同时在每次拓扑切换后，系统上的PCH需要针对不同的拓扑结构进行相应的资源试配，来保证系统的正常运行。
目前，在关机断AC电后，人工根据需求拆开机箱，进行相应的线缆更换，来实现不同的系统拓扑结构。有些技术可以实现不断电情况下的自动切换，或是增加额外的切换板，通过更改切换板工作模式，改变下行四个PCIE端口之间的连接关系，实现GPU服务器拓扑结构的改变；或是在每次需要切换拓扑时，通过BMC重新刷新PCIE SWITCH的相关固件来实现。但在服务器的应用场景中，不断电不关机是常态，每一次关机重启都会对业务造成一定的不便与损失。因此通过关机后人工更换线缆切换拓扑的方法局限性十分明显，不仅费时费力，需要相关技术人员亲临机房，打开机盖重组线缆排布，还会中断业务，造成一定损失。而增加额外的切换板来实现拓扑切换，会增加开发成本，且使得系统结构显得臃肿。通过BMC刷新PCIE SWITCH的相关固件来实现拓扑切换的方式，需要针对不同厂家的PCIE SWITCH进行相应的固件刷新指令的适配，增加了BMC的开发难度与周期；并且刷新PCIE SWITCH固件往往会占用较长的时间，还可能出现刷新不成功或刷新异常。为此，本申请提供了一种系统拓扑结构切换方案，能够在不变动线缆的情况下，实现不同拓扑结构的自动切换，简化了拓扑结构切换的实现方式，降低了固件的开发难度，提高了切换效率，同时增加了拓扑结构切换的稳定性。
参见图1所示，本申请实施例公开了一种系统拓扑结构切换方法，包括：
步骤S11：通过BMC向IO(即Input/Output，输入/输出)扩展器发送拓扑结构切换指令。
其中，所述IO扩展器为带有记忆功能的IO扩展器。
步骤S12：通过所述IO扩展器向第一PCIE SWITCH输出所述拓扑结构切换指令对应第一IO信号，以及向第二PCIE SWITCH输出所述拓扑结构切换指令对应第二IO信号和第三IO信号。
步骤S13：基于所述第一IO信号选择相应的第一配置文件进行所述第一PCIESWITCH的启动。
步骤S14：基于所述第二IO信号和所述第三IO信号选择相应的第二配置文件进行所述第二PCIE SWITCH启动。
在具体的实施方式中，可以基于第一预设映射关系以及所述第一IO信号选择相应的第一配置文件进行所述第一PCIE SWITCH的启动；基于第二预设映射关系以及所述第二IO信号、所述第三IO信号选择相应的第二配置文件进行所述第二PCIE SWITCH启动。
并且，本申请实施例可以基于不同的系统拓扑结构，构建不同的所述第一IO信号与不同的所述第一配置文件的对应关系，得到所述第一预设映射关系，以及不同的目标信号组合与不同的所述第二配置文件的对应关系，得到所述第二预设映射关系；
其中，所述目标信号组合为所述第二IO信号、所述第三IO信号的组合。
并且，在通过BMC向IO扩展器发送拓扑结构切换指令之前，还包括：
将不同系统拓扑结构对应的所述第一配置文件导入所述第一PCIE SWITCH；将不同系统拓扑结构对应的所述第二配置文件导入所述第二PCIE SWITCH。
另外，所述第一PCIE SWITCH包括第一端口和第二端口，所述第二PCIE SWITCH包括第三端口、第四端口和第五端口，其中，所述第一端口通过第一线缆与第一CPU连接、所述第二端口通过第二线缆与所述第三端口连接、所述第四端口通过第三线缆与所述第一CPU连接、所述第五端口通过第四线缆与所述第二CPU连接；并且，所述第一配置文件为包括所述第一端口和所述第二端口的打开关闭状态的配置文件，所述第二配置文件为包括所述第三端口、第四端口和第五端口的打开关闭状态的配置文件。
例如，参见图2所示，图2为本申请实施例公开的一种具体的PCIE SWITCH与CPU的连接关系示意图。其中，PCIE SWITCH0(即第一PCIE SWITCH)包括Port0(即第一端口)和Port1(即第二端口)；PCIE SWITCH1(即第二PCIE SWITCH)包括Port0(即第三端口)、Port1(即第四端口)和Port2(即第五端口)。其中，CPU0输出两组PCIE信号分别给到PCIE SWITCH0的Port 0和PCIE SWITCH1 Port1；CPU1输出一组PCIE信号给到PCIE SWITCH1的Port2；PCIESWITCH0的Port1连接到PCIE SWITCH1的Port0。
在具体的实施方式中，可以根据不同拓扑的特点分别对PCIE SWITCH的port口的打开关闭状态进行设定，并把每种设定定义为相应的配置文件存储在相应的PCIE SWITCH中。参见表一所示，表一包括各模式拓扑结构的port口打开关闭状态。
表一
由此，第一PCIE SWITCH包括两种第一配置文件：第一配置文件1(Port0打开状态、Port1关闭状态)，第一配置文件2(Port0打开状态、Port1打开状态)。第二PCIE SWITCH包括三种第二配置文件：第二配置文件1(Port0关闭状态、Port1关闭状态、Port2打开状态)，第二配置文件2(Port0关闭状态、Port1打开状态、Port2关闭状态)，第二配置文件3(Port0打开状态、Port1关闭状态、Port2关闭状态)。
其中，当系统处于Balance mode时，PCIE SWITCH0的Port0打开，Port1关闭，PCIESWITCH0将以上设定记录为第一配置文件1；PCIE SWITCH1的Port0和Port1均关闭，Port2打开，PCIE SWITCH1将以上设定记录为第二配置文件1；此时PCIE资源由CPU0和CPU1均匀的提供。参见图3所示，图3为本申请实施例公开的一种平衡模式下的拓扑结构示意图。
当系统处于Common mode时，PCIE SWITCH0的Port0打开，Port1关闭，PCIESWITCH0将以上设定记录为第一配置文件1；PCIE SWITCH1的Port0和Port2均关闭，Port1打开，PCIE SWITCH1将以上设定记录为第二配置文件2；此时PCIE资源由CPU0提供。参见图4所示，图4为本申请实施例公开的一种通用模式下的拓扑结构示意图。
当系统处于Cascade mode时，PCIE SWITCH0的Port0与Port1均打开，PCIESWITCH0将以上设定记录为第一配置文件2；PCIE SWITCH1的Port1和Port2均关闭，Port0打开，PCIE SWITCH1将以上设定记录为第二配置文件3；此时PCIE资源由CPU0提供。参见图5所示，图5为本申请实施例公开的一种级联模式下的拓扑结构示意图。
进一步的，本申请实施例可以将所述第一IO信号、所述第二IO信号和所述第三IO信号反馈至PCH(即Platform Controller Hub，平台控制集线器)，以便所述PCH根据所述第一IO信号、所述第二IO信号和所述第三IO信号进行相应的资源分配。
需要指出的是，现有技术往往没有考虑到拓扑切换后的PCH资源重新分配的问题，没有形成完整的切换及反馈机制。相对于现有技术，本申请实施例通过反馈机制及时告知PCH当前拓扑模式，从而进行相关系统资源的重新适配，保证系统的稳定有效运行。
另外，本申请实施例还可以将所述第一IO信号、所述第二IO信号和所述第三IO信号反馈至所述BMC，以便所述BMC根据所述第一IO信号、所述第二IO信号和所述第三IO信号进行拓扑结构切换校验。
也即，验证第一IO信号、所述第二IO信号和所述第三IO信号对应的拓扑结构是否为拓扑结构切换指令对应的切换后结构。
参见图6所示，图6为本申请实施例公开的一种具体的系统结构示意图。在具体的实施方式中，引入一种带有记忆功能的IO扩展器分别与PCH，BMC以及PCIE SWITCH(包括第一PCIE SWITCH和第二PCIE SWITCH)相连。在进行拓扑切换时，通过BMC控制IO扩展器的相关IO口输出高低电平。IO扩展器输出端分别接到PCIE SWITCH及PCH。PCIE SWITCH通过输入电平的高低进行逻辑判断，选择对应的配置文件进行启动，完成拓扑切换功能。
IO口的输出电平同步反馈到PCH，PCH根据输出电平的组合查找逻辑关系对照表，获取当前系统拓扑模式，进行相关资源分配。断电再次启动后，带有记忆功能的IO扩展器仍能保持上一次拓扑设定的输出状态，系统仍按上一次拓扑配置。本申请实施例对IO口输出电平与拓扑及配置文件间的逻辑控制关系进行设计，形成逻辑关系对照表如表二所示，包括前述第一映射关系和第二映射关系。
表二
其中，PCIE SWITCH0的配置文件选择受控于IO扩展器IO0的输出，即IO0为“0”时，PCIE SWITCH0选择第一配置文件1；IO0为“1”时，PCIE SWITCH0选择第一配置文件2。PCIESWITCH1的配置文件选择受控于IO扩展器IO1与IO2的输出组合状态，即IO1为“0”，IO2为“1”时，PCIE SWITCH1选择第二配置文件1；IO1为“1”，IO2为“0”时，PCIE SWITCH1选择第二配置文件2；IO1为“0”，IO2为“0”时，PCIE SWITCH1选择第二配置文件3。当PCH读取到IO扩展器IO电平组合为“001”时，代表系统处于Balance mode；电平组合为“010”时，代表系统处于Common mode；电平组合为“100”时，代表系统处于Cascade mode。其中，IO0为第一IO信号，IO1为第二IO信号，IO2第三IO信号。
这样，根据本申请实施例确定的线缆连接关系，实现不拆除不更换线缆的情况下，满足三种拓扑模式：Balance mode,Common mode,Cascade mode的相互切换，并且引入了带有记忆功能的IO扩展器，通过设计一种逻辑关系对照表，简化了拓扑切换的实现方式，降低了固件的开发难度，提高了切换效率。并且通过反馈机制及时告知PCH当前拓扑模式，从而进行相关系统资源的重新适配，保证系统的稳定有效运行。
参见图7所示，图7为本申请实施例公开一种具体的系统架构示意图。包括CPU0、CPU1、BMC、PCH、IO扩展器、PCIE SWITCH0、PCIE SWITCH1，PCIE设备0、PCIE设备1、PCIE设备2、PCIE设备3，连接器0、连接器1、连接器2、连接器3、连接器4。Slimline Cable(线缆)0、Slimline Cable1、Slimline Cable1，其中，PCIE SWITCH0包括Port0和Port1；PCIESWITCH1包括Port0、Port1和Port2。IO扩展器包括三个IO口：IO0、IO1、IO2。I D0、ID1、ID2分别表示IO0、IO1、IO2的输出信号。BMC通过I2C总线和IO扩展器连接，通过I2C总线向IO扩展器发送拓扑结构切换指令。
在该系统架构图中，IO扩展器IO0输出在主板端做下拉处理，即默认状态为“0”；IO1输出在主板端做下拉处理，即默认状态为“0”；IO2输出在主板端做上拉处理，即默认状态为“1”。系统第一次开机后，PCIE SWITCH0使用第一配置文件1，PCIE SWITCH1使用第一配置文件1，根据前述逻辑关系对照表，系统初始拓扑为Balance mode。同时PCH获得反馈--IO扩展器IO0，IO1，IO2的输出接到PCH，PCH读取到的IO0，IO1，IO2组合为“001”，根据逻辑关系对照表识别到当前系统拓扑为Balance mode，进行相应资源分配。具体分配方式可参考现有技术。
当用户需求改变，想要使用其他拓扑时，如需要切换到Common mode时，通过BMC控制IO扩展器IO0输出0，IO1输出1，IO2输出0；PCIE SWITCH0根据逻辑关系对照表，切换到第一配置文件1，PCIE SWITCH1根据逻辑关系对照表，切换到第二配置文件2；配置文件生效后系统拓扑即换到Common mode；同时PCH获得反馈--IO扩展器IO0，IO1，IO2的输出接到PCH，PCH读取到的IO0，IO1，IO2组合为“010”，根据逻辑关系对照表识别到当前系统拓扑为Common mode，进行相应资源分配。
当系统关机再次开机后，带有记忆功能的IO扩展器能够保持上一次设定，IO0，IO1，IO2输出的电平组合仍为“010”，PCIE SWITCH0选择从第一配置文件1启动，PCIESWITCH选择从第二配置文件2启动，系统拓扑保持Common mode；且PCH仍能按Common mode进行资源分配，保证系统正常运行。
进一步的，切换到Cascade mode的步骤同理，不再进行赘述。
参见图8所示，本申请实施例公开了一种系统拓扑结构切换装置，包括BMC11、IO扩展器12、第一PCIE SWITCH13和第二PCIE SWITCH14，其中，
所述BMC11，用于向所述IO扩展器发送拓扑结构切换指令；
所述IO扩展器12，用于向第一PCIE SWITCH输出所述拓扑结构切换指令对应第一IO信号，以及向第二PCIE SWITCH输出所述拓扑结构切换指令对应第二IO信号和第三IO信号；
所述第一PCIE SWITCH13，用于基于所述第一IO信号选择相应的第一配置文件进行启动；
所述第二PCIE SWITCH14，用于基于所述第二IO信号和所述第三IO信号选择相应的第二配置文件进行启动。
可见，本申请先通过BMC向IO扩展器发送拓扑结构切换指令，之后通过所述IO扩展器向第一PCIE SWITCH输出所述拓扑结构切换指令对应第一IO信号，以及向第二PCIESWITCH输出所述拓扑结构切换指令对应第二IO信号和第三IO信号，最后基于所述第一IO信号选择相应的第一配置文件进行所述第一PCIE SWITCH的启动；基于所述第二IO信号和所述第三IO信号选择相应的第二配置文件进行所述第二PCIE SWITCH启动。也即，本申请实施例通过BMC输出相应的拓扑结构切换指令，然后利用IO扩展器输出该拓扑结构切换指令对应的IO信号，然后根据该IO信号选择相应的配置文件启动PCIE SWITCH，无需断电变化线缆、也无需增加额外的切换版以及进行PCIE SWITCH固件刷新，而是通过拓扑结构切换指令确定相应的配置文件进行启动，能够在不变动线缆的情况下，实现不同拓扑结构的自动切换，简化了拓扑结构切换的实现方式，降低了固件的开发难度，提高了切换效率，同时增加了拓扑结构切换的稳定性。
其中，第一PCIE SWITCH13，具体用于基于第一预设映射关系以及所述第一IO信号选择相应的第一配置文件进行所述第一PCIE SWITCH的启动；
第二PCIE SWITCH14，具体用于基于第二预设映射关系以及所述第二IO信号、所述第三IO信号选择相应的第二配置文件进行所述第二PCIE SWITCH启动。
进一步的，所述装置还包括映射关系获取模块，用于：
基于不同的系统拓扑结构，构建不同的所述第一IO信号与不同的所述第一配置文件的对应关系，得到所述第一预设映射关系，以及不同的目标信号组合与不同的所述第二配置文件的对应关系，得到所述第二预设映射关系；
其中，所述目标信号组合为所述第二IO信号、所述第三IO信号的组合。
并且，所述装置还包括配置文件导入模块，用于：
将不同系统拓扑结构对应的所述第一配置文件导入所述第一PCIE SWITCH；
将不同系统拓扑结构对应的所述第二配置文件导入所述第二PCIE SWITCH。
并且，所述IO扩展器为带有记忆功能的IO扩展器。
进一步的，所述IO扩展器还用于将所述第一IO信号、所述第二IO信号和所述第三IO信号反馈至PCH，以便所述PCH根据所述第一IO信号、所述第二IO信号和所述第三IO信号进行相应的资源分配。
进一步的，所述IO扩展器还用于将所述第一IO信号、所述第二IO信号和所述第三IO信号反馈至所述BMC，以便所述BMC根据所述第一IO信号、所述第二IO信号和所述第三IO信号进行拓扑结构切换校验。
在具体的实施方式中，所述第一PCIE SWITCH包括第一端口和第二端口，所述第二PCIE SWITCH包括第三端口、第四端口和第五端口，其中，
所述第一端口通过第一线缆与第一CPU连接、所述第二端口通过第二线缆与所述第三端口连接、所述第四端口通过第三线缆与所述第一CPU连接、所述第五端口通过第四线缆与所述第二CPU连接；
并且，所述第一配置文件为包括所述第一端口和所述第二端口的打开关闭状态的配置文件，所述第二配置文件为包括所述第三端口、第四端口和第五端口的打开关闭状态的配置文件。
进一步的，本申请实施例还公开了一种计算机可读存储介质，用于保存计算机程序，其中，所述计算机程序被处理器执行时实现前述实施例公开的系统拓扑结构切换方法。
关于上述系统拓扑结构切换方法的具体过程可以参考前述实施例中公开的相应内容，在此不再进行赘述。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
以上对本申请所提供的一种系统拓扑结构切换方法、装置及介质进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种系统拓扑结构切换方法，其特征在于，包括：
通过BMC向IO扩展器发送拓扑结构切换指令；
通过所述IO扩展器向第一PCIE SWITCH输出所述拓扑结构切换指令对应第一IO信号，以及向第二PCIE SWITCH输出所述拓扑结构切换指令对应第二IO信号和第三IO信号；
基于所述第一IO信号选择相应的第一配置文件进行所述第一PCIE SWITCH的启动；
基于所述第二IO信号和所述第三IO信号选择相应的第二配置文件进行所述第二PCIESWITCH启动。
2.根据权利要求1所述的系统拓扑结构切换方法，其特征在于，所述基于所述第一IO信号选择相应的第一配置文件进行所述第一PCIE SWITCH的启动；基于所述第二IO信号和所述第三IO信号选择相应的第二配置文件进行所述第二PCIE SWITCH启动，包括：
基于第一预设映射关系以及所述第一IO信号选择相应的第一配置文件进行所述第一PCIE SWITCH的启动；
基于第二预设映射关系以及所述第二IO信号、所述第三IO信号选择相应的第二配置文件进行所述第二PCIE SWITCH启动。
3.根据权利要求2所述的系统拓扑结构切换方法，其特征在于，还包括：
基于不同的系统拓扑结构，构建不同的所述第一IO信号与不同的所述第一配置文件的对应关系，得到所述第一预设映射关系，以及不同的目标信号组合与不同的所述第二配置文件的对应关系，得到所述第二预设映射关系；
其中，所述目标信号组合为所述第二IO信号、所述第三IO信号的组合。
4.根据权利要求1所述的系统拓扑结构切换方法，其特征在于，所述通过BMC向IO扩展器发送拓扑结构切换指令之前，还包括：
将不同系统拓扑结构对应的所述第一配置文件导入所述第一PCIE SWITCH；
将不同系统拓扑结构对应的所述第二配置文件导入所述第二PCIE SWITCH。
5.根据权利要求1所述的系统拓扑结构切换方法，其特征在于，所述IO扩展器为带有记忆功能的IO扩展器。
6.根据权利要求1所述的系统拓扑结构切换方法，其特征在于，还包括：
将所述第一IO信号、所述第二IO信号和所述第三IO信号反馈至PCH，以便所述PCH根据所述第一IO信号、所述第二IO信号和所述第三IO信号进行相应的资源分配。
7.根据权利要求1所述的系统拓扑结构切换方法，其特征在于，还包括：
将所述第一IO信号、所述第二IO信号和所述第三IO信号反馈至所述BMC，以便所述BMC根据所述第一IO信号、所述第二IO信号和所述第三IO信号进行拓扑结构切换校验。
8.根据权利要求1至7任一项所述的系统拓扑结构切换方法，其特征在于，所述第一PCIE SWITCH包括第一端口和第二端口，所述第二PCIE SWITCH包括第三端口、第四端口和第五端口，其中，
所述第一端口通过第一线缆与第一CPU连接、所述第二端口通过第二线缆与所述第三端口连接、所述第四端口通过第三线缆与所述第一CPU连接、所述第五端口通过第四线缆与所述第二CPU连接；
并且，所述第一配置文件为包括所述第一端口和所述第二端口的打开关闭状态的配置文件，所述第二配置文件为包括所述第三端口、第四端口和第五端口的打开关闭状态的配置文件。
9.一种系统拓扑结构切换装置，其特征在于，包括BMC、IO扩展器、第一PCIE SWITCH和第二PCIE SWITCH，其中，
所述BMC，用于向所述IO扩展器发送拓扑结构切换指令；
所述IO扩展器，用于向第一PCIE SWITCH输出所述拓扑结构切换指令对应第一IO信号，以及向第二PCIE SWITCH输出所述拓扑结构切换指令对应第二IO信号和第三IO信号；
所述第一PCIE SWITCH，用于基于所述第一IO信号选择相应的第一配置文件进行启动；
所述第二PCIE SWITCH，用于基于所述第二IO信号和所述第三IO信号选择相应的第二配置文件进行启动。
10.一种计算机可读存储介质，其特征在于，用于保存计算机程序，所述计算机程序被处理器执行时实现如权利要求1至8任一项所述的系统拓扑结构切换方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111124053.0A CN113849431A (zh) | 2021-09-24 | 2021-09-24 | 一种系统拓扑结构切换方法、装置及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111124053.0A CN113849431A (zh) | 2021-09-24 | 2021-09-24 | 一种系统拓扑结构切换方法、装置及介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113849431A true CN113849431A (zh) | 2021-12-28 |
Family
ID=78979400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111124053.0A Pending CN113849431A (zh) | 2021-09-24 | 2021-09-24 | 一种系统拓扑结构切换方法、装置及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113849431A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114817107A (zh) * | 2022-06-28 | 2022-07-29 | 深圳云豹智能有限公司 | Pcie设备切换系统、方法、装置、计算机设备和存储介质 |
| CN114840465A (zh) * | 2022-05-06 | 2022-08-02 | 深圳星云智联科技有限公司 | 提高PCIe卡兼容性的方法、装置、设备及存储介质 |
| WO2024088263A1 (zh) * | 2022-10-25 | 2024-05-02 | 杭州阿里云飞天信息技术有限公司 | 异构服务器系统及其使用方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110347625A (zh) * | 2019-09-06 | 2019-10-18 | 深圳市同泰怡信息技术有限公司 | 一种无线缆切换gpu拓扑的方法、装置以及设备 |
| CN111737184A (zh) * | 2020-05-29 | 2020-10-02 | 苏州浪潮智能科技有限公司 | 一种ai服务器计算单元架构及实现方法 |
| CN112181888A (zh) * | 2020-08-28 | 2021-01-05 | 苏州浪潮智能科技有限公司 | 一种cpu拓扑装置、电子设备及拓扑切换方法 |
| CN112306947A (zh) * | 2020-11-05 | 2021-02-02 | 山东云海国创云计算装备产业创新中心有限公司 | 一种拓扑切换方法、装置及设备 |
| CN112765074A (zh) * | 2020-12-26 | 2021-05-07 | 苏州浪潮智能科技有限公司 | 一种图形处理器拓扑切换设备和图形处理器板卡 |
-
2021
- 2021-09-24 CN CN202111124053.0A patent/CN113849431A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110347625A (zh) * | 2019-09-06 | 2019-10-18 | 深圳市同泰怡信息技术有限公司 | 一种无线缆切换gpu拓扑的方法、装置以及设备 |
| CN111737184A (zh) * | 2020-05-29 | 2020-10-02 | 苏州浪潮智能科技有限公司 | 一种ai服务器计算单元架构及实现方法 |
| CN112181888A (zh) * | 2020-08-28 | 2021-01-05 | 苏州浪潮智能科技有限公司 | 一种cpu拓扑装置、电子设备及拓扑切换方法 |
| CN112306947A (zh) * | 2020-11-05 | 2021-02-02 | 山东云海国创云计算装备产业创新中心有限公司 | 一种拓扑切换方法、装置及设备 |
| CN112765074A (zh) * | 2020-12-26 | 2021-05-07 | 苏州浪潮智能科技有限公司 | 一种图形处理器拓扑切换设备和图形处理器板卡 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114840465A (zh) * | 2022-05-06 | 2022-08-02 | 深圳星云智联科技有限公司 | 提高PCIe卡兼容性的方法、装置、设备及存储介质 |
| CN114840465B (zh) * | 2022-05-06 | 2023-08-18 | 深圳星云智联科技有限公司 | 提高PCIe卡兼容性的方法、装置、设备及存储介质 |
| CN114817107A (zh) * | 2022-06-28 | 2022-07-29 | 深圳云豹智能有限公司 | Pcie设备切换系统、方法、装置、计算机设备和存储介质 |
| WO2024088263A1 (zh) * | 2022-10-25 | 2024-05-02 | 杭州阿里云飞天信息技术有限公司 | 异构服务器系统及其使用方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113849431A (zh) | 一种系统拓扑结构切换方法、装置及介质 | |
| US6298448B1 (en) | Apparatus and method for automatic CPU speed control based on application-specific criteria | |
| US9760159B2 (en) | Dynamic power routing to hardware accelerators | |
| US9652427B2 (en) | Processor module, micro-server, and method of using processor module | |
| KR20140063381A (ko) | 랙 및 랙의 전력제어방법 | |
| KR102215583B1 (ko) | 전원공급장치 및 이를 구비한 마이크로 서버 | |
| CN115167647B (zh) | 一种服务器的供电方法、系统、设备及介质 | |
| CN110569158A (zh) | 测试ssd随机场景下异常掉电的方法、装置及计算机设备 | |
| CN110989818A (zh) | 一种psu供电方法、系统、设备及计算机可读存储介质 | |
| CN112732616A (zh) | 一种基于spi控制器的bmc启动方法、装置及设备 | |
| CN109901664B (zh) | 提供时钟信号的方法、装置、系统、设备及可读存储介质 | |
| CN113986000A (zh) | 一种服务器上电方法、系统、装置及介质 | |
| CN117389944A (zh) | 一种双路cpu控制方法、系统、装置及存储介质 | |
| CN210573287U (zh) | 扩展电路 | |
| CN101582037A (zh) | 共享基本输入输出系统的方法及其刀锋服务器与计算机 | |
| CN109116959B (zh) | 电源供应系统 | |
| CN113014402B (zh) | 一种功率管理方法、主控制器及装置 | |
| CN114844180B (zh) | 应用于电子设备的充电方法、装置、设备及存储介质 | |
| US7487389B2 (en) | Method for achieving higher availability of computer PCI adapters | |
| CN113867515A (zh) | 自动调节服务器电源均流的方法、装置、终端及存储介质 | |
| CN114327024A (zh) | 一种控制方法、装置及电子设备 | |
| CN118567582A (zh) | 一种存储服务器集群的启动方法和存储服务器集群 | |
| JP5263952B2 (ja) | 電源起動時間制御装置、情報処理装置、電源起動時間制御方法及び電源起動時間制御プログラム | |
| JP6891599B2 (ja) | コアプロセッサ調節方法および情報処理装置 | |
| CN108415547A (zh) | 电子装置及其电源管理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |